KR100641055B1 - Compound semiconductor bipolar transistor and fabrication method - Google Patents
Compound semiconductor bipolar transistor and fabrication method Download PDFInfo
- Publication number
- KR100641055B1 KR100641055B1 KR1020050121441A KR20050121441A KR100641055B1 KR 100641055 B1 KR100641055 B1 KR 100641055B1 KR 1020050121441 A KR1020050121441 A KR 1020050121441A KR 20050121441 A KR20050121441 A KR 20050121441A KR 100641055 B1 KR100641055 B1 KR 100641055B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- base
- emitter
- collector
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 150000001875 compounds Chemical class 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 79
- 230000006641 stabilisation Effects 0.000 description 10
- 238000011105 stabilization Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Abstract
Description
도 1은 종래의 에미터 상측구조 화합물반도체 바이폴라 트랜지스터에 대한 구조 단면도이다.1 is a cross-sectional view of a conventional emitter upper structure compound semiconductor bipolar transistor.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 에미터 상측구조 화합물반도체 바이폴라 트랜지스터 제조방법의 주요 공정에 대한 구조 단면도들이다.2A to 2F are cross-sectional views illustrating the main process of the method for manufacturing an emitter upper structure compound semiconductor bipolar transistor according to a preferred embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 제조방법에 의해 제작된 화합물반도체 바이폴라 트랜지스터를 나타내는 구조 단면도이다.3 is a structural cross-sectional view showing a compound semiconductor bipolar transistor manufactured by a manufacturing method according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 반절연 기판100: semi-insulated substrate
111 : n-타입 도핑된 부컬렉터층111: n-type doped subcollector layer
112 : n-타입 도핑된 컬렉터층112: n-type doped collector layer
113 : p-타입 고농도 도핑된 베이스층113: p-type heavily doped base layer
114 : n-타입 도핑된 에미터층114: n-type doped emitter layer
115 : n-타입 고농도 도핑된 에미터캡층115: n-type heavily doped emitter cap layer
121 : 에미터전극121: emitter electrode
122 : 베이스전극122: base electrode
123 : 컬렉터전극123: collector electrode
123a : 캐패시터 하부전극123a: capacitor lower electrode
130 : 절연막130: insulating film
140 : 저항 금속140: resistance metal
150 : 금속 배선150: metal wiring
160 : 캐패시터160: capacitor
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 에미터 상층구조 화합물반도체 바이폴라 트랜지스터의 형성과 동시에 베이스에 연결되는 안정화 저항과 병렬로 연결된 캐패시터를 형성함으로써 소자의 안정성을 향상시킬 수 있는 화합물반도체 바이폴라 트랜지스터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, a compound semiconductor bipolar that can improve the stability of a device by forming a capacitor connected in parallel with a stabilization resistor connected to a base simultaneously with the formation of an emitter upper layer compound semiconductor bipolar transistor A method of manufacturing a transistor.
바이폴라 트랜지스터는 뛰어난 고주파 특성을 나타내기 때문에 마이크로파, 밀리파 대역에서 능동 소자로 이용되고 있다. 특히 GaAs 등의 Ⅲ-Ⅴ족 화합물 반도체를 이용한 헤테로 바이폴라 트랜지스터(Hetero Bipolar Transistor; HBT)이나 가격이 저렴하면서 실리콘 기판 상에 제작 가능하며 Ⅳ-Ⅳ족 화합물 반도체인 실리콘-게르마늄계 재료를 이용하는 헤테로 바이폴라 트랜지스터가 많이 연구개발되고 있다.Bipolar transistors are used as active devices in the microwave and millimeter wave bands because of their excellent high frequency characteristics. In particular, hetero bipolar transistors (HBTs) using III-V compound semiconductors, such as GaAs, can be fabricated on silicon substrates at low cost, and heterobipolars using silicon-germanium-based materials, which are group IV-IV compound semiconductors. Many transistors are being researched and developed.
도 1은 종래의 화합물반도체 바이폴라 트랜지스터의 일 예를 보여주는 구조 단면도이다. 도 1을 참조하면, 종래의 화합물반도체 바이폴라 트랜지스터는 에미터 상층구조의 바이폴라 트랜지스터와 함께 베이스전극에 연결된 안정화 저항과 병렬로 연결되는 캐패시터를 동일 기판상에 형성하여 제작된다. 즉, 트랜지스터 소자와 분리된 안정화 저항과 병렬로 연결되는 캐패시터는 별도로 제작된 후 트랜지스터 소자의 베이스 전극과 금속 배선에 의해 연결된다.1 is a cross-sectional view illustrating an example of a conventional compound semiconductor bipolar transistor. Referring to FIG. 1, a conventional compound semiconductor bipolar transistor is manufactured by forming a capacitor connected in parallel with a stabilizing resistor connected to a base electrode together with a bipolar transistor having an emitter upper structure on the same substrate. That is, a capacitor connected in parallel with a stabilizing resistor separated from the transistor element is manufactured separately and then connected to the base electrode of the transistor element by metal wiring.
전술한 종래의 화합물반도체 바이폴라 트랜지스터의 제조 방법을 개략적으로 설명하면 다음과 같다. 먼저, 반절연 화합물반도체 기판 상에 부컬렉터층(11)으로 작용하는 화합물반도체 에피층, 컬렉터층(12)으로 작용하는 화합물반도체 에피층, 베이스층(13)으로 작용하는 화합물반도체 에피층, 에미터층(14)으로 작용하는 화합물반도체 에피층, 및 에미터캡층(15)으로 작용하는 화합물반도체 에피층(15)을 순차적으로 성장시킨다. 다음, 감광막(도시하지 않음)을 마스크로 하여 에미터, 베이스, 컬렉터 구조를 형성한다. 이어서, 전극 형성을 위한 감광막 패턴(도시하지 않음)을 형성하고 웨이퍼 전면에 금속막을 증착한 다음, 감광막 및 금속막을 제거하여 전극 형성을 위한 리프트오프(lift-off) 공정에 의해 에미터전극(21), 베이스전극(22), 컬렉터전극(23)을 형성한다. 다음, 웨이퍼 전면에 절연막(30)을 증착한 후 에미터전극(21), 베이스전극(22), 컬렉터전극(23)을 연결하는 제1 금속배선(50)을 형성한다. 또한, 안정화 저항으로 사용되는 저항금속(40)을 형성한 후 제1 금속 배선(50)을 이용하여 베이스전극(22)에 저항금속(40)을 연결시킨다. 다음, 제1 금속 배선(50) 위에 또 다른 절연막(32)을 증착한 후 그 위에 제2 금속 배선(52)을 증착하여 캐패시터(60)를 형성한다. Referring to the method of manufacturing the conventional compound semiconductor bipolar transistor described above is as follows. First, the compound semiconductor epi layer acting as the
전술한 바와 같이, 종래의 화합물반도체 바이폴라 트랜지스터는 동일 기판상에 화합물반도체 바이폴라 트랜지스터와 베이스 안정화 저항에 병렬로 연결된 캐패시터를 구현하기 위하여 트랜지스터 소자와는 별개로 저항과 캐패시터를 제작한 후 저항과 캐패시터를 금속 배선을 이용하여 베이스 전극에 연결하도록 구성된다. 하지만, 그 같은 방법은 트랜지스터 소자와 안정화 저항과 캐패시터를 개별적으로 제작한 후 금속배선으로 연결하여야 하므로 큰 단차에 의해 배선 금속의 두께가 얇아지거나 끊어지는 문제점이 있었으며 캐패시터의 경우 제2 금속 배선(32)과 비아(32a)를 필요로 하므로 손실이 발생할 수 있으며 전체 레이아웃의 면적이 증가하게 된다.As described above, in the conventional compound semiconductor bipolar transistor, a resistor and a capacitor are fabricated separately from the transistor element in order to implement a capacitor connected in parallel to the compound semiconductor bipolar transistor and the base stabilization resistor on the same substrate. And to connect to the base electrode using metal wiring. However, in such a method, since the transistor element, the stabilization resistor, and the capacitor must be manufactured separately and connected by metal wiring, the thickness of the wiring metal becomes thin or broken due to a large step, and in the case of the capacitor, the second metal wiring (32 ) And
본 발명의 목적은 화합물반도체 바이폴라 트랜지스터의 형성과 동시에 베이스 안정화 저항과 병렬로 연결된 캐패시터를 형성함으로써 공정상의 안정화와 전체 레이아웃의 면적을 감소시킬 수 있는 화합물반도체 바이폴라 트랜지스터의 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a compound semiconductor bipolar transistor capable of reducing process area stabilization and overall layout by forming a capacitor connected in parallel with a base stabilization resistor simultaneously with the formation of a compound semiconductor bipolar transistor.
상술한 목적을 달성하기 위하여 본 발명의 일 측면에 의하면, 반절연 기판 상에 순차적으로 적층된 부컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터캡층을 구비하며, 부컬렉터층 상에 위치하는 컬렉터전극, 베이스층 상에 위치하는 베이스전극, 및 에미터캡층 위에 위치하는 에미터전극을 구비하는 트랜지스터 소자; 에미터전극, 베이스전극 및 컬렉터전극을 노출시키며 트랜지스터 소자를 덮는 절연 막; 에미터전극, 베이스전극 및 컬렉터전극을 연결하기 위한 금속 배선; 부컬렉터층과 다른 영역에 위치하는 또 다른 부컬렉터층 상에 위치하는 하부 전극, 절연막 및 금속 배선의 일부로 이루어지는 캐패시터; 및 절연막 상에 위치하며 금속 배선을 통해 베이스전극에 캐패시터와 병렬 접속되는 저항을 포함하는 화합물반도체 바이폴라 트랜지스터가 제공된다.According to an aspect of the present invention for achieving the above object, provided with a sub-collector layer, a collector layer, a base layer, an emitter layer and an emitter cap layer sequentially stacked on a semi-insulating substrate, and located on the sub-collector layer A transistor device having a collector electrode, a base electrode on the base layer, and an emitter electrode on the emitter cap layer; An insulating film covering the transistor element and exposing the emitter electrode, the base electrode and the collector electrode; Metal wiring for connecting the emitter electrode, the base electrode and the collector electrode; A capacitor comprising a lower electrode, an insulating film, and a part of a metal wiring positioned on another sub-collector layer positioned in a region different from the sub-collector layer; And a resistor positioned on the insulating film and connected in parallel with the capacitor to the base electrode through the metal wiring.
본 발명의 다른 측면에 의하면, 반절연 기판 상에 화합물반도체 바이폴라 트랜지스터용 에미터캡층, 에미터층, 베이스층, 컬렉터층, 부컬렉터층을 형성하는 단계와; 기판 상에 감광막을 식각마스크로 사용하여 에미터캡층, 베이스층, 부컬렉터층을 노출시키고 소자를 분리시키는 단계와; 노출된 에피층 상에 리프트오프 방법을 사용하여 에미터캡층 위에 에미터전극, 베이스층 위에 베이스전극, 부컬렉터층 위에 컬렉터전극, 또 다른 부컬렉터층 위에 캐패시터 하부전극을 형성하는 단계와; 에미터전극, 베이스전극, 컬렉터전극 및 캐패시터 하부전극이 형성된 구조 위에 절연막을 형성하는 단계; 및 절연막 위에 베이스 안정화 저항을 형성한 후 에미터전극, 베이스전극, 컬렉터전극을 연결하며 저항과 베이스전극을 연결하는 금속 배선을 형성하는 단계를 포함하는 화합물반도체 바이폴라 트랜지스터의 제조 방법이 제공된다.According to another aspect of the present invention, the method includes: forming an emitter cap layer, an emitter layer, a base layer, a collector layer, and a subcollector layer for a compound semiconductor bipolar transistor on a semi-insulating substrate; Exposing the emitter cap layer, the base layer, and the subcollector layer using a photoresist as an etch mask on the substrate and isolating the device; Forming an emitter electrode on the emitter cap layer, a base electrode on the base layer, a collector electrode on the subcollector layer, and a capacitor lower electrode on another subcollector layer using a lift-off method on the exposed epilayer; Forming an insulating film on a structure in which an emitter electrode, a base electrode, a collector electrode, and a capacitor lower electrode are formed; And forming a base stabilizing resistor on the insulating film, thereby connecting the emitter electrode, the base electrode, and the collector electrode, and forming a metal wiring connecting the resistor and the base electrode.
바람직하게, 상기 금속 배선을 형성하는 단계는 저항과 베이스전극을 연결하는 금속 배선의 일부를 이용하여 캐패시터 상부전극을 형성하는 단계를 포함한다.Preferably, the forming of the metal wiring includes forming a capacitor upper electrode using a portion of the metal wiring connecting the resistor and the base electrode.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 이하의 실시예는 본 기술 분야에서 통상적인 지식을 가진 자에게 본 발명을 충분히 이해하도록 하기 위한 것이다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 아울러, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 또한, 이하의 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following examples are provided to fully understand the present invention for those skilled in the art. Note that the same components in the drawings are represented by the same reference numerals and symbols as much as possible even though they are shown in different drawings. In addition, the thickness or size of each layer in the drawings are exaggerated for convenience and clarity of description. In the following description of the present invention, detailed descriptions of related well-known functions or configurations will be omitted when it is determined that the detailed description may unnecessarily obscure the subject matter of the present invention.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 에미터 상측구조 화합물반도체 바이폴라 트랜지스터 제조방법의 주요 공정에 대한 구조 단면도들이다. 도 2a 내지 도 2f를 참조하여 본 실시예에 따른 에미터 상측구조의 화합물반도체 바이폴라 트랜지스터의 제조 방법을 설명하면 다음과 같다.2A to 2F are cross-sectional views illustrating the main process of the method for manufacturing an emitter upper structure compound semiconductor bipolar transistor according to a preferred embodiment of the present invention. A method of manufacturing a compound semiconductor bipolar transistor having an emitter upper structure according to the present embodiment will be described with reference to FIGS. 2A to 2F as follows.
먼저, 도 2a에 나타낸 바와 같이 반절연 기판(100) 상에 복수의 화합물반도체 에피층을 순차적으로 형성한다. 화합물반도체 에피층은 n-타입 도핑된 부컬렉터층(111), n-타입 도핑된 컬렉터층(112), p-타입 고농도 도핑된 베이스층(113), n-타입 도핑된 에미터층(114), 및 n-타입 고농도 도핑된 에미터캡층(115)을 포함한다.First, as shown in FIG. 2A, a plurality of compound semiconductor epitaxial layers are sequentially formed on the
다음으로 도 2b에 나타낸 바와 같이 감광막(도시하지 않음)을 식각 마스크로 사용하여 에미터캡층(115)과 에미터층(114)을 식각하고 베이스층(113)을 노출시킨다.Next, as shown in FIG. 2B, the
이어서, 도 2c에 나타낸 바와 같이, 또 다른 감광막(도시하지 않음)을 식각 마스크로 사용하여 베이스층(113)과 컬렉터층(112)을 식각하고 부컬렉터층(111)을 노출시킨다.Subsequently, as shown in FIG. 2C, another photosensitive film (not shown) is used as an etching mask to etch the
이어서, 도 2d에 나타낸 바와 같이, 또 다른 감광막(도시하지 않음)을 식각 마스크로 사용하여 부컬렉터층(111, 111a) 및 기판(206)을 식각한다. 본 과정을 통해, 트랜지스터의 각 소자를 분리하면서 캐패시터가 형성될 영역에 부컬렉터층(111a)을 형성한다.Subsequently, as shown in FIG. 2D, the
다음으로 도 2e에 나타낸 바와 같이 에미터캡층(115) 위에 에미터전극(121), 베이스층(113) 위에 베이스전극(122), 부컬렉터층(111) 위에 컬렉터전극(123), 또 다른 부컬렉터층(111a) 위에 캐패시터의 하부전극(123a)을 리프트오프(lift-off) 공정으로 형성한 후, 웨이퍼 전면에 실리콘나이트라이드(silicon nitride)와 같은 절연막(130)을 형성시킨다. 이 절연막(130)은 소자의 보호뿐만 아니라 베이스전극(122)에 연결되는 캐패시터의 유전체로서도 사용되므로 원하는 정전용량(capacitance)에 따라 두께를 정확히 조절한다.Next, as shown in FIG. 2E, the
이어서, 도 2f에 나타낸 바와 같이 절연막(130)에 에미터전극(121), 베이스전극(122), 컬렉터전극(123)과 캐패시터 하부전극(123a)을 위한 비아홀(132)을 형성한다.Subsequently, as shown in FIG. 2F, via
다음으로 리프트오프 공정으로 베이스 안정화 저항금속(140)을 원하는 저항값에 따른 폭과 길이로 조절하여 증착한 후 에미터전극(121), 베이스전극(122) 및 컬렉터전극(123)을 연결하고 저항금속(140)과 캐패시터(160)를 베이스전극(122)에 연결하는 금속 배선(150)을 증착한다. 이때, 금속 배선(150)은 캐패시터의 상부전극으로도 사용될 수 있도록 형성된다. 상기 구성에 의하면 도 3에 나타낸 바와 같 은 화합물반도체 바이폴라 트랜지스터가 제작된다.Next, the base
도 3은 본 발명에 따른 제조 방법에 의해 제작된 화합물반도체 바이폴라 트랜지스터의 단면 구조를 나타내는 도면이다.3 is a view showing a cross-sectional structure of a compound semiconductor bipolar transistor produced by the manufacturing method according to the present invention.
도 3을 참조하면, 본 발명에 따른 화합물반도체 바이폴라 트랜지스터는 앞서 도 2a 내지 도 2f를 참조하여 설명한 단순화된 제조공정을 통해 제작되며, 반절연 기판(100) 상에 형성된 트랜지스터 소자, 절연막(130), 캐패시터(160) 및 베이스 안정화 저항(140)을 포함한다.Referring to FIG. 3, the compound semiconductor bipolar transistor according to the present invention is manufactured through the simplified manufacturing process described above with reference to FIGS. 2A through 2F, and the transistor device and the insulating
트랜지스터 소자는 화합물반도체 바이폴라 트랜지스터이며, 반절연 기판(100) 상에 순차적으로 적층된 부컬렉터층(111), 컬렉터층(112), 베이스층(113), 에미터층(114) 및 에미터캡층(115)을 구비하며, 에미터캡층 위에 위치하는 에미터전극(121), 베이스층 상에 위치하는 베이스전극(122), 및 부컬렉터층 상에 위치하는 컬렉터전극(123)을 구비한다.The transistor device is a compound semiconductor bipolar transistor, and the
절연막(130)은 트랜지스터 소자를 보호하면서 캐패시터(160)의 유전체층의 역할을 한다. 절연막(130)은 트랜지스터 소자의 에미터전극(121), 베이스전극(122) 및 컬렉터전극(123)을 노출시키면서 트랜지스터 소자의 전면을 덮는다.The insulating
금속 배선(150)은 절연막(130)의 비아홀을 통해 에미터전극(121), 베이스전극(122) 및 컬렉터전극(123)을 소자 외부로 연결한다. 또한, 금속 배선(150)의 일부는 캐패시터(160)의 상부 전극으로 작용한다. 게다가, 금속 배선(150)은 캐패시터(160)와 저항(140)을 베이스전극(122)에 전기적으로 병렬 접속시킨다. 저항(140)은 저항 금속으로 구현되며, 절연막(130) 상에서 캐패시터(160)에 인접하게 설치된 다.The
캐패시터(160)는 트랜지스터 소자의 부컬렉터층(111)과 함께 형성되는 또 다른 영역에 위치하는 부컬렉터층(111a) 상에 위치하는 하부 전극(123a)과, 하부 전극(123a) 상에 위치하는 일부 절연막(130), 및 절연막(130)을 사이에 두고 하부 전극(123a)과 마주하는 일부 금속 배선(150)으로 이루어지는 상부 전극을 구비한다.The
전술한 구성에 의하면, 트랜지스터 소자의 전극 형성시에 함께 형성한 하부 전극(123a)과, 기존의 공핍 보호층보다 안정적인 절연막(130), 그리고 일부 금속 배선(150)을 이용하여 형성한 상부 전극에 의해 더욱 우수한 특성, 즉 소자 면적의 증대없이 온도에 대한 안정성과 고주파에서의 우수한 특성을 갖는 캐패시터를 트랜지스터 소자의 형성과 함께 간단하게 구현할 수 있다.According to the above-described configuration, the
한편, 전술한 실시예에서 반절연 기판 상에 성장되는 각 에피층은 수백 내지 수천 옹스트롱(Å)의 두께를 가질 수 있으며, 또 다른 도전형(n-타입 또는 p-타입) 이온이 도핑된 에피층으로 각각 구현될 수 있다.Meanwhile, in the above-described embodiment, each epitaxial layer grown on the semi-insulating substrate may have a thickness of several hundreds to thousands of angstroms, and is doped with another conductive (n-type or p-type) ion. Each may be implemented as an epi layer.
본 발명은 화합물반도체 바이폴라 트랜지스터의 형성과 동시에 베이스 안정화 저항과 병렬로 연결된 캐패시터를 형성함으로써 공정상의 안정화와 크기를 줄인 화합물반도체 바이폴라 트랜지스터 구조를 제공할 수 있으며, 임플란트나 재성장 등의 추가적인 공정이 필요하지 않고 추가적인 금속배선이 필요하지 않으며 베이스와 컬렉터 간의 접합 면적이 증가하지 않으므로, 소자의 특성 저하 없이 효율적으로 안정화된 화합물 반도체 트랜지스터를 구현할 수 있는 장점이 있다.The present invention can provide a compound semiconductor bipolar transistor structure in which process stabilization and size are reduced by forming a capacitor connected in parallel with a base stabilization resistor simultaneously with the formation of a compound semiconductor bipolar transistor, and does not require additional processes such as implants or regrowth. Since no additional metallization is required and the junction area between the base and the collector does not increase, there is an advantage in that the compound semiconductor transistor can be efficiently stabilized without deteriorating device characteristics.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
이상에서 설명한 바와 같이, 본 발명은 화합물반도체 바이폴라 트랜지스터의 제조 방법으로서 종래의 제작 방법과 다르게 베이스 저항으로 저항 금속을 사용하며 캐패시터를 베이스 전극과 베이스층 사이의 공핍 보호층을 사용하는 것이 아니라 안정적인 절연막을 사용함으로써 온도안정용 베이스 저항과 병렬로 연결되는 캐패시터가 베이스 전극과 연결되어 소자의 면적의 증대없이 온도에 대한 안정성과 고주파에서의 우수한 특성을 얻을 수 있는 효과가 있다. 따라서 본 발명을 이용하면 초고속 아날로그 집적 회로 상에 전류가 많이 흐르는 소자의 안정성과 신뢰성을 향상시킬 수 있다.As described above, the present invention is a method of manufacturing a compound semiconductor bipolar transistor, unlike a conventional manufacturing method, using a resistive metal as the base resistance, and a capacitor as a stable insulating film instead of using a depletion protective layer between the base electrode and the base layer. By using the capacitor connected in parallel with the base resistor for temperature stability is connected to the base electrode has the effect of obtaining excellent stability at temperature and excellent characteristics at high frequency without increasing the area of the device. Therefore, by using the present invention it is possible to improve the stability and reliability of the device that flows a lot of current on the ultra-fast analog integrated circuit.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050121441A KR100641055B1 (en) | 2005-12-12 | 2005-12-12 | Compound semiconductor bipolar transistor and fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050121441A KR100641055B1 (en) | 2005-12-12 | 2005-12-12 | Compound semiconductor bipolar transistor and fabrication method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100641055B1 true KR100641055B1 (en) | 2006-11-02 |
Family
ID=37649816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050121441A KR100641055B1 (en) | 2005-12-12 | 2005-12-12 | Compound semiconductor bipolar transistor and fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100641055B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101057114B1 (en) | 2008-12-05 | 2011-08-16 | 한국전자통신연구원 | Compound Semiconductor Bipolar Transistors and Forming Method Thereof |
-
2005
- 2005-12-12 KR KR1020050121441A patent/KR100641055B1/en not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| 없음 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101057114B1 (en) | 2008-12-05 | 2011-08-16 | 한국전자통신연구원 | Compound Semiconductor Bipolar Transistors and Forming Method Thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512496A (en) | Method of making collector-up bipolar transistor having improved emitter injection efficiency | |
| US20210050434A1 (en) | Integrated Circuit and Bipolar Transistor | |
| US20070134820A1 (en) | Semiconductor device and manufacturing method of the same | |
| US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
| JP4216634B2 (en) | Semiconductor device | |
| US20050179106A1 (en) | Schottky barrier diode | |
| US6833606B2 (en) | Fabrication of a heterojunction bipolar transistor with integrated MIM capacitor | |
| US4596070A (en) | Interdigitated IMPATT devices | |
| US11183586B2 (en) | Cascode transistor device | |
| CN116705844A (en) | Semiconductor structure and forming method thereof | |
| KR100641055B1 (en) | Compound semiconductor bipolar transistor and fabrication method | |
| SE515836C2 (en) | Process for manufacturing a high frequency silicon bipolar transistor and power transistor device | |
| US6664574B2 (en) | Heterojunction semiconductor device and method of manufacturing | |
| SE509780C2 (en) | Bipolar power transistor and manufacturing method | |
| US7314782B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device obtained by means of said method | |
| KR100205018B1 (en) | Method for manufacturing capacitor using base layer of heterojunction transistor | |
| JP7480854B2 (en) | Heterojunction bipolar transistor and method for manufacturing same | |
| US20220190124A1 (en) | Power amplifier | |
| US8580627B2 (en) | Compound semiconductor device and method for fabricating the same | |
| JP2003303827A (en) | Semiconductor device and its manufacturing method | |
| KR100591247B1 (en) | Semiconductor device and a method for manufacturing the same | |
| JP2011176214A (en) | Bipolar transistor, and method of manufacturing the same | |
| EP1134809A2 (en) | Ultra high speed heterojunction bipolar transistor having a cantilivered base | |
| JPH104100A (en) | Electronic part | |
| JP2904981B2 (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150925 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |