KR100636018B1 - Method for analysing of ion implant area - Google Patents

Method for analysing of ion implant area Download PDF

Info

Publication number
KR100636018B1
KR100636018B1 KR1020010067453A KR20010067453A KR100636018B1 KR 100636018 B1 KR100636018 B1 KR 100636018B1 KR 1020010067453 A KR1020010067453 A KR 1020010067453A KR 20010067453 A KR20010067453 A KR 20010067453A KR 100636018 B1 KR100636018 B1 KR 100636018B1
Authority
KR
South Korea
Prior art keywords
sample
ion implantation
implantation region
surface roughness
region
Prior art date
Application number
KR1020010067453A
Other languages
Korean (ko)
Other versions
KR20030035387A (en
Inventor
정재룡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010067453A priority Critical patent/KR100636018B1/en
Publication of KR20030035387A publication Critical patent/KR20030035387A/en
Application granted granted Critical
Publication of KR100636018B1 publication Critical patent/KR100636018B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

표면 거칠기를 측정하여 이온 주입 영역을 분석하는 방법이 개시되어 있다. 이온 주입 영역이 시료의 측면에 노출되는 제1 시료를 형성한다. 상기 제1 시료에서 이온 주입 영역을 선택적으로 식각한다. 상기 제1 시료의 측면의 표면 거칠기를 측정하여 이온 주입 영역을 분석한다. 따라서 상기 이온 주입 영역의 깊이 및 넓이 뿐 아니라 3차원적인 형상 정보까지 수득할 수 있다. A method of analyzing ion implantation regions by measuring surface roughness is disclosed. An ion implantation region forms a first sample that is exposed to the side of the sample. The ion implantation region is selectively etched in the first sample. The surface roughness of the side surface of the first sample is measured to analyze the ion implantation region. Therefore, not only the depth and width of the ion implantation region but also three-dimensional shape information can be obtained.

Description

이온 주입 영역의 분석 방법{Method for analysing of ion implant area}Method for analysing of ion implant area

도 1a 및 도 1f는 본 발명의 일실시예에 따른 이온 주입 영역의 분석 방법을 설명하기 위한 도면들이다. 1A and 1F are diagrams for describing a method of analyzing an ion implantation region according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 실리콘 기판 16 : 이온 주입 영역10 silicon substrate 16 ion implantation region

20 : 제1 시료 30 : 제2 시료20: first sample 30: second sample

40 : 제3 시료 60 : 식각액40: third sample 60: etching solution

70 : 탐침 70 probe

본 발명은 이온 주입 영역의 분석 방법에 관한 것으로서, 보다 상세하게는 표면 거칠기를 측정하여 이온 주입 영역을 분석하는 방법에 관한 것이다. The present invention relates to a method for analyzing an ion implantation region, and more particularly, to a method for analyzing an ion implantation region by measuring surface roughness.

근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. In recent years, with the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. The semiconductor device is required to operate at high speed and have a large storage capacity. In response to such demands, manufacturing techniques have been developed for semiconductor devices to improve the degree of integration, reliability, and response speed.                         

상기 반도체 장치는 일반적으로 모오스 트랜지스터(MOS Transister)들을 포함하고 있으며, 상기 모오스 트랜지스터는 게이트 전극 및 소오스 영역 및 드레인 영역으로 구성된다. 상기 소오스 및 드레인 영역은 알려진 바대로, 이온 주입 공정에 의해 반도체 기판 소정 부위의 표면 아래에 불순물을 주입함으로서 형성할 수 있다. 상기 이온 주입 공정에 의해 형성되는 이온 주입 영역(예컨대, 소오스 및 드레인 영역)의 깊이 및 넓이는 반도체 장치의 동작 및 특성을 좌우하는 중요한 요소중 하나이다. 때문에 상기 이온 주입 영역에 대한 정확한 검증 및 분석이 필수적으로 요구되고 있다. The semiconductor device generally includes MOS transistors, and the MOS transistor includes a gate electrode, a source region, and a drain region. The source and drain regions may be formed by implanting impurities under the surface of a predetermined portion of the semiconductor substrate by an ion implantation process, as is known. The depth and width of the ion implantation regions (eg, source and drain regions) formed by the ion implantation process are one of important factors that influence the operation and characteristics of the semiconductor device. Therefore, accurate verification and analysis of the ion implantation area is essential.

상기 이온 주입 영역에 대한 분석은 일반적으로 이차 이온 질량 분석법(Secondary ion mass spectromatic, SIMS)에 의해 수행되어 왔다. 상기 SIMS는 일차 이온빔을 시료의 표면에 충돌시켜, 시료의 표면 및 내부의 원자들을 이온화 상태로 스퍼터링하여 2차 이온을 생성하고, 상기 2차 이온을 에너지와 질량에 따라 분리하여 검출하는 분석법이다. 상기 SIMS를 사용하여 분석하는 방법의 일 예는 Maul 등에게 허여된 미 합 중국 특허 제6,078,045호에 개시되어 있다. Analysis of the ion implantation region has generally been carried out by secondary ion mass spectrometry (SIMS). The SIMS impinges a primary ion beam on the surface of a sample, sputters atoms of the surface and the inside of the sample in an ionized state to generate secondary ions, and separates and detects the secondary ions according to energy and mass. An example of the analysis using the SIMS is disclosed in US Pat. No. 6,078,045 to Maul et al.

그러나, 상기 SIMS를 사용할 경우에는, 패턴이 없는 테스트 웨이퍼에 이온 주입 공정을 수행한 후 분석을 수행하여야 한다. 즉, 실재로 단위 공정들이 수행되어 복잡한 패턴이 형성되어 있는 웨이퍼에 대한 분석을 수행할 수 없다. 또한, 상기 이온 주입 영역의 깊이 및 넓이를 2차원적으로만 측정할 수 있다. 때문에 상기 이온 주입 영역의 형상에 대한 정확한 분석이 어려운 단점이 있다. However, when using the SIMS, an analysis must be performed after performing an ion implantation process on a test wafer without a pattern. In other words, it is impossible to analyze the wafer in which the unit processes are actually performed to form a complicated pattern. In addition, the depth and the width of the ion implantation region can be measured only two-dimensionally. Therefore, it is difficult to accurately analyze the shape of the ion implantation region.

따라서, 본 발명의 목적은 표면 거칠기를 측정하여 3차원적으로 이온 주입 영역을 분석하는 분석 방법을 제공하는데 있다.  Accordingly, an object of the present invention is to provide an analytical method for analyzing the ion implantation region in three dimensions by measuring the surface roughness.

상기한 목적을 달성하기 위하여 본 발명은, 이온 주입 영역이 시료의 측면에 노출되도록 절단하여 제1 시료를 형성하는 단계와, 상기 제1 시료의 측면에 노출된 이온 주입 영역을 선택적으로 식각하는 단계와, 상기 제1 시료의 측면의 표면 거칠기를 측정하는 단계를 구비하는 것을 특징으로 하는 이온 주입 영역 분석 방법을 제공한다.In order to achieve the above object, the present invention, by cutting the ion implantation region exposed to the side of the sample to form a first sample, and selectively etching the ion implantation region exposed to the side of the first sample And measuring the surface roughness of the side surface of the first sample.

상기 방법은 이온 주입 영역이 형성되어 있는 시료에서 이온 주입 영역과 이온이 주입되지 않은 영역간의 표면 거칠기를 측정하여 이온 주입 영역을 분석하는 것으로, 이하에서 상기 이온 주입 영역의 분석 방법에 대해 좀더 상세하게 설명한다. The method is to analyze the ion implantation region by measuring the surface roughness between the ion implantation region and the region in which the ion is not implanted in the sample in which the ion implantation region is formed, hereinafter the method of analyzing the ion implantation region in more detail Explain.

이온 주입 영역이 외부에 노출되도록 시료를 절단하여 상기 이온 주입 영역의 표면을 관찰하면, 상기 이온 주입 영역과 이온이 주입되지 않은 영역의 표면은 거칠기의 차이가 없다. When the sample is cut to observe the surface of the ion implantation region so that the ion implantation region is exposed to the outside, the surface of the ion implantation region and the region where the ion is not implanted has no difference in roughness.

때문에, 상기 이온 주입 영역과 이온이 주입되지 않은 영역의 표면을 구분 짓기 위하여, 상기 시료에서 상기 이온 주입 영역만을 선택적으로 식각하는 전처리 공정을 수행한다. 상기 시료에서 이온 주입 영역만을 선택적으로 식각하면, 상기 이온 주입 영역에만 소정의 골이 생기게 되어 표면 거칠기에 변화가 생긴다. Therefore, in order to distinguish between the surfaces of the ion implantation region and the region where the ions are not implanted, a pretreatment process of selectively etching only the ion implantation region in the sample is performed. If only the ion implantation region is selectively etched in the sample, a predetermined valley is generated only in the ion implantation region, resulting in a change in surface roughness.

따라서 상기 이온 주입 영역이 선택적으로 식각된 시료에서 표면 거칠기를 측정하면, 상기 이온 주입 영역에 형성되어 있는 골이 3차원적으로 형상화되어 상기 이온 주입 영역을 정확히 분석할 수 있다. Therefore, when the surface roughness is measured in the sample in which the ion implantation region is selectively etched, the bone formed in the ion implantation region is three-dimensionally shaped to accurately analyze the ion implantation region.

상기 방법에 의하면, 상기 시료에 형성되어 있는 이온 주입 영역의 깊이와 넓이 뿐 아니라 3차원적인 형상까지 분석할 수 있다. 또한 단위 공정들이 수행되어 복잡한 패턴이 형성되어 있는 웨이퍼에서 직접 이온 주입 영역을 분석할 수 있는 장점이 있다. According to the method, not only the depth and width of the ion implantation region formed in the sample, but also the three-dimensional shape can be analyzed. In addition, the unit processes are performed to analyze the ion implantation region directly on the wafer where the complex pattern is formed.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 이온 주입 영역의 분석 방법을 설명하기 위한 도면들이다. 1A to 1F are diagrams for describing a method of analyzing an ion implantation region according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 실리콘 기판(10)상에 게이트 전극(12) 및 게이트 전극(12) 양단의 기판(10) 표면 아래로 소오스 및 드레인 영역을 구비하는 모오스 트랜지스터가 형성되어 있는 시료가 구비된다. 상기 소오스 및 드레인 영역을 이하에서는 이온 주입 영역(14)이라 한다. 상기 시료를 소정의 방향으로 절단하여 상기 이온 주입 영역(14)이 상기 시료의 측면에 노출되는 제1 시료(20)를 형성한다. 상기 제1 시료(20)는 표면 거칠기의 분석을 위한 장치, 예컨대 AFM (Atomic Force Microscope)장치,에 인입하여 분석할 수 있는 크기로 형성한다. Referring to FIG. 1A, a sample having a gate transistor 12 and a MOS transistor having source and drain regions formed under the surface of the substrate 10 across the gate electrode 12 is provided on the silicon substrate 10. . The source and drain regions are hereinafter referred to as ion implantation regions 14. The sample is cut in a predetermined direction to form a first sample 20 in which the ion implantation region 14 is exposed to the side surface of the sample. The first sample 20 is formed in a size that can be inserted into an apparatus for analyzing surface roughness, such as an Atomic Force Microscope (AFM) apparatus, and analyzed.

도 1b를 참조하면, 상기 제1 시료(20)와 동일한 크기를 갖는 제2 시료(30)를 형성한다. Referring to FIG. 1B, a second sample 30 having the same size as the first sample 20 is formed.

상기 제2 시료(30)는 이온 주입 영역을 분석하기 위한 시료가 아니라, 상기 제1 시료(20)에 형성되어 있는 이온 주입 영역(14)을 분석하기 쉽도록 하는 시료이다. 때문에 상기 제2 시료(30)는 패턴이 형성되어 있지 않은 시료(예컨대, 더미 웨이퍼)를 사용하여도 무방하다. The second sample 30 is not a sample for analyzing the ion implantation region, but a sample for facilitating the analysis of the ion implantation region 14 formed in the first sample 20. Therefore, the second sample 30 may use a sample (for example, a dummy wafer) in which a pattern is not formed.

도 1c에 도시된 바와 같이, 상기 제1 시료(20)에서 패턴이 형성되는 부위인 상부면과 상기 제2 시료(30)의 상부면 또는 하부면을 부착시켜, 상기 제1 시료(20)와 제2 시료(30)의 각 측면이 동일 평면상에 연속적으로 위치하는 제3 시료(40)를 형성한다. 상기 제1 시료(20) 및 제2 시료(30)는 접착제에 의해 부착된다. As illustrated in FIG. 1C, the upper surface or the lower surface of the second sample 30 is attached to the upper surface, which is a portion where the pattern is formed, in the first sample 20, and the first sample 20 is attached to the upper surface. Each side surface of the second sample 30 forms a third sample 40 continuously positioned on the same plane. The first sample 20 and the second sample 30 are attached by an adhesive.

상기 제3 시료(40)를 형성하여 이후 공정들을 수행하면, 제1 시료(20)에서 이온 주입 영역의 표면 거칠기를 측정할 때 측정 장치의 손상 및 제1 시료(20)의 손상을 방지할 수 있다. 이에 대해서는 후술하기로 한다. By forming the third sample 40 and performing subsequent processes, damage to the measuring device and damage to the first sample 20 can be prevented when measuring the surface roughness of the ion implantation region in the first sample 20. have. This will be described later.

도 1d를 참조하면, 상기 제3 시료(40)에서 상기 제1 시료의 이온 주입 영역이 노출되어 있는 면을 포함하는 일측면(A)을 소정 두께만큼 그라인드(grind)한다. 상기 그라인드를 수행하면, 상기 제3 시료(40)에서 그라인드된 일측면(A)은 평평하게 되어 표면의 거칠기의 차이가 거의 없게 된다. Referring to FIG. 1D, one side A including the surface on which the ion implantation region of the first sample is exposed in the third sample 40 is ground by a predetermined thickness. When the grinding is performed, one side surface A ground in the third sample 40 is flattened so that there is almost no difference in surface roughness.

상기 그라인드를 수행하는 이유를 구체적으로 설명한다. The reason for performing the grind is described in detail.

시료를 절단하여 제1 시료(20) 및 제2 시료(30)를 형성하고, 상기 형성된 제1 시료(20) 및 제2 시료(30)를 서로 부착하여 제3 시료(40)를 제작하면, 상기 제3 시료(40)에서 상기 이온 주입 영역(14)을 포함하는 일측면(A)은 평평하지 않다. 즉, 상기 이온 주입 영역(14)을 포함하는 일측면(A)에는 상기 제3 시료(40)를 제작하는 공정 중에 발생한 오염물이 부착되어 있거나, 홈 또는 돌출된 부위가 형 성되어 있다. 상기 제3 시료(40)에서 이온 주입 영역(14)을 포함하는 일측면(A)이 평평하지 않을 경우에는, 후속 공정에서 표면 거칠기를 측정함으로서 이온 주입 영역(14)을 정확히 분석할 수 없다. 이에 대해 좀 더 상세히 설명하면, 이온 주입 영역(14)에서만 표면 거칠기의 변화가 발생하여야만 상기 이온 주입 영역(14)의 정확한 분석이 이루어질 수 있는데, 상기 시료 제작 중에 발생된 손상까지도 표면 거칠기의 변화를 발생시키기 때문에 상기 이온 주입 영역(14)을 정확히 분석할 수 없는 것이다. 때문에, 상기 그라인드 공정을 수행하여 이온 주입 영역(14)을 포함하는 일측면(A)을 평평하게 하여야한다. When the sample is cut to form the first sample 20 and the second sample 30, and the first sample 20 and the second sample 30 are attached to each other to produce a third sample 40. One side A including the ion implantation region 14 in the third sample 40 is not flat. That is, contaminants generated during the process of manufacturing the third sample 40 are attached to one side A including the ion implantation region 14, or grooves or protruding portions are formed. If one side A including the ion implantation region 14 is not flat in the third sample 40, the ion implantation region 14 may not be accurately analyzed by measuring the surface roughness in a subsequent process. In more detail, when the surface roughness changes only in the ion implantation region 14, the accurate analysis of the ion implantation region 14 can be performed. Because of this, the ion implantation region 14 cannot be analyzed accurately. Therefore, the grinding process must be performed to flatten one side A including the ion implantation region 14.

일반적으로 수행할 수 있는 그라인드 공정을 도 1d를 참조하여 설명한다. In general, the grinding process that can be performed will be described with reference to Figure 1d.

평평하고 매끄러운 상부면을 갖는 원반(50)을 구비하고, 상기 원반(50)은 상기 원반(50)의 중심을 회전축으로 하여 수평 방향으로 회전시킨다. 이어서, 상기 회전하는 원반(50)의 상부면에 세정액(50a)(예컨대, 물)을 공급한다. 그리고, 상기 제3 시료(40)에서 연마되어야 일측면(A)은 상기 원반(50)의 상부면에 수직하게 접촉시킨다. 그러면, 상기 회전하는 원반(50)은 상기 제3 시료(40)의 일측면(A)을 연마하여 상기 일측면(A)을 평평하게 한다. A disk 50 having a flat and smooth upper surface is provided, and the disk 50 rotates in a horizontal direction with the center of the disk 50 as a rotation axis. Subsequently, the cleaning liquid 50a (for example, water) is supplied to the upper surface of the rotating disk 50. In addition, one side surface A is to be polished from the third sample 40 to make vertical contact with the upper surface of the disc 50. Then, the rotating disk 50 polishes one side A of the third sample 40 to make the one side A flat.

상기 그라인드된 제3 시료(40)에서 상기 제1 시료(20)의 이온 주입 영역만을 선택적으로 식각한다. 상기 선택적 식각은, 도 1e에 도시한 바와 같이, 실리콘 기판(10)의 식각률과 실리콘 기판(10)아래로 이온이 주입된 이온 주입 영역(14)의 식각률이 다른 식각액(60)에 상기 제3 시료(40)를 침지하여 수행한다. 즉, 상기 실리콘 기판(10)보다 상기 이온 주입 영역(14)의 식각 속도가 빠른 식각액을 사용하여 수행할 수 있다. Only the ion implantation region of the first sample 20 is selectively etched from the ground third sample 40. As shown in FIG. 1E, the selective etching may be performed on the third etching solution in the etchant 60 having a different etching rate from the etching rate of the silicon substrate 10 and the ion implantation region 14 implanted with ions below the silicon substrate 10. This is done by immersing the sample 40. That is, the etching solution may have a faster etching rate than that of the silicon substrate 10.

상기 식각액(60)은 구체적으로 폴리 실리콘막 식각액을 사용할 수 있다. 상기 폴리 실리콘막 식각액은 HNO3, HF, 및 CH3COOH의 혼합액을 포함한다. Specifically, the etchant 60 may use a polysilicon layer etchant. The polysilicon layer etchant includes a mixture of HNO 3, HF, and CH 3 COOH.

상기 식각을 수행할 때, 상기 제1 시료(20)의 이온 주입 영역(14)이 정확히 식각되도록 식각 조건을 최적화하는 것이 매우 중요하다. 상기 식각 조건은 상기 식각액(60)의 조성과 제3 시료(40)를 상기 식각액(60)에 침지하는 시간을 포함한다. 상기 식각을 수행할 때, 이온 주입 영역(14)뿐 아니라 상기 이온 주입 영역(14) 주변의 실리콘 기판(10)까지 식각이 이루어질 경우에는 상기 이온 주입 영역(14)의 넓이 및 깊이가 실재보다 더 크게 측정된다. 반대로 상기 이온 주입 영역(14)이 충분히 식각되지 않고 그 일부만이 식각되었을 경우에는, 상기 이온 주입 영역(14)의 넓이 및 깊이가 실재보다 더 작게 측정된다. 반도체 공정을 수행하는데 범용적으로 사용되는 폴리 실리콘막 식각액을 사용할 경우, 상기 제3 시료(40)를 30초 내지 1분 30초 동안 침지하는 것이 바람직하다.When performing the etching, it is very important to optimize the etching conditions so that the ion implantation region 14 of the first sample 20 is accurately etched. The etching condition includes a composition of the etching solution 60 and a time for immersing the third sample 40 in the etching solution 60. When the etching is performed, when the etching is performed not only to the ion implantation region 14 but also to the silicon substrate 10 around the ion implantation region 14, the width and depth of the ion implantation region 14 are greater than the actual size. It is measured greatly. On the contrary, when the ion implantation region 14 is not sufficiently etched and only a part thereof is etched, the width and depth of the ion implantation region 14 are measured to be smaller than the actual size. In the case of using a polysilicon film etchant which is generally used to perform a semiconductor process, it is preferable to immerse the third sample 40 for 30 seconds to 1 minute 30 seconds.

상기에서 설명한 바와 같이, 이온 주입 영역(14)을 포함하는 일측면이 표면 거칠기의 차이 없이 평평하게 그라인드되어 있는 제3 시료(40)에서 상기 이온 주입 영역만(14)을 선택적으로 식각하면, 상기 식각된 이온 주입 영역(14)에만 패어진 골이 형성된다. As described above, when only one ion implantation region 14 is selectively etched in the third sample 40 in which one side including the ion implantation region 14 is flatly ground without a difference in surface roughness, Only a valley is formed in the etched ion implantation region 14.

도 1f에 도시된 바와 같이, 상기 공정이 완료된 제3 시료(40)에서, 상기 제3 시료(40)에 포함되어 있는 상기 제1 시료(20)의 측면의 표면 거칠기를 확인한다. 상기 이온 주입 영역(14)의 깊이 및 넓이를 측정한다. 상기 제1 시료(20)의 표면 거칠기는 예컨대, AFM을 사용하여 확인한다. As shown in FIG. 1F, the surface roughness of the side surface of the first sample 20 included in the third sample 40 is checked in the third sample 40 in which the process is completed. The depth and width of the ion implantation region 14 are measured. The surface roughness of the first sample 20 is confirmed using, for example, AFM.

상기 AFM은 시료의 표면 사이에 작용하는 미세한 힘을 켄티레버(cantilaver)라 불리는 탐침의 변형으로부터 측정하여 표면의 형상 정보를 얻어내는 계측 장비이다. 상기 AFM을 사용하여 상기 제3 시료(40)에 포함되어 있는 제1 시료(20)의 표면 거칠기를 측정하면, 상기 식각된 이온 주입 영역(14)의 3차원 형상 정보 및 넓이와 깊이를 분석할 수 있다. The AFM is a measurement device that obtains surface shape information by measuring a minute force acting between the surface of a sample from a deformation of a probe called a cantilaver. When the surface roughness of the first sample 20 included in the third sample 40 is measured using the AFM, three-dimensional shape information, width, and depth of the etched ion implantation region 14 may be analyzed. Can be.

상기 표면의 거칠기를 측정할 때 상기 제1 시료(20)만을 사용하지 않고, 상기 제1 시료(20) 및 제2 시료(30)를 서로 접착시킨 제3 시료(40)를 사용하는 이유를 설명한다. When measuring the roughness of the surface, the reason for using the third sample 40 in which the first sample 20 and the second sample 30 are bonded to each other, instead of using only the first sample 20, will be described. do.

상기 제1 시료(20)만을 절단하고 그라인딩할 경우, 상기 제1 시료(20)에서 상기 이온 주입 영역(14)이 형성된 일 측면의 양쪽 가장자리 부위는 상기 제1 시료(20)의 중심 부위에 비해 표면이 거칠게 된다. 그런데, 분석하여야 할 대상인 상기 이온 주입 영역은 제1 시료(20)에서 패턴이 형성되는 상부면쪽으로의 가장자리 근방에 위치하게 된다. 때문에, 상기 제1 시료(20)만으로 AFM을 사용하여 표면 거칠기를 측정하면, 상기 표면 거칠기를 측정하기 위한 탐침(70)이 상기 거친 표면을 갖는 가장자리 부위를 지나면서 손상되기 쉽다. 더구나, 상기 탐침(70)이 상기 제1 시료(20)의 가장 자리 부분을 넘어서는 부분까지 진행될 경우까지 발생되어 AFM이 손상되는 문제점이 있다. When cutting and grinding only the first sample 20, both edge portions of one side of the first sample 20 in which the ion implantation region 14 is formed are compared with a central portion of the first sample 20. The surface is rough. However, the ion implantation region to be analyzed is located near the edge toward the upper surface where the pattern is formed in the first sample 20. Therefore, when surface roughness is measured using AFM only with the first sample 20, the probe 70 for measuring the surface roughness is likely to be damaged while passing through the edge portion having the rough surface. In addition, there is a problem that the probe 70 is generated until it proceeds to the portion beyond the edge portion of the first sample 20 to damage the AFM.

따라서, 분석을 수행하지 않는 제2 시료(30)와 상기 분석을 위한 제1 시료(20)에서 패턴이 형성되는 상부면을 서로 맞붙여 제3 시료(40)를 형성한 후에, 상기 제3 시료(40)를 그라인드 하여, 상기 제1 시료(20)에서 패턴이 형성되는 상부면쪽으로의 가장자리 표면을 최대한 평평하게 형성한다. 이어서, 상기 제3 시료(40)를 AFM에 장착한 이후에 상기 제1 시료(20)에서 이온 주입 영역을 포함하는 일측면의 표면을 거칠기를 측정한다. 그러면, 표면 거칠기를 측정하기 위한 탐침(70)이 상기 제1 시료(20)에서 패턴이 형성되는 상부면쪽의 가장 자리를 넘어서더라도 제2 시료(30)상으로 진행되기 때문에 탐침(70)의 손상이 방지된다. 더구나, 상기 제1 시료(20)와 제2 시료(30)의 접착 경계면을 참고로 하여 상기 제1 시료(20)에서 표면 거칠기를 측정하여야 할 영역을 작업자가 용이하게 알 수 있다. Therefore, after the third sample 40 is formed by adhering the second sample 30 that does not perform the analysis and the upper surface on which the pattern is formed in the first sample 20 for the analysis to form the third sample 40, the third sample Grind 40 to form the edge surface toward the upper surface where the pattern is formed in the first sample 20 as flat as possible. Subsequently, after mounting the third sample 40 on the AFM, the surface of one surface including the ion implantation region in the first sample 20 is measured. Then, even if the probe 70 for measuring the surface roughness is advanced on the second sample 30 even if it exceeds the edge of the upper surface side where the pattern is formed in the first sample 20, damage to the probe 70 This is avoided. In addition, the operator can easily determine a region in which the surface roughness of the first sample 20 should be measured by referring to the adhesive interface between the first sample 20 and the second sample 30.

상술한 바와 같이 본 발명에 의하면, 표면 아래에 이온 주입 영역을 포함하는 시료에서 상기 이온 주입 영역만을 선택적으로 식각한 후 표면의 거칠기를 측정함으로서, 상기 이온 주입 영역의 깊이 및 넓이 뿐 아니라, 3차원적인 형상까지 분석할 수 있다. 또한, 실재의 반도체 공정이 수행되어 패턴들이 형성되어 있는 웨이퍼를 시료로 하여 이온 주입 영역을 측정할 수 있는 장점이 있다. As described above, according to the present invention, by selectively etching only the ion implantation region in a sample including the ion implantation region under the surface, measuring the roughness of the surface, thereby not only depth and width of the ion implantation region, but also three-dimensional Analyze even geometric shapes. In addition, there is an advantage in that the ion implantation region can be measured using a wafer having patterns formed by performing a real semiconductor process.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims (7)

이온 주입 영역이 시료의 측면에 노출되도록 절단하여 제1 시료를 형성하는 단계;Cutting the ion implantation region to expose the side surface of the sample to form a first sample; 상기 제1 시료의 측면에 노출된 이온 주입 영역을 선택적으로 식각하는 단계;Selectively etching the ion implantation region exposed to the side surface of the first sample; 상기 제1 시료의 측면의 표면 거칠기를 측정하는 단계를 구비하는 것을 특징으로 하는 이온 주입 영역 분석 방법.And measuring the surface roughness of the side surface of the first sample. 제1항에 있어서, 상기 제1 시료를 형성하는 단계를 수행한 이 후에, The method of claim 1, wherein after forming the first sample, 상기 제1 시료와 동일한 크기를 갖는 제2 시료를 형성하는 단계; 및Forming a second sample having the same size as the first sample; And 상기 제1 시료에서 패턴이 형성되는 상부면과 제2 시료의 상부면 또는 하부면을 서로 부착시켜 제3 시료를 형성하는 단계를 더 수행하는 것을 특징으로 하는 이온 주입 영역 분석 방법.And forming a third sample by attaching the upper surface or the lower surface of the second sample and the upper surface on which the pattern is formed in the first sample to each other. 제2항에 있어서, 상기 제3 시료에 포함되는 상기 제1 시료 및 제2 시료는 각 측면이 동일 평면상에 연속적으로 위치하는 것을 특징으로 하는 이온 주입 영역 분석 방법.The ion implantation region analysis method of claim 2, wherein each of the first sample and the second sample included in the third sample is continuously positioned on the same plane. 제2항에 있어서, 상기 제3 시료를 형성하는 단계를 수행한 이 후에, 상기 제3 시료에서 상기 이온 주입 영역이 노출되어 있는 일측면을 그라인딩하는 단계를 더 수행하는 것을 특징으로 하는 이온 주입 영역 분석 방법.The ion implantation region of claim 2, further comprising grinding one side of the third sample to which the ion implantation region is exposed after the forming of the third sample. Analytical Method. 제2항에 있어서, 상기 이온 주입 영역의 선택적 식각은 폴리 실리콘막 식각액에 상기 제1 시료를 포함하는 제3 시료를 30초 내지 1분 30초 동안 침지하여 수행하는 것을 특징으로 하는 이온 주입 영역 분석 방법. The ion implantation region analysis of claim 2, wherein the selective etching of the ion implantation region is performed by immersing a third sample including the first sample in a polysilicon layer etchant for 30 seconds to 1 minute 30 seconds. Way. 제5항에 있어서, 상기 폴리 실리콘막 식각액은 HNO3, HF, 및 CH3COOH의 혼합액을 포함하는 것을 특징으로 하는 이온 주입 영역 분석 방법.The method of claim 5, wherein the polysilicon film etchant comprises a mixture of HNO 3, HF, and CH 3 COOH. 제1항에 있어서, 상기 제1 시료의 단면의 표면 거칠기는 AFM(Atomic Force Microscope)을 사용하여 확인하는 것을 특징으로 하는 이온 주입 영역 분석 방법.The method of claim 1, wherein the surface roughness of the cross section of the first sample is confirmed using an atomic force microscope (AFM).
KR1020010067453A 2001-10-31 2001-10-31 Method for analysing of ion implant area KR100636018B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010067453A KR100636018B1 (en) 2001-10-31 2001-10-31 Method for analysing of ion implant area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010067453A KR100636018B1 (en) 2001-10-31 2001-10-31 Method for analysing of ion implant area

Publications (2)

Publication Number Publication Date
KR20030035387A KR20030035387A (en) 2003-05-09
KR100636018B1 true KR100636018B1 (en) 2006-10-18

Family

ID=29567221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010067453A KR100636018B1 (en) 2001-10-31 2001-10-31 Method for analysing of ion implant area

Country Status (1)

Country Link
KR (1) KR100636018B1 (en)

Also Published As

Publication number Publication date
KR20030035387A (en) 2003-05-09

Similar Documents

Publication Publication Date Title
KR100458883B1 (en) Semiconductor wafer with id mark, equipment for and method of manufacturing semiconductor device from them
TWI493167B (en) Method to create three-dimensional images of semiconductor structures using a focused ion beam device and a scanning electron microscope
JPH09189649A (en) Preparing method of flat sample for transmission type electron microscope, and method for measuring defect by this transmission type microscope
US8056402B2 (en) Nanoprobe tip for advanced scanning probe microscopy comprising a layered probe material patterned by lithography and/or FIB techniques
KR100706811B1 (en) Test pattern and method for measuring silicon etching depth
US7112288B2 (en) Methods for inspection sample preparation
US6673640B2 (en) Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process
KR100636018B1 (en) Method for analysing of ion implant area
JP2008229734A (en) Grinding apparatus and method
KR0172720B1 (en) Method of manufacturing test piece in semiconductor device
Barrett et al. Two‐dimensional dopant profiling of very large scale integrated devices using selective etching and atomic force microscopy
US6872630B1 (en) Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process
TW202234041A (en) Holes tilt angle measurement using fib diagonal cut
JPH083768A (en) Preparation of plane tem sample
KR20060023664A (en) Method for forming specimen protecting layer and method for manufacturing transmission electron microscope of specimen for analyzing using the same
US6313480B1 (en) Structure and method for evaluating an integrated electronic device
Anderson et al. Practical Aspects of FIB Tem Specimen Preparation: With Emphasis On Semiconductor Applications
KR100558204B1 (en) Mark for analysis in semiconductor device, method for marking and method for manufacturing analysis sample
KR20060089109A (en) Tem specimen preparation method to analyze the specified section
KR100778860B1 (en) Method for analyzing defects of semiconductor device
KR20050112261A (en) Method of forming sample using analysis by tem
KR100344922B1 (en) Method for measuring mechanical damage depth of silicon wafer
Maitra et al. Microstructural Investigation and Serial Section Tomography on ASIC Chips for Assurance Through Reverse Engineering Applications
KR20040031279A (en) method for manufacturing Transmission Electron Microscope of Specimen for Analyzing
Zachariasse CMOS front-end investigation over large areas by deprocessing from the back side

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee