KR100634440B1 - 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 - Google Patents
오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 Download PDFInfo
- Publication number
- KR100634440B1 KR100634440B1 KR1020040089950A KR20040089950A KR100634440B1 KR 100634440 B1 KR100634440 B1 KR 100634440B1 KR 1020040089950 A KR1020040089950 A KR 1020040089950A KR 20040089950 A KR20040089950 A KR 20040089950A KR 100634440 B1 KR100634440 B1 KR 100634440B1
- Authority
- KR
- South Korea
- Prior art keywords
- auto
- refresh
- memory
- command
- mode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Memory System (AREA)
Abstract
Description
Claims (34)
- 오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 수단과; 그리고상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하도록 구성된 메모리 코어를 포함하는 다이나믹 랜덤 액세스 메모리.
- 제 1 항에 있어서,상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 수단은 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는 메모리.
- 제 1 항에 있어서,상기 수단은모드 설정 명령에 응답하여 오토-리프레쉬 모드를 나타내는 정보를 저장하도록 구성되며, 상기 저장된 정보에 응답하여 제 1 제어 신호를 활성화시키는 모드 검출 블록과; 그리고상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 명령 디코더 블록을 포함하는 메모리.
- 제 3 항에 있어서,상기 명령 디코더 블록은 상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시키는 메모리.
- 제 4 항에 있어서,상기 모드 검출 블록에 저장된 정보는 상기 제 2 제어 신호의 활성화에 의해서 초기화되는 메모리.
- 제 3 항에 있어서,상기 명령 디코더 블록은, 상기 모드 검출 블록이 설정되어 있지 않은 상태에서, 오토-리프레쉬 명령을 제외한 다른 명령들에 응답하여 정상적으로 동작하도록 구성된 메모리.
- 호스트와;오토-리프레쉬 모드의 설정 여부에 따라 오토-리프레쉬 명령을 선별적으로 수행하도록 구성된 제 1 메모리와;상기 제 1 메모리의 오토-리프레쉬 모드를 설정하고 상기 오토-리프레쉬 명령을 발생하도록 구성된 제 2 메모리를 포함하는 메모리 시스템.
- 제 7 항에 있어서,상기 제 2 메모리는 오토-리프레쉬 동작이 요구될 때 상기 호스트에 버스 점유를 요청하는 메모리 시스템.
- 제 8 항에 있어서,상기 제 2 메모리는 버스 점유가 승인될 때 상기 오토-리프레쉬 모드를 설정하기 위한 명령 및 상기 오토-리프레쉬 명령을 순차적으로 발생하도록 구성된 메모리 시스템.
- 제 9 항에 있어서,상기 제 2 메모리는 상기 오토-리프레쉬 모드를 설정하기 위한 모드 설정 명령과 함께 모드 설정 값을 발생하도록 구성된 메모리 시스템.
- 제 10 항에 있어서,상기 제 1 메모리는상기 오토-리프레쉬 모드가 설정된 후 상기 모드 설정 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 수단과; 그리고상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하도록 구성된 메모리 코어를 포함하는 메모리 시스템.
- 제 11 항에 있어서,상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 수단은 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는 메모리 시스템.
- 제 11 항에 있어서,상기 수단은상기 모드 설정 명령에 응답하여 상기 오토-리프레쉬 모드를 나타내는 정보를 저장하도록 구성되며, 상기 저장된 정보에 응답하여 제 1 제어 신호를 활성화시키는 모드 검출 블록과; 그리고상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 명령 디코더 블록을 포함하는 메모리 시스템.
- 제 13 항에 있어서,상기 명령 디코더 블록은 상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시키는 메모리 시스템.
- 제 14 항에 있어서,상기 모드 검출 블록에 저장된 정보는 상기 제 2 제어 신호의 활성화에 의해서 초기화되는 메모리 시스템.
- 제 13 항에 있어서,상기 명령 디코더 블록은, 상기 모드 검출 블록이 설정되어 있지 않은 상태에서, 오토-리프레쉬 명령을 제외한 다른 명령들에 응답하여 정상적으로 동작하도록 구성된 메모리 시스템.
- 제 7 항에 있어서,상기 제 1 메모리는 다이나믹 랜덤 액세스 메모리이고 상기 제 2 메모리는 불 휘발성 메모리인 메모리 시스템.
- 제 7 항에 있어서,상기 호스트는 상기 오토-리프레쉬 명령을 주기적으로 생성하도록 구성되는 메모리 시스템.
- 제 7 항에 있어서,상기 호스트는 상기 오토-리프레쉬 명령을 주기적으로 생성하는 기능을 지원하지 않는 메모리 시스템.
- 제 7 항에 있어서,상기 제 2 메모리는상기 오토-리프레쉬 동작과 관련된 정보를 저장하도록 구성된 리프레쉬 정보 저장 블록과;상기 오토-리프레쉬 동작을 위한 발진 신호를 발생하도록 구성된 발진 블록과; 그리고상기 리프레쉬 정보 저장 블록에 저장된 정보 및 상기 발진 신호에 따라, 상기 제 1 메모리의 오토-리프레쉬 동작이 요구되는 지의 여부를 판별하도록 구성된 오토-리프레쉬 제어 블록을 포함하는 메모리 시스템.
- 제 20 항에 있어서,상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때, 상기 오토-리프레쉬 제어 블록은 상기 호스트에게 버스 점유를 요청하는 메모리 시스템.
- 제 21 항에 있어서,상기 호스트로부터 버스 점유가 승인될 때, 상기 오토-리프레쉬 제어 블록은 상기 오토-리프레쉬 모드를 나타내는 정보와 함께 모드 설정 명령을 발생하도록 구성된 메모리 시스템.
- 제 22 항에 있어서,상기 오토-리프레쉬 제어 블록은 상기 모드 설정 명령 다음에 상기 오토-리프레쉬 명령을 발생하도록 구성된 메모리 시스템.
- 다이나믹 랜덤 액세스 메모리의 오토-리프레쉬 동작을 제어하는 방법에 있어서:오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하는 단계와; 그리고상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 24 항에 있어서,상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 24 항에 있어서,상기 오토-리프레쉬 인에이블 신호를 발생하는 단계는모드 설정 명령과 함께 입력된 오토-리프레쉬 모드를 나타내는 정보에 따라 제 1 제어 신호를 활성화시키는 단계와; 그리고상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 26 항에 있어서,상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 27 항에 있어서,상기 제 2 제어 신호의 활성화시 상기 설정된 오토-리프레쉬 모드를 초기화하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 24 항에 있어서,상기 오토-리프레쉬 모드가 설정되지 않은 경우, 읽기, 쓰기, 또는 셀프 리프레쉬 명령을 정상적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 메모리, 제 2 메모리, 그리고 호스트를 포함하는 메모리 시스템의 동작 방법에 있어서:상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 제 1 메모리의 오토-리프레쉬 모드를 설정하는 단계와; 그리고상기 제 1 메모리의 오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 동작을 수행하도록 오토-리프레쉬 명령을 발생하는 단계를 포함하며,상기 오토-리프레쉬 모드의 설정 및 상기 오토-리프레쉬 명령의 생성은 상기 제 2 메모리에 의해서 행해지는 것을 특징으로 하는 방법.
- 제 31 항에 있어서,상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 호스트에게 버스 점유를 요청하는 단계를 더 포함하며, 상기 버스 점유가 승인될 때 상기 제 1 메모리의 오토-리프레쉬 모드가 설정되는 것을 특징으로 하는 방법.
- 제 31 항에 있어서,상기 제 1 메모리가 오토-리프레쉬 모드로 설정되지 않은 경우, 상기 제 1 메모리에 인가되는 오토-리프레쉬 명령은 수행되지 않는 것을 특징으로 하는 방법.
- 제 1 메모리, 제 2 메모리, 그리고 호스트를 포함하는 메모리 시스템의 동작 방법에 있어서:상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 제 2 메모리가 상기 호스트로 버스 점유를 요청하는 단계와;버스 점유가 승인될 때 상기 제 2 메모리가 모드 설정 값과 함께 모드 설정 명령을 발생하는 단계와;상기 제 1 메모리에서 상기 모드 설정 명령 및 상기 모드 설정 값에 따라 오토-리프레쉬 모드를 설정하는 단계와;상기 제 2 메모리가 오토-리프레쉬 명령을 발생하는 단계와; 그리고상기 제 1 메모리에서 상기 오토-리프레쉬 명령을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
- 데이터 정보를 저장하도록 구성된 로직 엠베디드 메모리에 있어서:발진 신호를 발생하도록 구성된 발진 블록과; 그리고상기 발진 신호에 따라, 오토-리프레쉬 타이밍이 되었는 지의 여부를 판별하는 오토-리프레쉬 제어 블록을 포함하며,상기 오토-리프레쉬 제어 블록은 오토-리프레쉬 타이밍이 되었을 때마다 버스 점유를 요청하고, 버스 점유가 승인될 때 오토-리프레쉬 모드를 설정하기 위한 모드 설정 명령 및 오토-리프레쉬 명령을 순차적으로 발생하도록 구성되는 것을 특징으로 하는 로직 엠베디드 메모리.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040089950A KR100634440B1 (ko) | 2004-11-05 | 2004-11-05 | 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 |
US11/194,242 US7327625B2 (en) | 2004-11-05 | 2005-08-01 | Volatile memory devices with auto-refresh command unit and circuit for controlling auto-refresh operation thereof and related memory systems and operating methods |
CN2005101067847A CN1779853B (zh) | 2004-11-05 | 2005-10-12 | 自动刷新的易失存储器设备及相关存储器***和操作方法 |
JP2005307418A JP4851156B2 (ja) | 2004-11-05 | 2005-10-21 | リフレッシュ方法、メモリシステム、ダイナミックランダムアクセスメモリ装置、メモリシステムの動作方法及びロジックエンベディッドメモリシステム |
DE102005053171.7A DE102005053171B4 (de) | 2004-11-05 | 2005-11-02 | Auffrischungsverfahren, Speicher, Speichersystem und Betriebsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040089950A KR100634440B1 (ko) | 2004-11-05 | 2004-11-05 | 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060040380A KR20060040380A (ko) | 2006-05-10 |
KR100634440B1 true KR100634440B1 (ko) | 2006-10-16 |
Family
ID=36273981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040089950A KR100634440B1 (ko) | 2004-11-05 | 2004-11-05 | 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7327625B2 (ko) |
JP (1) | JP4851156B2 (ko) |
KR (1) | KR100634440B1 (ko) |
CN (1) | CN1779853B (ko) |
DE (1) | DE102005053171B4 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101053541B1 (ko) | 2010-03-30 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8392650B2 (en) * | 2010-04-01 | 2013-03-05 | Intel Corporation | Fast exit from self-refresh state of a memory device |
KR102205695B1 (ko) * | 2014-09-05 | 2021-01-21 | 에스케이하이닉스 주식회사 | 리프레쉬 제어 회로 및 이를 이용한 반도체 장치 |
KR20170045795A (ko) * | 2015-10-20 | 2017-04-28 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
KR20180100804A (ko) * | 2017-03-02 | 2018-09-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동 방법 |
KR102398209B1 (ko) | 2017-11-06 | 2022-05-17 | 삼성전자주식회사 | 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법 |
US10622055B2 (en) * | 2018-08-21 | 2020-04-14 | Micron Technology, Inc. | Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell |
KR20220070997A (ko) * | 2020-11-23 | 2022-05-31 | 에스케이하이닉스 주식회사 | 컨트롤러 및 이를 포함하는 메모리 시스템 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1166842A (ja) | 1997-08-13 | 1999-03-09 | Toshiba Corp | 半導体記憶装置 |
US6046953A (en) * | 1998-03-30 | 2000-04-04 | Siemens Aktiengesellschaft | Decoded autorefresh mode in a DRAM |
US6088268A (en) * | 1998-09-17 | 2000-07-11 | Atmel Corporation | Flash memory array with internal refresh |
JP2000149550A (ja) | 1998-11-12 | 2000-05-30 | Nec Eng Ltd | 自動リフレッシュ機能付dram |
JP2000260180A (ja) | 1999-03-08 | 2000-09-22 | Nec Corp | 半導体メモリ |
JP2001118383A (ja) | 1999-10-20 | 2001-04-27 | Fujitsu Ltd | リフレッシュを自動で行うダイナミックメモリ回路 |
US6751143B2 (en) * | 2002-04-11 | 2004-06-15 | Micron Technology, Inc. | Method and system for low power refresh of dynamic random access memories |
JP2004022123A (ja) * | 2002-06-19 | 2004-01-22 | Murata Mach Ltd | インターフェース回路 |
US6711082B1 (en) * | 2002-11-18 | 2004-03-23 | Infineon Technologies, Ag | Method and implementation of an on-chip self refresh feature |
US7095669B2 (en) * | 2003-11-07 | 2006-08-22 | Infineon Technologies Ag | Refresh for dynamic cells with weak retention |
-
2004
- 2004-11-05 KR KR1020040089950A patent/KR100634440B1/ko active IP Right Grant
-
2005
- 2005-08-01 US US11/194,242 patent/US7327625B2/en active Active
- 2005-10-12 CN CN2005101067847A patent/CN1779853B/zh active Active
- 2005-10-21 JP JP2005307418A patent/JP4851156B2/ja not_active Expired - Fee Related
- 2005-11-02 DE DE102005053171.7A patent/DE102005053171B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102005053171A1 (de) | 2006-05-18 |
JP4851156B2 (ja) | 2012-01-11 |
CN1779853B (zh) | 2013-04-03 |
CN1779853A (zh) | 2006-05-31 |
US20060098510A1 (en) | 2006-05-11 |
DE102005053171B4 (de) | 2014-05-15 |
US7327625B2 (en) | 2008-02-05 |
JP2006134559A (ja) | 2006-05-25 |
KR20060040380A (ko) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100810040B1 (ko) | 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법 | |
JP5157207B2 (ja) | 半導体メモリ、メモリコントローラ、システムおよび半導体メモリの動作方法 | |
JP4894306B2 (ja) | 半導体メモリ、メモリシステムおよび半導体メモリの動作方法 | |
US7362643B2 (en) | Semiconductor-memory device and bank refresh method | |
JP4851156B2 (ja) | リフレッシュ方法、メモリシステム、ダイナミックランダムアクセスメモリ装置、メモリシステムの動作方法及びロジックエンベディッドメモリシステム | |
JP2982928B2 (ja) | 半導体記憶装置 | |
KR100655288B1 (ko) | 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템 | |
US11417385B1 (en) | Semiconductor memory apparatus | |
US20060104140A1 (en) | Semiconductor memory device and refresh method thereof | |
US7894290B2 (en) | Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation | |
JP4275033B2 (ja) | 半導体記憶装置とテスト回路及び方法 | |
JP7064633B1 (ja) | 半導体メモリ装置 | |
US7145814B2 (en) | RAS time control circuit and method for use in DRAM using external clock | |
JP2022042635A (ja) | 半導体記憶装置 | |
KR100756778B1 (ko) | Psram의 로우 액티브 제어회로 | |
US7287142B2 (en) | Memory device and method for arbitrating internal and external access | |
JP4934118B2 (ja) | 半導体記憶装置 | |
KR100802075B1 (ko) | 반도체 메모리 장치 | |
JP4561089B2 (ja) | 記憶装置 | |
KR102524199B1 (ko) | 반도체 메모리 장치 | |
US6144605A (en) | Refresh circuit for SDRAM | |
JP2005174437A5 (ko) | ||
KR100433535B1 (ko) | Sdram의 제어 방법 | |
JP3087691B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 13 |