KR100633450B1 - 반도체 소자의 실장 테스트를 위한 소켓 인터페이스 - Google Patents

반도체 소자의 실장 테스트를 위한 소켓 인터페이스 Download PDF

Info

Publication number
KR100633450B1
KR100633450B1 KR1020040078152A KR20040078152A KR100633450B1 KR 100633450 B1 KR100633450 B1 KR 100633450B1 KR 1020040078152 A KR1020040078152 A KR 1020040078152A KR 20040078152 A KR20040078152 A KR 20040078152A KR 100633450 B1 KR100633450 B1 KR 100633450B1
Authority
KR
South Korea
Prior art keywords
socket
semiconductor device
test
contact
connection block
Prior art date
Application number
KR1020040078152A
Other languages
English (en)
Other versions
KR20060029724A (ko
Inventor
이인엽
Original Assignee
주식회사 유니테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니테스트 filed Critical 주식회사 유니테스트
Priority to KR1020040078152A priority Critical patent/KR100633450B1/ko
Publication of KR20060029724A publication Critical patent/KR20060029724A/ko
Application granted granted Critical
Publication of KR100633450B1 publication Critical patent/KR100633450B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 테스트될 반도체 소자의 복수 개의 핀과 각각 접촉하는 복수 개의 핀을 포함하는 소켓과, 복수 개의 소켓 접촉단과 복수 개의 연결 블록 접촉단을 포함하며 상기 복수 개의 소켓 접촉단은 상기 소켓의 복수 개의 핀과 각각 접촉하며 상기 복수 개의 연결 블록 접촉단은 상기 복수 개의 소켓 접촉단과 내부 배선을 통하여 각각 연결되는 것인 테스트 인터페이스 보드와, 상기 복수 개의 연결 블록 접촉단에 접촉하는 복수 개의 포고(POGO) 핀을 포함하며 상기 복수 개의 포고 핀은 각각 실장 테스트가 수행될 기준 전자 장치의 접촉 수단에 접촉되는 것인 연결 블록을 포함한다.
본 발명에 따르면, 반도체 소자의 실장 테스트에 있어서 테스트를 수행할 기준 전자 장치 내부의 반도체 소자의 배치에 상관없이 소켓 인터페이스만을 교체하여 실장 테스트를 수행할 수 있고 또한 실장 테스트를 위한 반도체 소자의 삽입 및 배출시의 스트레스를 줄여서 내구성을 향상시킬 수 있다.
소켓, 실장 테스트, 포고 핀, 리셉터클, 테스트 인터페이스 보드, 연결 블록

Description

반도체 소자의 실장 테스트를 위한 소켓 인터페이스{SOCKET INTERFACE FOR APPLICATION TEST OF SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 소켓 인터페이스의 구성도.
도 2는 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스의 구성도.
도 3은 실장 테스트가 수행될 환경을 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
100: 테스트 인터페이스 보드 110: 소켓
120: 디바이스 가이드 130: 마이크로 포고 핀
140: 반도체 소자 145: 핀
200: 소켓 인터페이스 210: 소켓
215: 핀 230: 테스트 인터페이스 보드
233: 소켓 접촉단 237: 연결 블록 접촉단
250: 연결 블록 255: 포고 핀
270: 소켓 지지부 300: 기준 전자 장치
320: 접촉 수단 배열
삭제
본 발명은 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 관한 것으로, 더욱 구체적으로는 반도체 소자의 실장 테스트에 있어서 테스트를 수행할 기준 전자 장치 내부의 반도체 소자의 배치에 상관없이 소켓 인터페이스만을 교체하여 실장 테스트를 수행할 수 있고 또한 실장 테스트를 위한 반도체 소자의 삽입 및 배출시의 스트레스를 줄여서 내구성을 향상시키는 것인 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 관한 것이다.
종래 반도체 소자의 테스트를 위해서는 ATE(Automatic test equipment)를 사용하여 특정한 신호 패턴을 반도체 소자에 인가한 후 반도체 소자로부터 출력되는 신호를 분석함으로써 반도체 소자의 양호/불량 여부를 판단하였다.
그러나 이러한 ATE와 같은 테스트 장치는 가격이 비싸므로 각각의 반도체 소자를 테스트하는 비용이 높아지게 되어 가격 경쟁력을 약화시키며, 또한 반도체 소자가 실제로 설치되어 사용되는 환경이 아니라 별도의 실험 환경에서 테스트가 수행되기 때문에 실제 사용 환경에서의 각종 잡음 등에 대한 특성을 구현하지 못하여 테스트의 정확도가 떨어지게 되어 양호/불량 여부의 정확한 판단이 힘든 단점이 있다.
이러한 문제점을 개선하기 위하여 반도체 소자의 실제 사용 환경, 즉 실장 환경에서 실제로 반도체 소자를 전자 장치에 부착하여 테스트를 수행하는 실장 테스트를 채택하는 경우가 증가하고 있다. 예컨대, PC에 사용되는 DRAM 소자의 테스트를 수행하는 경우라면 실제로 DRAM 모듈을 PC 머더보드에 삽입하고 실제 환경에 따른 테스트 프로그램을 구동하여 구동이 정상적으로 이루어지면 이를 양호로 판단하고 구동이 비정상적으로 이루어지면 이를 불량으로 판단하는 것이다.
또한 이러한 실장 테스트를 DRAM 메모리 소자의 테스트 뿐만 아니라 다른 반도체 소자의 테스트를 위해서 적용하는 방안이 개발되고 있다. 예컨대 본 출원인에 의해서 개발되고 본 출원과 동일자로 출원되는 "실장 테스트를 위한 테스트 픽스쳐 및 이를 포함하는 반도체 소자 실장 테스터"라는 명칭의 특허출원에서와 같이 하드 디스크에 사용되는 버퍼 메모리 등의 전자장치에 장착되는 메모리 소자를 테스트하는 경우라면, 버퍼 메모리를 실제로 하드 디스크에 장착하고 하드 디스크의 동작을 수행하여 버퍼 메모리의 동작을 테스트하는 것일 수 있다.
이러한 실장 테스트는 테스트될 소자를 기준 전자 장치, 예컨대 상기 하드 디스크의 버퍼 메모리를 제거하고 해당되는 패드에 소켓 인터페이스를 부착한 후 테스트를 수행하고 테스트를 수행한 후 이를 배출시키는 구성으로 구현되어 있다.
종래의 소켓 인터페이스는 간단하게는 번인 소켓과 같은 기존의 소켓을 머더보드나 하드 디스크 드라이브에서 반도체 소자를 제거한 부분에 납땜을 통해서 연결하는 방식을 취한다. 그러나 이러한 경우 테스트를 수행하기 위해서 핸들러를 통해서 반도체 소자를 삽입하고 배출하는 과정에서 많은 스트레스를 받게 되며 일정 회수의 테스트를 수행한 다음에는 접촉 상태가 나빠지기 때문에 소켓을 제거하고 다시 새로운 소켓을 삽입하여야 하는 단점이 있다.
또한 주식회사 테스트이엔지에 의해서 2001년 11월 15일자로 출원된 "메모리 컴포넌트 실장 콘택을 위한 테스트용 소켓 모듈"이라는 명칭의 등록특허 제10- 0367307호는 단순히 소켓만을 삽입하는 구조에서의 임피던스 미스 매칭을 제거하기 위한 소켓 인터페이스가 개시되어 있다.
도 1은 상기 등록특허 제10-0367307호에 개시된 소켓 인터페이스의 구성도이다. 도시되듯이, 소켓 인터페이스, 즉 테스트 인터페이스 보드(100)는 평판 형상의 소켓(110)위에 소정의 간격을 두고 2개의 디바이스 가이드(device guide, 120)가 배치되며, 상기 디바이스 가이드(120)의 양측부의 소정 높이의 턱에는 반도체 소자(140)의 핀(145)과 접촉되는 다수개의 마이크로 포고(POGO) 핀(130)이 상하로 관통되게 일렬로 설치되어 있다.
이러한 소켓 인터페이스 구조는 반도체 소자의 핀이 직접 포고 핀에 접촉하는 구조이다. 또한 상기 포고 핀은 실장 테스트를 수행할 장치, 예컨대 머더보드나 하드디스크 드라이브의 접촉 패드에 연결될 수 있다.
그러나 이러한 경우 반도체 소자의 핀이 포고 핀과 직접 접촉함으로써 반도체 소자가 수평 방향의 배열에서 수직 방향의 배열로 변경되어 있는 경우를 테스트하기 위해서는 반도체 소자를 상기 소켓 인터페이스에 삽입하거나 배출하는 피커(picker)의 작업 제어프로그램의 내용을 변경하여야 하는 단점이 있으며, 또한 상기 반도체 소자의 삽입 및 배출 과정에서의 스트레스가 누적되어 접촉 상태가 나빠지는 경우 소켓 인터페이스 전체를 교체하여야 하는 단점이 있다.
본 발명의 목적은 반도체 소자의 실장 테스트에 있어서 테스트를 수행할 기준 전자 장치 내부의 반도체 소자의 배치에 상관없이 소켓 인터페이스만을 교체하 여 실장 테스트를 수행할 수 있고 또한 실장 테스트를 위한 반도체 소자의 삽입 및 배출시의 스트레스를 줄여서 내구성을 향상시킬 수 있는 반도체 소자의 실장 테스트를 위한 소켓 인터페이스를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 테스트될 반도체 소자의 복수 개의 핀과 각각 접촉하는 복수 개의 핀을 포함하는 소켓과, 복수 개의 소켓 접촉단과 복수 개의 연결 블록 접촉단을 포함하며 상기 복수 개의 소켓 접촉단은 상기 소켓의 복수 개의 핀과 각각 접촉하며 상기 복수 개의 연결 블록 접촉단은 상기 복수 개의 소켓 접촉단과 내부 배선을 통하여 각각 연결되는 것인 테스트 인터페이스 보드와, 상기 복수 개의 연결 블록 접촉단에 접촉하는 복수 개의 포고(POGO) 핀을 포함하며 상기 복수 개의 포고 핀은 각각 실장 테스트가 수행될 기준 전자 장치의 접촉 수단에 접촉되는 것인 연결 블록을 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 반도체 소자의 삽입 또는 배출시 상기 소켓 인터페이스에 가해지는 스트레스를 줄이기 위한 소켓 지지부를 더 포함하고, 상기 소켓 지지부는 상기 연결 블록 또는 상기 기준 전자장치에 고정되는 것이 바람직하다.
또한 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 상기 소켓 접촉단은 리셉터클(receptacle)인 것이 바람직하다.
또한 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 상기 연결 블록 접촉단은 패드(pad)인 것이 바람직하다.
또한 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 상기 연결 블록은 반도체 소자의 삽입 또는 배출시 정렬에 대한 기준이 되는 정렬 구멍을 포함하는 것이 바람직하다.
또한 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 상기 테스트 인터페이스 보드는 임피던스 정합에 대해서 검증된 PCB인 것이 바람직하다.
또한 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 상기 복수 개의 연결 블록 접촉단은, 상기 복수 개의 소켓 접촉단의 배열 방향과 동일한 방향으로 배열되는 것이 바람직하다.
또한 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서, 상기 복수 개의 연결 블록 접촉단은, 상기 복수 개의 소켓 접촉단의 배열 방향과 직교 방향으로 배열되는 것이 바람직하다.
또한 본 발명은 반도체 소자의 실장 테스트 장치로서, 본 발명에 따른 소켓 인터페이스를 사용하여 테스트될 반도체 소자와 실장 테스트를 수행할 기준 전자 장치의 접속을 수행하는 반도체 소자의 실장 테스트 장치를 제공한다.
이하, 본 발명의 반도체 소자의 실장 테스트를 위한 소켓 인터페이스를 도면을 참조로 하여 보다 구체적으로 설명한다.
도 2는 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스의 구성도이다.
도시되듯이 본 발명에 따른 소켓 인터페이스(200)는, 소켓(210)과, 테스트 인터페이스 보드(230)와, 연결 블록(250)을 포함한다.
소켓(200)은 삽입되는 반도체 소자의 복수 개의 핀과 각각 접촉하여 신호를 양방향으로 전송할 수 있는 복수 개의 핀(215)을 포함하고 있다. 소켓(200)은 종래의 소켓을 사용할 수 있으며 예컨대 번인(burn-in) 소켓을 사용할 수 있을 것이다.
테스트 인터페이스 보드(230)는 복수 개의 소켓 접촉단(233)과 복수 개의 연결 블록 접촉단(237)을 포함하며, 복수 개의 소켓 접촉단(233)은 상기 소켓(200)의 복수 개의 핀(215)과 접촉하여 신호를 전달할 수 있으며, 복수 개의 연결 블록 접촉단(237)은 내부 배선을 통하여 상기 복수 개의 소켓 접촉단(233)과 각각 연결된다.
상기 소켓 접촉단(233)은 예컨대 리셉터클(receptacle) 형태로 구현될 수 있으며, 상기 연결 블록 접촉단(237)은 예컨대 패드(pad) 형태로 구현될 수 있을 것이다.
또한 상기 테스트 인터페이스 보드(230)는 임피던스 정합에 대해서 검증된 PCB일 수 있다.
상기 복수 개의 연결 블록 접촉단(237)은 상기 복수 개의 소켓 접촉단(233)의 배열 방향과 동일한 방향으로 배열되거나 또는 직교 방향으로 배열될 수 있다.
이러한 배열은 실장 테스트가 수행될 기준 전자 장치 내부의 접촉 수단 배열에 따른 것으로서 기준 전자 장치 내부에서 접촉 수단 배열과 상관없이 테스트될 반도체 소자는 일정한 제어 프로그램에 의해서 동작하는 피커에 의해서 삽입되고 배출될 수 있도록 구성하기 위함이다.
예컨대 도 3에 실장 테스트가 수행될 환경을 도시하고 있다.
도 3의 (a)는 기준 전자 장치(300)내에 접촉 수단이 수평 방향으로 배열(320)되어 있는 경우이고, 도 3의 (b)는 기준 전자 장치(300)내에 접촉 수단이 수직 방향으로 배열(320')되어 있는 경우이다.
상기 기준 전자장치(300)는 예컨대 메인보드와 연결되어 PC에서 동작하는 하드 디스크 드라이브로서 케이스를 제거하고 내부 회로 중에서 테스트될 반도체 소자에 대응되는 소자를 제거한 장치일 수 있으며, 테스트될 반도체 소자는 상기 하드 디스크 드라이브 내에 장착되는 버퍼 메모리일 수 있다. 또한 상기 기준 전자장치(300)는 메인보드에 연결되어 PC에서 동작하는 CD 드라이브, DVD 드라이브, 그래픽 보드, 메모리 모듈 등의 다양한 장치일 수 있다.
예컨대 상기 기준 전자장치(300)가 하드 디스크 드라이브이며 버퍼 메모리를 테스트하기 위해서 하드 디스크 드라이브 내의 버퍼 메모리를 제거하고 이에 반도체 소자, 즉 버퍼 메모리를 소켓 인터페이스를 통하여 삽입하여 테스트하는 경우를 보자.
종래 기술의 경우 하드 디스크 드라이브(300)의 버퍼 메모리를 제거하고 해당 접촉 수단 배열 부분에 소켓을 직접 부착하는 것이므로, 수평 방향으로 접촉 수단이 배열되어 있는 경우를 테스트하다가 수직 방향으로 접촉 수단이 배열되어 있는 경우를 테스트하고자 한다면, 수직 방향에 대응하도록 소켓을 다시 부착하고 또한 테스트될 버퍼 메모리를 소켓에 삽입하고 배출하는 피커 장치의 제어 프로그램을 상기 소켓 방향의 변경에 대응하도록 변경하여야 하며 또한 피커 장치의 구성 역시 이러한 방향 변경에 대응하여 버퍼 메모리를 90˚회전하여 삽입할 수 있는 구성을 가져야 할 것이다.
그러나 도시되듯이 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스를 사용하는 경우라면 피커 장치의 제어 프로그램을 변경할 필요없이 단순히 연결 모듈(250)과 테스트 인터페이스 보드(230)만을 바꾸어 삽입함으로써 실장 테스트를 수행할 수 있는 것이다.
즉 테스트 인터페이스 보드(230)의 상기 복수 개의 연결 블록 접촉단(237)과 상기 복수 개의 소켓 접촉단(233)의 배열 방향은 서로 평행하거나 또는 서로 직교하게 배열되기 때문에, 예컨대 도 3의 (a)의 경우와 같이 접촉 수단이 수평 방향으로 배열(320)되어 있고 소켓(210)의 핀이 수직 방향으로 배열되어 있다면, 상기 복수 개의 연결 블록 접촉단(237)과 상기 복수 개의 소켓 접촉단(233)의 배열 방향이 서로 직교하도록 된 테스트 인터페이스 보드(230)를 사용하여 피커의 제어 프로그램의 변경 없이도 테스트를 수행할 수 있을 것이다.
물론 도 3의 (b)의 경우와 같이 접촉 수단이 수직 방향으로 배열(320')되어 있고 소켓(210)의 핀이 수직 방향으로 배열되어 있다면, 상기 복수 개의 연결 블록 접촉단(237)과 상기 복수 개의 소켓 접촉단(233)의 배열 방향이 평행하도록 된 테스트 인터페이스 보드(230)를 사용하여 피커의 제어 프로그램의 변경 없이도 테스트를 수행할 수 있을 것이다.
연결 블록(250)은 상기 테스트 인터페이스 보드(230)의 연결 블록 접촉단 (235)과 접촉하는 복수 개의 포고 핀(255)을 포함하고 있으며, 복수 개의 포고 핀(255)은 각각 실장 테스트가 수행될 기준 전자 장치의 접촉 수단에 접촉된다. 상기 연결 블록(250)은 예컨대 포고 소켓 형태로 구현될 수 있다.
상기 기준 전자 장치의 접촉 수단은 예컨대 하드 디스크 드라이브의 버퍼 메모리를 테스트하는 경우라면, 하드 디스크 드라이브의 버퍼 메모리를 제거한 부분의 접촉 패드일 수 있다.
상기 연결 블록(250)은 나사 체결이나 접착 등의 방법으로 상기 기준 전자 장치에 고정된다.
또한 상기 연결 블록(250)은 도시되지는 않았지만 반도체 소자의 삽입 또는 배출시 정렬에 대한 기준이 되는 정렬 구멍을 포함할 수 있다. 즉 피커 등에 의해서 반도체 소자를 소켓(210)에 삽입 또는 배출을 수행하는 경우 정렬에 대한 기준을 제공하기 위해서 정렬 구멍을 연결 블록(250)에 포함할 수 있다.
또한 본 발명에 따른 반도체 소자의 실장 테스트를 위한 소켓 인터페이스는 반도체 소자의 삽입 또는 배출시 상기 소켓 인터페이스(200) 특히 상기 소켓(210)에 가해지는 스트레스를 줄이기 위한 소켓 지지부(270)를 더 포함할 수 있다.
소켓 지지부(270)는 상기 연결 블록(250)에 나사 체결이나 접착 등의 방법으로 고정되며, 피커 등에 의해서 반도체 소자가 소켓에 삽입되는 경우 전체 소켓 인터페이스(200)에 가해지는 스트레스를 분산시키는 역할을 한다.
또한 다른 실시예로서 상기 소켓 지지부(270)는 상기 기준 전자장치(300)에 나사 체결이나 접착 등의 방법으로 고정될 수도 있다.
비록 본원 발명이 구성이 예시적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들 예시에 의해 제한되는 것은 아니며, 본원 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.
이상 설명한 바와 같이, 본 발명에 따르면 반도체 소자의 실장 테스트에 있어서 테스트를 수행할 기준 전자 장치 내부의 반도체 소자의 배치에 상관없이 소켓 인터페이스만을 교체하여 실장 테스트를 수행할 수 있고 또한 실장 테스트를 위한 반도체 소자의 삽입 및 배출시의 스트레스를 줄여서 내구성을 향상시킬 수 있다.

Claims (9)

  1. 반도체 소자의 실장 테스트를 위한 소켓 인터페이스에 있어서,
    테스트될 반도체 소자의 복수 개의 핀과 각각 접촉하는 복수 개의 핀을 포함하는 소켓과,
    복수 개의 소켓 접촉단과 복수 개의 연결 블록 접촉단을 포함하며 상기 복수 개의 소켓 접촉단은 상기 소켓의 복수 개의 핀과 각각 접촉하며 상기 복수 개의 연결 블록 접촉단은 상기 복수 개의 소켓 접촉단과 내부 배선을 통하여 각각 연결되는 것인 테스트 인터페이스 보드와,
    상기 복수 개의 연결 블록 접촉단에 접촉하는 복수 개의 포고(POGO) 핀을 포함하며 상기 복수 개의 포고 핀은 각각 실장 테스트가 수행될 기준 전자 장치의 접촉 수단에 접촉되는 것인 연결 블록
    을 포함하는 반도체 소자의 실장 테스트를 위한 소켓 인터페이스.
  2. 제1항에 있어서,
    반도체 소자의 삽입 또는 배출시 상기 소켓 인터페이스에 가해지는 스트레스를 줄이기 위한 소켓 지지부를 더 포함하고,
    상기 소켓 지지부는 상기 연결 블록 또는 상기 기준 전자장치에 고정되는 것인 반도체 소자의 실장 테스트를 위한 소켓 인터페이스.
  3. 제1항에 있어서,
    상기 소켓 접촉단은 리셉터클(receptacle)인 것인 반도체 소자의 실장 테스트를 위한 소켓 인터페이스.
  4. 제1항에 있어서,
    상기 연결 블록 접촉단은 패드(pad)인 것인 반도체 소자의 실장 테스트를 위한 소켓 인터페이스.
  5. 제1항에 있어서,
    상기 연결 블록은 반도체 소자의 삽입 또는 배출시 정렬에 대한 기준이 되는 정렬 구멍을 포함하는 것인 반도체 소자의 실장 테스트를 위한 소켓 인터페이스.
  6. 제1항에 있어서,
    상기 테스트 인터페이스 보드는 임피던스 정합에 대해서 검증된 PCB인 것인 반도체 소자의 실장 테스트를 위한 소켓 인터페이스.
  7. 제1항에 있어서, 상기 복수 개의 연결 블록 접촉단은,
    상기 복수 개의 소켓 접촉단의 배열 방향과 동일한 방향으로 배열되는 것인 반도체 소자의 실장 테스트를 위한 소켓 인터페이스.
  8. 제1항에 있어서, 상기 복수 개의 연결 블록 접촉단은,
    상기 복수 개의 소켓 접촉단의 배열 방향과 직교 방향으로 배열되는 것인 반도체 소자의 실장 테스트를 위한 소켓 인터페이스.
  9. 반도체 소자의 실장 테스트 장치로서,
    제1항 내지 제8항중 어느 한 항에 기재된 소켓 인터페이스를 사용하여 테스트될 반도체 소자와 실장 테스트를 수행할 기준 전자 장치의 접속을 수행하는 반도체 소자의 실장 테스트 장치.
KR1020040078152A 2004-10-01 2004-10-01 반도체 소자의 실장 테스트를 위한 소켓 인터페이스 KR100633450B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040078152A KR100633450B1 (ko) 2004-10-01 2004-10-01 반도체 소자의 실장 테스트를 위한 소켓 인터페이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040078152A KR100633450B1 (ko) 2004-10-01 2004-10-01 반도체 소자의 실장 테스트를 위한 소켓 인터페이스

Publications (2)

Publication Number Publication Date
KR20060029724A KR20060029724A (ko) 2006-04-07
KR100633450B1 true KR100633450B1 (ko) 2006-10-16

Family

ID=37139942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040078152A KR100633450B1 (ko) 2004-10-01 2004-10-01 반도체 소자의 실장 테스트를 위한 소켓 인터페이스

Country Status (1)

Country Link
KR (1) KR100633450B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791947B1 (ko) * 2006-06-23 2008-01-09 동해전장 주식회사 정션박스내 릴레이 삽입용 리셉터클의 체결 검사 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11183562A (ja) 1997-12-19 1999-07-09 Fukuoka Nippon Denki Kk 半導体装置特性試験装置およびその試験方法
JP2001083207A (ja) 1999-09-03 2001-03-30 Internatl Business Mach Corp <Ibm> テストソケット、チェンジキット及びテスト装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11183562A (ja) 1997-12-19 1999-07-09 Fukuoka Nippon Denki Kk 半導体装置特性試験装置およびその試験方法
JP2001083207A (ja) 1999-09-03 2001-03-30 Internatl Business Mach Corp <Ibm> テストソケット、チェンジキット及びテスト装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1019980068189 *
11183562 *

Also Published As

Publication number Publication date
KR20060029724A (ko) 2006-04-07

Similar Documents

Publication Publication Date Title
US7737715B2 (en) Compensation for voltage drop in automatic test equipment
KR100549425B1 (ko) 마더보드가 수직 설치된 메모리 실장 테스터
KR100518546B1 (ko) 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법
US20020125879A1 (en) Parallel test board used in testing semiconductor memory devices
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
US7816933B2 (en) Semi-generic in-circuit test fixture
US6954082B2 (en) Method and apparatus for testing of integrated circuit package
US7702480B2 (en) Manufacturing test and programming system
KR100683041B1 (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
KR100633450B1 (ko) 반도체 소자의 실장 테스트를 위한 소켓 인터페이스
KR20180121558A (ko) 기판 검사 장치
KR100744152B1 (ko) 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓
KR20030017053A (ko) 피씨 마더보드를 이용한 반도체 테스트 장치
CN104813172A (zh) 用于测试***的接口
US6685498B1 (en) Logic analyzer testing method and configuration and interface assembly for use therewith
US6092224A (en) Logic analyzer probe assembly with probe and interface boards
KR100546410B1 (ko) 고속 시스템 레벨 테스트에 사용되는 테스트 보드
KR101018683B1 (ko) 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터
US20050194984A1 (en) Testing apparatus and testing method
KR200260959Y1 (ko) 웨이퍼 검사용 프로브 장치
US6605952B2 (en) Zero connection for on-chip testing
CN219715670U (zh) 测试小板及性能测试组件
US20240027523A1 (en) Automatic test equipment
US20230045808A1 (en) Systems, devices, and methods for testing integrated circuits in their native environments
KR200298536Y1 (ko) 반도체소자의테스트장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160906

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180821

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 14