KR100631111B1 - 발광다이오드 소자용 패키지 및 그 제조방법 - Google Patents
발광다이오드 소자용 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100631111B1 KR100631111B1 KR1020050045458A KR20050045458A KR100631111B1 KR 100631111 B1 KR100631111 B1 KR 100631111B1 KR 1020050045458 A KR1020050045458 A KR 1020050045458A KR 20050045458 A KR20050045458 A KR 20050045458A KR 100631111 B1 KR100631111 B1 KR 100631111B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting diode
- metal
- diode device
- insulating layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Led Device Packages (AREA)
Abstract
본 발명은 플립칩 구조의 발광다이오드 소자용 패키지 및 그 제조방법에 관한 것으로, 플립칩 구조의 발광다이오드 소자가 실장되는 패키지 몸체; 상기 패키지 몸체의 상기 발광다이오드 소자가 실장되는 부분에 형성된 적어도 하나의 비아(via); 상기 비아 상면에 형성된 절연층; 및 상기 절연층 상면에 형성되어 상기 플립칩 구조의 발광다이오드 소자의 솔더 볼(solder ball)과 접촉하는 회로패턴층을 포함하는 것을 주요한 특징으로 함으로써, 발광다이오드 소자에서 발생한 열을 외부로 효과적으로 방출시킬 수 있는 이점이 있다.
발광다이오드, LED, 패키지, 비아, 금속방열체, 열방출
Description
도 1a 내지 도 1d는 종래의 발광다이오드 소자가 실장된 방열구조의 패키지의 제조방법을 설명하기 위한 공정단면도
도 2a 내지 도 2d는 본 발명의 제1실시예에 의한 발광다이오드 소자용 패키지의 제조방법을 설명하기 위한 공정단면도
도 2e는 본 발명의 제1실시예에 의한 발광다이오드 소자용 패키지에 플립칩 구조의 발광다이오드 소자가 실장된 것을 나타낸 단면도
도 3a 내지 도 3c는 본 발명의 제2실시예에 의한 발광다이오드 소자용 패키지의 제조방법을 설명하기 위한 공정단면도
도 3d는 본 발명의 제2실시예에 의한 발광다이오드 소자용 패키지에 플립칩 구조의 발광다이오드 소자가 실장된 것을 나타낸 단면도
< 도면의 주요부분에 대한 부호의 설명 >
205, 305: 패키지 몸체 210: 비아(via)홀
215, 315: 비아 220, 320: 절연층(산화된 금속층)
225, 325: 회로패턴층 230, 330: 플립칩 구조의 발광다이오드 소자
235: 솔더볼(스터드 범프)
본 발명은 발광다이오드 소자용 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 패키지에 형성된 비아를 통하여 발광다이오드에서 발생한 열을 효과적으로 외부로 방출하기 위한 발광다이오드 소자용 패키지 및 그 제조방법에 관한 것이다.
일반적으로 발광다이오드(Light Emitting Diode : LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 발광시키는 전자부품이다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다.
상기 발광다이오드는 소자(device) 형태로 패키지에 실장되어 가전제품, 리모콘, 전광판, 표시기, 각종 자동화기기 등에 사용된다.
상기 발광다이오드 소자의 장점으로는 저소비 전력을 요하고 기존에 사용되고 있는 발광다이오드 장치와 호환이 가능하며, 동작 중 열 발생이 다른 발광소자에 비하여 적다는 점을 들 수 있다.
그러나, 동작에 따른 열 발생을 완전히 방지할 수 없으며, 이러한 열로 인하여 열화 또는 패일(fail) 현상이 발생한다. 따라서, 이러한 열화 현상을 방지하기 위하여 효과적인 방열 구조를 지닌 패키지에 상기 발광다이오드 소자를 실장할 필요성이 요구된다.
도 1a 내지 도 1d는 종래의 발광다이오드 소자가 실장된 방열구조의 패키지(100)의 제조방법을 설명하기 위한 공정단면도이다.
이하, 도 1a 내지 도 1d를 참조하여 종래의 발광다이오드 소자가 실장된 방열구조의 패키지(100)의 제조방법에 대하여 설명하기로 한다.
먼저, 도 1a에 도시한 바와 같이, 세라믹 패키지 몸체(105)의 발광다이오드소자가 실장되는 부분에 복수개의 비아홀(110)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이,상기 복수개의 비아홀(110)에 금속을 채워 복수개의 비아(115)를 형성한다.
그 다음, 도 1c에 도시한 바와 같이, 상기 복수개의 비아(115) 상면에 발광다이오드 소자(120)를 실장하는데, 이 경우 에폭시(125)를 사용하여 다이 본딩(Die Bonding) 방법으로 실장한다.
마지막으로, 도 1d에 도시한 바와 같이, 상기 발광다이오드 소자(120)는 와이어를 통해 상기 세라믹 패키지 몸체(105)에 형성된 양극 리드(130a)와 음극 리드(130b)에 각각 와이어 본딩(Wire Bonding)된다.
이렇게 제조된 종래의 발광다이오드 소자가 실장된 방열구조의 패키지(100)에 있어서, 상기 발광다이오드 소자(120)에서 발생된 열은 상기 에폭시(125)를 통해 상기 복수개의 비아(115)로 전달된 후, 상기 복수개의 비아를 통해 외부로 방출되었다.
그러나, 상기 종래의 발광다이오드 소자가 실장된 방열구조의 패키지(100)는, 상기 에폭시(125)의 열전달 특성이 좋지 않음으로써, 상기 발광다이오드 소자(120)에서 발생한 열을 외부로 효과적으로 방출하는데 한계가 있는 문제점이 있었다.
따라서 본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은 발광다이오드 소자에서 발생한 열을 패키지 몸체에 형성된 비아를 통해 외부로 효과적으로 방출시킬 수 있는 구조의 발광다이오드 소자용 패키지 및 그 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 의한 발광다이오드 소자용 패키지는, 플립칩 구조의 발광다이오드 소자가 실장되는 패키지 몸체; 상기 패키지 몸체의 상기 발광다이오드 소자가 실장되는 부분에 형성된 적어도 하나의 비아(via); 상기 비아 상면에 형성된 절연층; 및 상기 절연층 상면에 형성되어 상기 플립칩 구조의 발광다이오드 소자의 솔더 볼(solder ball)과 접촉하는 회로패턴층을 포함하는 것을 특징으로 한다.
여기서, 상기 절연층은 금속 산화층인 것을 특징으로 한다.
한편, 상기 절연층은, 상기 비아 중 적어도 어느 하나 이상의 비아의 상측부가 산화되어 형성될 수 있다.
그리고, 상기 절연층의 두께는 1 내지 10㎛인 것을 특징으로 한다.
한편, 상기한 목적을 달성하기 위한 본 발명에 의한 발광다이오드 소자용 패키지 제조방법은, 플립칩 구조의 발광다이오드 소자가 실장되는 패키지 몸체를 제공하는 단계; 상기 패키지 몸체의 상기 발광다이오드 소자가 실장되는 부분에 적어도 하나의 비아홀을 형성하는 단계; 상기 비아홀에 금속을 채워 비아를 형성하는 단계; 상기 비아 중 적어도 하나의 상측부를 산화시킴으로써, 상기 비아의 상측부를 절연층으로서 형성하는 단계; 및 상기 절연층의 상면에 상기 플립칩 구조의 발광다이오드 소자의 솔더 볼과 접촉하는 회로패턴층을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기한 목적을 달성하기 위한 본 발명에 의한 발광다이오드 소자용 패키지의 다른 제조방법은, 플립칩 구조의 발광다이오드 소자가 실장되는 패키지 몸체를 제공하는 단계; 상기 패키지 몸체의 상기 발광다이오드 소자가 실장되는 부분에 적어도 하나의 비아홀을 형성하는 단계; 상기 비아홀에 금속을 채워 비아를 형성하는 단계; 상기 비아의 상면에 금속층을 형성하는 단계; 상기 금속층을 산화시킴으로써, 상기 금속층을 절연층으로서 형성하는 단계; 및 상기 절연층의 상면에 상기 플립칩 구조의 발광다이오드 소자의 솔더 볼과 접촉하는 회로패턴층을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 발광다이오드 소자용 패키지의 제조방법은, 상기 절연층의 두께가 1 내지 10㎛가 되도록 형성하는 것을 특징으로 한다.
이하에서는 본 발명에 의한 실시예에 대하여 첨부한 도면을 참조하여 보다 상세히 설명하되, 중복되는 부분에 대한 설명은 생략하도록 한다.
<
제1실시예
>
도 2a 내지 도 2d는 본 발명의 제1실시예에 의한 발광다이오드 소자용 패키지의 제조방법을 설명하기 위한 공정단면도이고, 도 2e는 상기 패키지에 플립칩 구조의 발광다이오드 소자가 실장된 것을 나타낸 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 플립칩 구조의 발광다이오드 소자가 실장되는 패키지 몸체(205)를 준비하고, 상기 패키지 몸체(205)의 상기 발광다이오드 소자가 실장되는 부분에 하나 이상의 비아홀(210)을 형성한다.
여기서, 상기 패키지 몸체(205)는 일반적인 세라믹 패키지 몸체를 사용할 수 있다.
그 다음, 도 2b에 도시한 바와 같이, 상기 하나 이상의 비아홀(210)에 금속을 채워 넣어 하나 이상의 비아(215)를 형성한다. 이때 사용되는 금속은 열전도성이 좋은 금속, 예를 들어 알루미늄, 구리 등이 사용될 수 있다.
만약, 상기 비아(215)가 상기 패키지 몸체(205)에 하나만 형성된다면, 상기 하나의 비아는 하나의 메탈 슬러그(metal slug: 미도시)가 될 것이나, 본 실시예에서는 도 2b에 도시한 바와 같이 복수개의 비아(215)를 형성한다.
여기서, 상기 메탈 슬러그 또는 복수개의 비아(215)는 금속방열체로서의 작용을 하게 된다.
그 다음, 도 2c에 도시한 바와 같이, 상기 복수개의 비아(215)의 상측부를 산화시킴으로써 상기 복수개의 비아(215)의 상측부가 전기적으로 절연되도록 하는데, 본 실시예에서는 상기 산화된 복수개의 비아(215)의 상측부를 절연층(220)으로 정의하도록 한다.
이때, 상기 복수개의 비아(215)의 상측부를 산화시키는 방법으로는 일반적인 금속산화법이 사용될 수 있는데, 일 예로서 열산화법(thermal oxidation)을 사용할 수 있다. 이 경우, 상기 복수개의 비아(215)의 상측부 중, 상기 복수개의 비아(215)의 상측부상에 형성될 회로패턴층의 회로패턴을 전기적으로 쇼트(short)시킬 수 있는 부분만을 선택적으로 산화시킴이 바람직하나, 공정의 편리를 위해서는 상기 복수개의 비아(215)의 상측부 모두를 산화시킬 수도 있다.
그리고, 상기 절연층(220)의 두께가 10㎛를 초과하면 효과적인 방열이 되지 못하고, 그 두께가 1㎛ 미만이면 절연성질을 가지기 어렵기 때문에, 상기 절연층(220)의 두께는 1 내지 10㎛임이 바람직하다.
마지막으로, 도 2d에 도시한 바와 같이, 상기 절연층(220)상에 플립칩 구조의 발광다이오드 소자로 전기적 신호를 유도하는 회로패턴층(225)을 형성함으로써 본 실시예에 의한 발광다이오드 소자용 패키지(200)를 완성한다.
도 2e에 도시한 바와 같이, 상기 완성된 발광다이오드 소자용 패키지(200)에는 플립칩 구조의 발광다이오드 소자(230)가 실장되는데, 즉 상기 회로패턴층(225)상에 솔더 볼(235: solder ball){스터드 범프(stud bump)라고도 함}을 형성한 후, 상기 솔더 볼(235)상에 발광다이오드 소자를 안착함으로써 상기 완성된 패키지 (200)에 플립칩 구조의 발광다이오드 소자(230)를 실장한다.
본 실시예에 의한 발광다이오드 소자용 패키지(200)는, 상기 복수개의 비아(215)와 상기 회로패턴층(225) 사이에 형성된 상기 절연층(220)이 열전달 특성이 우수한 금속으로 형성됨으로써, 상기 플립칩 구조의 발광다이오드 소자(230)에서 발생한 열을 효과적으로 외부로 방출시킬 수 있고, 또한 상기 절연층(220)의 절연 성질로 인하여 상기 회로패턴층(225)에 형성된 회로패턴과 상기 복수개의 비아(225)가 전기적으로 절연됨으로써, 상기 회로패턴의 전기적 쇼트를 방지할 수 있는 작용을 하게 된다.
<
제2실시예
>
도 3a 내지 도 3c는 본 발명의 제2실시예에 의한 발광다이오드 소자용 패키지의 제조방법을 설명하기 위한 공정단면도이고, 도 3d는 상기 패키지에 플립칩 구조의 발광다이오드 소자가 실장된 것을 나타낸 단면도이다.
먼저, 도 3a에 도시한 바와 같이, 상술한 제1실시예와 마찬가지로 플립칩 구조의 발광다이오드 소자가 실장되는 패키지 몸체(305)의 상기 발광다이오드 소자가 실장되는 부분에 적어도 하나의 비아홀을 형성한 후, 상기 비아홀에 금속을 채워 넣어 적어도 하나의 비아(315)를 형성한다. 이때 사용되는 상기 패키지 몸체(305) 및 금속의 종류는 상술한 제1실시예와 동일하다.
그 다음, 도 3b에 도시한 바와 같이, 상기 비아(315) 상면에 금속층(320)을 형성한다. 이때, 상기 금속층(320)을 형성하는 방법으로는, 정류기를 사용하여 금 속을 석출하는 전해도금방식, 환원제를 사용하여 금속을 석출하는 무전해 도금방식, 열증착(thermal evaporator), 전자선증착(e-beam evaporator), 스퍼터링(sputtering), 화학기상증착(CVD) 방법 등이 사용될 수 있다.
그 다음, 상기 금속층(320)을 산화시킴으로써 상기 금속층(320)이 절연성질을 가지도록 하는데, 본 실시예에서는 상기 산화된 금속층(320)을 절연층(320)으로 정의하기로 한다.
한편, 이때 사용되는 산화방법 및 상기 절연층(320)의 두께는 상술한 제1실시예와 동일하다.
마지막으로, 도 3c에 도시한 바와 같이, 상기 절연층(320)상에 플립칩 구조의 발광다이오드 소자로 전기적 신호를 유도하는 회로패턴층(325)을 형성함으로써 본 실시예에 의한 발광다이오드 소자용 패키지(300)를 완성한다.
그리고, 도 3d에 도시한 바와 같이, 상술한 제1실시예와 마찬가지로 상기 완성된 발광다이오드 소자용 패키지(300)에는 플립칩 구조의 발광다이오드 소자(330)가 실장된다.
본 실시예에서도 상술한 제1실시예와 마찬가지로, 상기 비아(315)와 상기 회로패턴층(325) 사이에 형성된 상기 절연층(320)이 열전달이 우수한 금속으로 형성됨으로써, 상기 플립칩 구조의 발광다이오드 소자(330)에서 발생한 열을 효과적으로 외부로 방출시킬 수 있고, 또한 상기 절연층(320)의 절연 성질로 인하여 상기 회로패턴층(325)에 형성된 회로패턴과 상기 비아(325)가 전기적으로 절연됨으로써, 상기 회로패턴의 전기적 쇼트를 방지할 수 있는 작용을 하게 된다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 발광다이오드 소자용 패키지 및 그 제조방법에 의하면, 발광다이오드 소자에서 발생한 열이 산화된 금속층 및 패키지 몸체에 형성된 금속방열체로서의 비아를 통해 외부로 방출함으로써 방열 특성이 우수한 효과가 있을 뿐만 아니라, 상기 산화된 금속층의 절연성질로 인하여 회로패턴층의 전기적 쇼트를 방지할 수 있는 이점이 있다.
Claims (5)
- 삭제
- 발광다이오드 소자가 실장되는 세라믹 패키지 몸체;상기 세라믹 패키지 몸체의 상기 발광다이오드 소자가 실장되는 부분에 형성된 적어도 하나의 금속비아(via);상기 금속비아 상면에 형성된 절연층; 및상기 절연층 상면에 형성되어 상기 발광다이오드 소자의 솔더 볼(solder ball)과 접촉하는 회로패턴층을 포함하고,상기 절연층은, 금속산화된 절연층인 것을 특징으로 하는 발광다이오드 소자용 패키지.
- 발광다이오드 소자가 실장되는 세라믹 패키지 몸체;상기 세라믹 패키지 몸체의 상기 발광다이오드 소자가 실장되는 부분에 형성된 적어도 하나의 금속비아(via);상기 금속비아 상면에 형성된 절연층; 및상기 절연층 상면에 형성되어 상기 발광다이오드 소자의 솔더 볼(solder ball)과 접촉하는 회로패턴층을 포함하고,상기 절연층은, 상기 금속비아 중 적어도 하나의 금속비아의 상측부가 산화되어 형성된 것을 특징으로 하는 발광다이오드 소자용 패키지.
- 발광다이오드 소자가 실장되는 세라믹 패키지 몸체를 제공하는 단계;상기 세라믹 패키지 몸체의 상기 발광다이오드 소자가 실장되는 부분에 적어도 하나의 비아홀을 형성하는 단계;상기 비아홀에 금속을 채워 금속비아를 형성하는 단계;상기 금속비아 중 적어도 하나의 상측부를 산화시킴으로써, 상기 금속비아의 상측부를 절연층으로서 형성하는 단계; 및상기 절연층의 상면에 상기 발광다이오드 소자의 솔더 볼(solder ball)과 접촉하는 회로패턴층을 형성하는 단계를 포함하는 발광다이오드 소자용 패키지 제조방법.
- 발광다이오드 소자가 실장되는 세라믹 패키지 몸체를 제공하는 단계;상기 세라믹 패키지 몸체의 상기 발광다이오드 소자가 실장되는 부분에 적어도 하나의 비아홀을 형성하는 단계;상기 비아홀에 금속을 채워 금속비아를 형성하는 단계;상기 금속비아의 상면에 금속층을 형성하는 단계;상기 금속층을 산화시킴으로써, 상기 금속층을 절연층으로서 형성하는 단계; 및상기 절연층의 상면에 상기 발광다이오드 소자의 솔더 볼(solder ball)과 접촉하는 회로패턴층을 형성하는 단계를 포함하는 발광다이오드 소자용 패키지 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050045458A KR100631111B1 (ko) | 2005-05-30 | 2005-05-30 | 발광다이오드 소자용 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050045458A KR100631111B1 (ko) | 2005-05-30 | 2005-05-30 | 발광다이오드 소자용 패키지 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100631111B1 true KR100631111B1 (ko) | 2006-10-02 |
Family
ID=37622816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050045458A KR100631111B1 (ko) | 2005-05-30 | 2005-05-30 | 발광다이오드 소자용 패키지 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100631111B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100889512B1 (ko) * | 2007-05-28 | 2009-03-19 | 한국광기술원 | 열전달 비아홀을 구비한 발광 다이오드 패키지 및 그의제조방법 |
WO2009028812A3 (en) * | 2007-08-28 | 2009-04-23 | Lg Innotek Co Ltd | Light emitting device |
KR101069801B1 (ko) | 2009-06-08 | 2011-10-04 | 주식회사 세미라인 | 플립칩 타입 led 방열기판의 구조 및 그의 제조방법 |
-
2005
- 2005-05-30 KR KR1020050045458A patent/KR100631111B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100889512B1 (ko) * | 2007-05-28 | 2009-03-19 | 한국광기술원 | 열전달 비아홀을 구비한 발광 다이오드 패키지 및 그의제조방법 |
WO2009028812A3 (en) * | 2007-08-28 | 2009-04-23 | Lg Innotek Co Ltd | Light emitting device |
US8759846B2 (en) | 2007-08-28 | 2014-06-24 | Lg Innotek Co., Ltd. | Light emitting device |
KR101069801B1 (ko) | 2009-06-08 | 2011-10-04 | 주식회사 세미라인 | 플립칩 타입 led 방열기판의 구조 및 그의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8890310B2 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
US7582496B2 (en) | LED package using Si substrate and fabricating method thereof | |
JP6335619B2 (ja) | 配線基板及び半導体パッケージ | |
US20130062743A1 (en) | Power module package and method for manufacturing the same | |
JP2011249501A (ja) | 発光装置 | |
US8907551B2 (en) | Light emitting device package | |
KR20150046235A (ko) | 전기 소자 어셈블리 | |
US20060289887A1 (en) | Surface mount light emitting diode (LED) assembly with improved power dissipation | |
KR101096626B1 (ko) | 방열회로기판 및 그 제조방법 | |
KR100631111B1 (ko) | 발광다이오드 소자용 패키지 및 그 제조방법 | |
US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
JP2008060330A (ja) | 素子搭載用回路基板およびそれを用いた発光装置 | |
US8796730B2 (en) | Power semiconductor module | |
TW201205882A (en) | Manufacturing method for LED light emitting device | |
KR200404237Y1 (ko) | 발광다이오드용 어레이 구조체 | |
JP2013214783A (ja) | 半導体装置および電極用部材の製造方法 | |
JP5178619B2 (ja) | 半導体装置用基板および半導体装置 | |
CN111081662A (zh) | 一种芯片模块、电子模组及制备方法 | |
KR20090070397A (ko) | 방열회로기판 및 그 제조방법 | |
KR200404236Y1 (ko) | 방열 특성이 개선된 발광다이오드 구조체 | |
US20080108156A1 (en) | Method for fabricating led lamp and high-output led fabricated by using the method | |
KR101381947B1 (ko) | 열전 반도체 일체형 led 모듈 | |
US20220166187A1 (en) | Optical device including a substrate with a conductor-filled trench on a conductive core | |
JP2010268011A (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
KR101198848B1 (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100701 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |