KR100629584B1 - Light emitting display and driving method thereof - Google Patents

Light emitting display and driving method thereof Download PDF

Info

Publication number
KR100629584B1
KR100629584B1 KR1020050027325A KR20050027325A KR100629584B1 KR 100629584 B1 KR100629584 B1 KR 100629584B1 KR 1020050027325 A KR1020050027325 A KR 1020050027325A KR 20050027325 A KR20050027325 A KR 20050027325A KR 100629584 B1 KR100629584 B1 KR 100629584B1
Authority
KR
South Korea
Prior art keywords
signal
scan
sub
transistor
pixel
Prior art date
Application number
KR1020050027325A
Other languages
Korean (ko)
Inventor
박영종
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050027325A priority Critical patent/KR100629584B1/en
Application granted granted Critical
Publication of KR100629584B1 publication Critical patent/KR100629584B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 발광표시장치 및 그의 구동방법에 관한 것으로, 데이터신호에 대응되는 전류에 의해 발광하는 화소를 포함하는 화소부, 상기 화소부에 복수의 제 1 부주사신호를 출력하는 제 1 주사구동부, 상기 화소부에 복수의 제 2 부주사신호를 출력하는 제 2 주사구동부 및 상기 제 1 주사구동부와 상기 제 2 주사구동부가 1 수평기간 동안 교대로 제 1 부주사신호 및 제 2 부주사신호를 출력하도록 제어하는 제어신호를 생성하는 제어부를 포함하며, 상기 화소는 전류의 흐름에 따라 발광하는 발광소자, 게이트에 인가되는 전압에 의해 상기 전류를 생성하는 제 1 트랜지스터, 제 1 부주사신호와 제 2 부주사신호에 의해 데이터신호를 전달하는 상기 제 1 트랜지스터의 게이트에 전달하는 제 2 트랜지스터 및 제 1 전원과 상기 데이터신호의 차이에 해당하는 전압을 저장하는 캐패시터를 포함하며, 상기 제 2 트랜지스터는 P 모스 트랜지스터와 N 모스 트랜지스터가 결합된 시모스 트랜지스터로 구현되며, 상기 N 모스 트랜지스터의 게이트에는 인버터가 연결되어 상기 제 2 부주사신호가 인버팅되어 상기 N 모스 트랜지스터의 게이트에 전달되는 발광 표시장치 및 그의 구동방법에 관한 것이다. The present invention relates to a light emitting display device and a driving method thereof, comprising: a pixel unit including a pixel to emit light by a current corresponding to a data signal, a first scan driver to output a plurality of first sub-scanning signals to the pixel unit; A second scan driver for outputting a plurality of second sub-scan signals to the pixel portion, and the first scan driver and the second scan driver alternately output first and second sub-scan signals during one horizontal period; And a control unit for generating a control signal for controlling the control unit, wherein the pixel includes a light emitting device that emits light according to a flow of current, a first transistor for generating the current by a voltage applied to a gate, a first sub-scanning signal, and a second The second transistor and the first power supply to the gate of the first transistor for transmitting the data signal by the sub-scanning signal and the electric power corresponding to the difference between the data signal The second transistor is implemented as a CMOS transistor coupled to the P MOS transistor and the N MOS transistor, an inverter is connected to the gate of the N MOS transistor is inverted the second sub-scanning signal The present invention relates to a light emitting display device and a driving method thereof which are transmitted to a gate of the N MOS transistor.

양방향, 주사신호, 딜레이, 응답속도 Bidirectional, Scan Signal, Delay, Response Time

Description

발광표시장치 및 그의 구동방법{LIGHT EMITTING DISPLAY AND DRIVING METHOD THEREOF}LIGHT EMITTING DISPLAY AND DRIVING METHOD THEREOF

도 1은 종래 기술에 의한 발광 표시장치의 구조를 나타내는 구조도이다. 1 is a structural diagram showing a structure of a light emitting display device according to the prior art.

도 2는 본 발명에 따른 발광표시장치의 구조를 나타내는 구조도이다. 2 is a structural diagram showing a structure of a light emitting display device according to the present invention.

도 3은 도 2의 발광표시장치에 채용된 제어부의 구조를 나타내는 구조도이다. 3 is a structural diagram illustrating a structure of a control unit employed in the light emitting display device of FIG. 2.

도 4a 및 도 4b는 도 2의 발광표시장치에 채용된 주사구동부의 제 1 실시예를 나타내는 구조도이다. 4A and 4B are structural diagrams illustrating a first embodiment of the scan driver employed in the light emitting display device of FIG. 2.

도 5은 도 4a 및 도 4b에 도시된 주사구동부에 입력되는 신호를 나타내는 신호도이다. 5 is a signal diagram illustrating a signal input to the scan driver illustrated in FIGS. 4A and 4B.

도 6은 본 발명에 따른 발광표시장치에 채용된 화소의 제 1 실시예를 나타내는 회로도이다. 6 is a circuit diagram illustrating a first embodiment of a pixel employed in a light emitting display device according to the present invention.

도 7은 도 6의 화소에 입력되는 신호를 나타내는 신호도이다. 7 is a signal diagram illustrating a signal input to the pixel of FIG. 6.

도 8은 본 발명에 따른 발광장치에서 채용한 화소의 제 2 실시예를 나타내는 도면이다. 8 is a view showing a second embodiment of a pixel employed in the light emitting device according to the present invention.

도 9는 도 8의 화소에 입력되는 신호를 나타내는 신호도이다.9 is a signal diagram illustrating a signal input to the pixel of FIG. 8.

***도면의 주요부분에 대한 부호 설명****** Explanation of symbols on main parts of drawings ***

100: 화소부 110: 발광소자100: pixel portion 110: light emitting element

200: 데이터구동부 310: 제 1 주사구동부200: data driver 310: first scan driver

320: 제 2 주사구동부 400: 제어부320: second scan driver 400: control unit

본 발명은 발광표시장치 및 그의 구동방법에 관한 것으로, 발광표시장치의 양방향에서 주사신호를 제공하여 주사선의 부하에 의해 주사신호가 화소에 지연되는 것을 방지하도록 하는 발광표시장치 및 그의 구동방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting display device and a driving method thereof. The present invention relates to a light emitting display device and a driving method thereof which provide a scanning signal in both directions of the light emitting display device to prevent the scanning signal from being delayed to the pixel by the load of the scanning line. will be.

근래에 음극선관과 비교하여 무게와 부피가 작은 각종 평판 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 발광 표시장치가 주목 받고 있다. Recently, various flat panel display devices having a smaller weight and volume than the cathode ray tube have been developed. In particular, a light emitting display device having excellent luminous efficiency, brightness, viewing angle, and fast response speed has been attracting attention.

발광소자는 빛을 발산하는 박막인 발광층이 캐소드 전극과 애노드 전극 사이에 위치하는 구조를 갖고 발광층에 전자 및 정공을 주입하여 이들을 재결합시킴으로써 여기자가 생성되며 여기자가 낮은 에너지로 떨어지면서 발광하는 특성을 가지고 있다. The light emitting device has a structure in which a light emitting layer, which is a thin film that emits light, is positioned between a cathode electrode and an anode electrode, and excitons are generated by injecting electrons and holes into the light emitting layer to recombine them, and the excitons fall to low energy to emit light. have.

이러한 발광소자는 발광층이 무기물 또는 유기물로 구성되며, 발광층의 종류에 따라 무기 발광소자와 유기 발광소자로 구분한다.In the light emitting device, the light emitting layer is formed of an inorganic material or an organic material, and is classified into an inorganic light emitting device and an organic light emitting device according to the type of light emitting layer.

도 1은 종래 기술에 의한 발광 표시장치의 구조를 나타내는 구조도이다. 도 1을 참조하여 설명하면, 종래 기술에 의한 발광 표시장치는 복수의 화소에 의해 화상이 표시되는 화소부(10), 화소부(10)에 데이터 신호를 인가하는 데이터 구동부 (20) 및 화소부(10)의 화소를 선택하여 데이터 신호가 선택된 화소에 인가되도록 하는 주사 구동부(30)를 포함한다. 1 is a structural diagram showing a structure of a light emitting display device according to the prior art. Referring to FIG. 1, a light emitting display device according to the related art includes a pixel portion 10 in which an image is displayed by a plurality of pixels, a data driver 20 applying a data signal to the pixel portion 10, and a pixel portion. And a scan driver 30 for selecting the pixel of 10 to apply the data signal to the selected pixel.

화소부(10)는 복수의 화소(11)가 배열되고 각 화소(11)에 발광소자(OLED)가 연결된다. 그리고, 행방향으로 형성되며 주사신호를 전달하는 n 개의 주사선(S1,S2,...Sn-1,Sn)과 열방향으로 형성되며 데이터신호를 전달하는 m 개의 데이터선(D1, D2,....Dm-1, Dm)과 화소전원을 전달하는 M 개의 전원 공급선(미도시)이 배열된다. 화소부(10)는 주사신호, 데이터신호 및 화소전원에 의해 발광소자(OLED)가 발광하여 화상을 표시한다. In the pixel unit 10, a plurality of pixels 11 are arranged and a light emitting device OLED is connected to each pixel 11. And n scan lines S1, S2, ... Sn-1, Sn formed in the row direction and transmitting the scan signal, and m data lines D1, D2, forming the column direction and transmitting the data signal. ... Dm-1, Dm) and M power supply lines (not shown) for transferring pixel power are arranged. The pixel unit 10 emits light by the scan signal, the data signal, and the pixel power source to display an image.

데이터 구동부(20)는 화소부(10)에 데이터 신호를 인가하는 수단으로, 데이터 구동부(20)가 화소부(10)의 데이터선(D1, D2,....Dm-1, Dm)과 연결되어 데이터 신호를 화소부(10)에 인가한다. The data driver 20 is a means for applying a data signal to the pixel unit 10. The data driver 20 is connected to the data lines D1, D2,... Dm-1, Dm of the pixel unit 10. Connected to apply a data signal to the pixel portion 10.

주사 구동부(30)는 주사신호를 순차적으로 출력하는 수단으로, 주사 구동부 (30)는 주사선(S1,S2,...Sn-1,Sn)과 연결되어 주사신호를 화소부(10)의 특정한 행에 전달한다. 주사신호가 전달된 화소부(10)의 특정한 행에는 데이터 구동부(20)에서 입력되는 데이터 신호가 인가되어 화상을 표시하게 되며, 모든 행이 순차적으로 선택되면 하나의 프레임이 완성된다. 주사신호는 펄스의 형태로 입력된다. The scan driver 30 is a means for sequentially outputting scan signals. The scan driver 30 is connected to the scan lines S1, S2,... Pass in a line. The data signal input from the data driver 20 is applied to a specific row of the pixel unit 10 to which the scan signal is transmitted to display an image. When all rows are sequentially selected, one frame is completed. The scan signal is input in the form of a pulse.

상기와 같은 구성을 갖는 종래의 발광 표시장치는 주사선에 복수의 화소가 연결되어 주사선의 한쪽 방향으로 주사신호가 화소에 입력된다. 화소는 저항성분과 캐패시터 성분을 포함하며 저항성분과 캐패시터 성분에 의해 주사선을 통해 전달되는 주사신호는 완만하게 증가하게 되어 주사신호에 의한 응답속도가 늦어지게 되는 문제점이 있다. In the conventional light emitting display having the above configuration, a plurality of pixels are connected to the scan line, and the scan signal is input to the pixel in one direction of the scan line. The pixel includes a resistor component and a capacitor component, and the scan signal transmitted through the scan line by the resistor component and the capacitor component is gradually increased, resulting in a slow response speed due to the scan signal.

특히, 점차적으로 발광표시장치가 대형화되고 화소의 수가 점점 증가하게 되어 화소부(100)의 저항성분과 캐패시터 성분이 더욱 커지게 되어 주사신호에 의한 응답속도는 더욱 중요한 문제가 된다. In particular, as the light emitting display device gradually increases in size and the number of pixels gradually increases, the resistance component and the capacitor component of the pixel unit 100 become larger, so that the response speed due to the scan signal becomes more important.

따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은 화소부의 양방향에서 주사신호를 입력하여 주사선에 형성되어 있는 부하에 의해 발생하는 주사신호의 지연을 방지하도록 하여 화소의 응답속도가 지연되는 것을 방지하는 발광표시장치 및 그의 구동방법을 제공하는 것이다. Therefore, the present invention was created to solve the problems of the prior art, and an object of the present invention is to input a scan signal in both directions of the pixel portion to prevent a delay of the scan signal generated by a load formed in the scan line. The present invention provides a light emitting display device and a method of driving the same, which prevent a delay in a response speed of a pixel.

상기 목적을 달성하기 위하여 본 발명의 제 1 측면은, 데이터신호에 대응되는 전류에 의해 발광하는 화소를 포함하는 화소부, 상기 화소부에 복수의 제 1 부주사신호를 출력하는 제 1 주사구동부, 상기 화소부에 복수의 제 2 부주사신호를 출력하는 제 2 주사구동부 및 상기 제 1 주사구동부와 상기 제 2 주사구동부가 1 수평기간 동안 교대로 제 1 부주사신호 및 제 2 부주사신호를 출력하도록 제어하는 제어신호를 생성하는 제어부를 포함하며, 상기 화소는 전류의 흐름에 따라 발광하는 발광소자, 게이트에 인가되는 전압에 의해 상기 전류를 생성하는 제 1 트랜지스터, 제 1 부주사신호와 제 2 부주사신호에 의해 데이터신호를 전달하는 상기 제 1 트랜지스터의 게이트에 전달하는 제 2 트랜지스터 및 제 1 전원과 상기 데이터신호의 차이에 해당하는 전압을 저장하는 캐패시터를 포함하며, 상기 제 2 트랜지스터는 P 모스 트랜지스터와 N 모스 트랜지스터가 결합된 시모스 트랜지스터로 구현되며, 상기 N 모스 트랜지스터의 게이트에는 인버터가 연결되어 상기 제 2 부주사신호가 인버팅되어 상기 N 모스 트랜지스터의 게이트에 전달되는 발광 표시장치를 제공하는 것이다. In order to achieve the above object, a first aspect of the present invention provides a pixel unit including a pixel that emits light by a current corresponding to a data signal, a first scan driver that outputs a plurality of first sub-scanning signals to the pixel unit; A second scan driver for outputting a plurality of second sub-scan signals to the pixel portion, and the first scan driver and the second scan driver alternately output first and second sub-scan signals during one horizontal period; And a control unit for generating a control signal for controlling the control unit, wherein the pixel includes a light emitting device that emits light according to a flow of current, a first transistor for generating the current by a voltage applied to a gate, a first sub-scanning signal, and a second The voltage corresponding to the difference between the second transistor and the first power supply and the data signal which are transmitted to the gate of the first transistor which transfers the data signal by the sub-scanning signal The second transistor is implemented as a CMOS transistor coupled to the P-MOS transistor and the N-MOS transistor, an inverter is connected to the gate of the N-MOS transistor to invert the second sub-scanning signal to the The present invention provides a light emitting display device which is delivered to a gate of an N MOS transistor.

본 발명의 제 2 측면은 데이터신호에 대응되는 전류에 의해 발광하는 화소를 포함하는 화소부, 펄스파로 이루어지는 제 1 주사신호를 생성하고 상기 펄스를 이분하여 상기 펄스의 앞단으로 구성되는 제 1 부주사신호를 생성하는 제 1 스위칭부를 포함하는 제 1 주사구동부, 펄스파로 이루어지는 제 2 주사신호를 생성하며 상기 펄스를 이분하여 상기 펄스의 뒷단으로 구성되는 제 2 부주사신호를 생성하는 제 2 스위칭부를 포함하는 제 2 주사구동부 및 상기 제 1 주사구동부와 상기 제 2 주사구동부가 1 수평기간 동안 교대로 제 1 부주사신호 및 제 2 부주사신호를 출력하도록 제어하는 제어신호를 생성하는 제어부를 포함하며, 상기 화소는 전류의 흐름에 따라 발광하는 발광소자, 게이트에 인가되는 전압에 의해 상기 전류를 생성하는 제 1 트랜지스터, 제 1 부주사신호와 제 2 부주사신호에 의해 데이터신호를 전달하는 상기 제 1 트랜지스터의 게이트에 전달하는 제 2 트랜지스터 및 제 1 전원 과 상기 데이터신호의 차이에 해당하는 전압을 저장하는 캐패시터를 포함하며, 상기 제 2 트랜지스터는 P 모스 트랜지스터와 N 모스 트랜지스터가 결합된 시모스 트랜지스터로 구현되며, 상기 N 모스 트랜지스터의 게이트에는 인버터가 연결되어 상기 제 2 부주사신호가 인버팅되어 상기 N 모스 트랜지스터의 게이트에 전달되는 발광 표시장치를 제공하는 것이다. According to a second aspect of the present invention, there is provided a pixel portion including a pixel that emits light by a current corresponding to a data signal, and generates a first scan signal consisting of a pulse wave, and splits the pulse into a first sub-scan. A first scanning driver including a first switching unit for generating a signal, and a second switching unit for generating a second scanning signal consisting of pulse waves and dividing the pulse to generate a second sub scanning signal composed of a rear end of the pulse; A second scan driver and a controller configured to generate a control signal for controlling the first scan driver and the second scan driver to output the first sub scan signal and the second sub scan signal alternately during one horizontal period; The pixel may include a light emitting device that emits light as a current flows, a first transistor that generates the current by a voltage applied to a gate, and a first transistor. A second transistor which transfers the data signal by the sub-scanning signal and the second sub-scanning signal to the gate of the first transistor, and a capacitor which stores a voltage corresponding to the difference between the first power supply and the data signal, The second transistor is implemented as a CMOS transistor in which a P MOS transistor and an N MOS transistor are combined. An inverter is connected to a gate of the N MOS transistor so that the second sub scanning signal is inverted and transferred to the gate of the N MOS transistor. The present invention provides a light emitting display device.

본 발명의 제 3 측면은, 제 1 주사신호와 제 2 주사신호를 생성하는 단계, 상기 제 1 주사신호와 상기 제 2 주사신호를 이분하여 제 1 부주사신호와 제 2 부주사신호를 생성하는 단계, 1 수평기간 동안 주사선의 한쪽 단에 상기 제 1 부주사신호를 전달하고 상기 주사선의 반대쪽 단에 상기 제 2 부주사신호를 화소에 전달하는 단계 및 상기 화소는 상기 제 1 부주사신호와 상기 제 2 부주사신호가 인버팅된 신호를 전달받으며, 상기 1 수평기간 동안 전달된 상기 화소에 하나의 데이터신호가 전달되는 단계를 포함하는 발광표시장치의 구동방법을 제공하는 것이다. According to a third aspect of the present invention, generating a first scan signal and a second scan signal, and dividing the first scan signal and the second scan signal to generate a first sub-scan signal and a second sub-scan signal. Transferring the first sub-scanning signal to one end of the scanning line and the second sub-scanning signal to the opposite end of the scanning line to the pixel for one horizontal period; and the pixel includes the first sub-scanning signal and the The present invention provides a method of driving a light emitting display device, the method comprising receiving a signal in which a second sub-scanning signal is inverted and transmitting one data signal to the pixel transmitted during the one horizontal period.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 발광표시장치의 구조를 나타내는 구조도이다. 도 2를 참조하여 설명하면, 본 발명에 따른 발광 표시장치는 화소부(100), 데이터구동부(200), 제 1 주사 구동부(310), 제 2 주사구동부(320) 및 제어부(400)를 구비한다.2 is a structural diagram showing a structure of a light emitting display device according to the present invention. Referring to FIG. 2, a light emitting display device according to the present invention includes a pixel unit 100, a data driver 200, a first scan driver 310, a second scan driver 320, and a controller 400. do.

화소부(100)는 복수의 주사선(S1,S2,...Sn-1,Sn)과 복수의 데이터선(D1, D2,...Dm-1,Dm)에 의해 정의되는 복수의 화소(110)를 포함한다. 이러한, 각 화소 (110)는 제 1 및 제 2 주사구동부(310,320)로부터 주사선(S1,S2,...Sn-1,Sn)을 통해 제 1 및 제 2 부주사신호를 전달받아 제 1 및 제 2 부주사신호에 의해 화소(110)들이 선택되며, 선택된 화소(110)는 데이터 구동부(200)로부터 데이터선(D1, D2,...Dm-1,Dm)을 통해 공급되는 데이터 신호를 전달받아 데이터신호에 대응되는 전류를 생성한다. The pixel unit 100 includes a plurality of pixels defined by a plurality of scan lines S1, S2,... Sn-1, Sn and a plurality of data lines D1, D2,... 110). Each of the pixels 110 receives the first and second sub-scanning signals from the first and second scan drivers 310 and 320 through the scan lines S1, S2, ... Sn-1, Sn. The pixels 110 are selected by the second sub-scanning signal, and the selected pixel 110 receives a data signal supplied from the data driver 200 through the data lines D1, D2,..., Dm-1, Dm. It receives and generates a current corresponding to the data signal.

데이터 구동부(200)는 화소부의 일측면에 위치하며 디지털 비디오 데이터를 입력받아 데이터 신호로 변환하여 데이터선(D1, D2,...Dm-1,Dm)에 공급한다. 이때, 데이터 구동부(200)는 화소부(100)를 포함하는 기판 상에 실장되거나 기판 외부에 설치될 수 있다. The data driver 200 is positioned on one side of the pixel unit, receives digital video data, converts the digital video data into a data signal, and supplies the digital video data to the data lines D1, D2,..., Dm-1, Dm. In this case, the data driver 200 may be mounted on a substrate including the pixel unit 100 or installed outside the substrate.

제 1 및 제 2 주사 구동부(310,320)는 화소부(100)의 양측면에 위치하며 제어부(400)로부터 공급되는 주사 제어신호들, 즉 스타트펄스와 클럭신호에 응답하여 주사선(S1,S2,...Sn-1,Sn)을 순차적으로 구동시키기 위한 주사신호를 발생하여 주사선(S1,S2,. ..Sn-1,Sn)에 순차적으로 공급한다. 이때, 제 1 주사구동부(310)는 제 1 부주사신호를 출력하고 제 2 주사구동부(320)는 제 2 부주사신호를 출력한다. 제 1 부주사신호는 제 2 부주사신호보다 먼저 출력되며 제 1 부주사신호와 제 2 부주사신호에 의해 하나의 주사신호가 완성되며 완성된 주사신호에 의해 화소가 선택되도록 한다. The first and second scan drivers 310 and 320 are located at both sides of the pixel unit 100 and are arranged in response to scan control signals supplied from the controller 400, that is, start pulses and clock signals. Scan signals for sequentially driving .Sn-1, Sn are generated and supplied to the scan lines S1, S2, ... Sn-1, Sn sequentially. In this case, the first scan driver 310 outputs the first sub-scan signal and the second scan driver 320 outputs the second sub-scan signal. The first sub-scanning signal is output before the second sub-scanning signal, and one scan signal is completed by the first sub-scanning signal and the second sub-scanning signal, and the pixel is selected by the completed scan signal.

제어부(400)는 제 1 주사구동부(310)를 제어하는 제 1 제어신호와 제 2 주사구동부(320)를 제어하는 제 2 제어신호를 출력한다. 제 1 제어신호와 제 2 제어신호에 의해 제 1 및 제 2 주사구동부(310,320)가 교대로 온상태가 되어 각각 제 1 및 제 2 부주사신호를 교대로 출력하도록 한다. The controller 400 outputs a first control signal for controlling the first scan driver 310 and a second control signal for controlling the second scan driver 320. The first and second scan drivers 310 and 320 are alternately turned on by the first control signal and the second control signal to alternately output the first and second sub-scan signals.

도 3은 도 2의 발광표시장치에 채용된 제어부의 구조를 나타내는 구조도이다. 도 3을 참조하여 설명하면, 제어부는 클럭신호를 입력받아 제 1 제어신호(Φ1)와 제 2 제어신호(Φ2)를 출력한다. 3 is a structural diagram illustrating a structure of a control unit employed in the light emitting display device of FIG. 2. Referring to FIG. 3, the controller receives a clock signal and outputs a first control signal .phi.1 and a second control signal .phi.2.

제어부(400)는 두 개의 입력단을 갖고 하나의 출력단을 갖는 제 1 낸드(NAND) 게이트와 제 2 낸드(NAND) 게이트를 포함하며, 제 1 낸드(NAND) 게이트의 출력단에 인버터로 구성되는 3 개의 버퍼가 직렬로 연결되고 제 2 낸드(NAND) 게이트의 출력단에도 인버터로 구성되는 3 개의 버퍼가 직렬로 연결된다. 그리고, 제 1 낸드(NAND) 게이트의 하나의 입력단에는 클럭신호가 입력되고 나머지 하나의 입력단에는 제 2 낸드(NAND) 게이트의 출력단에 연결되어 있는 인버터 중 2 번째 인버터의 출력신호가 입력된다. 또한, 제 2 낸드(NAND) 게이트의 하나의 입력단에는 클럭신호(CLK)가 인버터(413)를 통해 클럭바 신호가 입력되고 나머지 하나의 입력단에는 제 1 낸드(NAND) 게이트의 출력단에 연결되어 있는 버퍼 중 2 번째 버퍼의 출력신호가 입력된다. The control unit 400 includes a first NAND gate and a second NAND gate having two input terminals and one output terminal, and includes three inverters at an output terminal of the first NAND gate. The buffers are connected in series, and three buffers configured as inverters are connected in series at the output terminal of the second NAND gate. The clock signal is input to one input terminal of the first NAND gate, and the output signal of the second inverter among the inverters connected to the output terminal of the second NAND gate is input to the other input terminal. In addition, a clock signal CLK is input to one input terminal of the second NAND gate, and a clock bar signal is inputted through the inverter 413, and the other input terminal is connected to an output terminal of the first NAND gate. The output signal of the second buffer of the buffers is input.

상기와 같이 구성된 제어부(400)는 도 5에 도시된 제 1 제어신호(Φ1)와 제 2 제어신호(Φ2)를 출력한다. 제 2 제어신호(Φ2)는 제 1 제어신호(Φ1)의 부신호가 된다. The controller 400 configured as described above outputs the first control signal Φ 1 and the second control signal Φ 2 shown in FIG. 5. The second control signal .phi.2 becomes a subsignal of the first control signal .phi.1.

도 4a 및 도 4b는 도 2의 발광표시장치에 채용된 주사구동부의 제 1 실시예 를 나타내는 구조도이다. 도 4a는 제 1 주사구동부를 나타내며 도 4b는 제 2 주사구동부를 나타낸다. 도 4a 및 도 4b를 참조하여 설명하면, 제 1 주사구동부(310)는 제 1 시프트 레지스터부(311), 제 1 연산부(312) 및 제 1 스위칭부(313)를 포함하고 제 2 주사구동부(320)는 제 2 시프트 레지스터부(321), 제 2 연산부(322) 및 제 2 스위칭부(323)를 포함한다. 4A and 4B are structural diagrams illustrating a first embodiment of the scan driver employed in the light emitting display device of FIG. 2. 4A shows the first scan driver and FIG. 4B shows the second scan driver. Referring to FIGS. 4A and 4B, the first scan driver 310 includes a first shift register 311, a first calculator 312, and a first switching unit 313, and includes a second scan driver ( 320 includes a second shift register unit 321, a second calculator 322, and a second switch 323.

제 1 주사구동부(310)는 스타트 펄스(SP)가 제 1 시프트 레지스터부(311)에 입력되면 제 1 시프트 레지스터부(311)는 스타트 펄스(SP)를 시프트한 제 1 시프트신호(sr1), 제 2 시프트 신호(sr2), 제 3 시프트 신호(sr3), 제 4 시프트 신호(sr4)를 순차적으로 출력한다. When the start pulse SP is input to the first shift register 311, the first scan driver 310 may include the first shift signal sr1 in which the start pulse SP is shifted. The second shift signal sr2, the third shift signal sr3, and the fourth shift signal sr4 are sequentially output.

그리고, 제 1 연산부(312)는 제 1 시프트신호(sr1)와 제 2 시프트 신호(sr2)를 낸드(NAND) 연산하여 첫번째 제 1 주사신호(1s1)를 출력하고 제 2 시프트 신호(sr2)와 제 3 시프트신호(sr3)를 낸드(NAND) 연산하여 두번째 제 1 주사신호(1s2)를 출력하며 제 3 시프트 신호(sr3)와 제 4 시프트신호(sr4)를 낸드(NAND) 연산하여 세번째 제 1 주사신호(1s3)를 출력한다. The first calculator 312 performs a NAND operation on the first shift signal sr1 and the second shift signal sr2 to output the first first scan signal 1s1, and outputs the first shift signal sr2. NAND operation of the third shift signal sr3 to output the second first scan signal 1s2, and NAND operation of the third shift signal sr3 and the fourth shift signal sr4 to perform a NAND operation on the third first signal. The scan signal 1s3 is output.

이때, 제 1 스위칭부(313)는 제 1 제어신호(Φ1)에 의해 스위칭 동작하며 스위칭부(313)은 각 주사선에 N 모스 트랜지스터가 형성되는 구성을 한다. 따라서, 제 1 제어신호(Φ1)가 하이 신호일 때 주사선으로 신호가 출력되어 제 1 스위칭부(313)에 의해 출력되는 신호는 각 제 1 주사신호의 펄스를 이분할하여 펄스의 앞부분이 출력되는 복수의 제 1 부주사신호(s11,s12,s13)를 생성한다. In this case, the first switching unit 313 is switched by the first control signal .phi.1, and the switching unit 313 is configured to form N MOS transistors in each scan line. Therefore, when the first control signal .phi.1 is a high signal, a signal is output to the scan line, and the signal output by the first switching unit 313 divides the pulse of each first scan signal into a plurality of output parts of the pulse. Generate the first sub-scan signals s11, s12 and s13.

제 2 주사구동부(320)는 스타트 펄스(SP)가 제 2 시프트 레지스터부(321)에 입력되면 제 2 시프트 레지스터부(321)는 스타트 펄스(SP)를 시프트한 제 1 시프트신호(sr1), 제 2 시프트 신호(sr2), 제 3 시프트 신호(sr3), 제 4 시프트 신호(sr4)를 순차적으로 출력한다. When the start pulse SP is input to the second shift register unit 321, the second scan driver 320 may include the first shift signal sr1 shifting the start pulse SP, The second shift signal sr2, the third shift signal sr3, and the fourth shift signal sr4 are sequentially output.

그리고, 제 2 연산부(322)는 제 1 시프트신호(sr1)와 제 2 시프트 신호(sr2)를 낸드(NAND) 연산하여 첫번째 제 2 주사신호(2s1)를 출력하고 제 2 시프트 신호(sr2)와 제 3 시프트신호(sr3)를 낸드(NAND) 연산하여 두번째 제 2 주사신호(2s2)를 출력하며 제 3 시프트 신호(sr3)와 제 4 시프트신호(sr4)를 낸드(NAND) 연산하여 세번째 제 2 주사신호(2s3)를 출력한다. The second calculator 322 performs a NAND operation on the first shift signal sr1 and the second shift signal sr2 to output the first second scan signal 2s1, and outputs the first shift signal sr2 and the second shift signal sr2. NAND operation of the third shift signal sr3 to output the second second scan signal 2s2, and NAND operation of the third shift signal sr3 and the fourth shift signal sr4 to perform a NAND operation on the third second signal. The scan signal 2s3 is output.

이때, 제 2 스위칭부(323)는 제 2 제어신호(Φ2)에 의해 스위칭 동작하며 스위칭부(323)은 각 주사선에 N 모스 트랜지스터가 형성되는 구성을 한다. 따라서, 제 2 제어신호(Φ2)가 하이 신호일 때 주사선으로 신호가 출력되어 제 2 스위칭부(323)에 의해 출력되는 신호는 각 제 2 주사신호의 펄스를 이분할하여 펄스의 뒷부분이 출력되는 복수의 제 2 부주사신호(s21,s22,s23)를 생성한다. In this case, the second switching unit 323 is switched by the second control signal Φ 2 and the switching unit 323 is configured to form N MOS transistors in each scan line. Accordingly, when the second control signal .phi.2 is a high signal, a signal is output to the scan line, and the signal output by the second switching unit 323 divides the pulse of each second scan signal into two and outputs the rear part of the pulse. Generates second sub-scan signals s21, s22, s23.

도 5는 도 4a 및 도 4b에 도시된 주사구동부에 입력되고 출력되는 신호를 나타내는 신호도이다. 도 5을 참조하여 설명하면, 주사구동부(300)에 스타트 펄스(SP), 클럭(CLK), 제 1 제어신호(Φ1), 제 2 제어신호(Φ2)가 입력되며, 제 1 시프트신호(sr1),제 2 시프트신호(sr2), 제 3 시프트신호(sr3), 제 4 시프트신호(sr4), 복수의 제 1 부주사신호(s11,s12,s13), 복수의 제 2 부주사신호(s21,s22,s23)를 출력한다. 그리고 점선부분은 제 1 주사구동부(310) 또는 제 2 주사구동부(320)가 오프상태가 되어 신호가 출력되지 않은 것을 나타낸다. 5 is a signal diagram illustrating a signal input and output to the scan driver shown in FIGS. 4A and 4B. Referring to FIG. 5, the start pulse SP, the clock CLK, the first control signal .phi.1, and the second control signal .phi.2 are input to the scan driver 300, and the first shift signal sr1. ), Second shift signal sr2, third shift signal sr3, fourth shift signal sr4, a plurality of first sub-scan signals s11, s12, s13, and a plurality of second sub-scan signals s21 , s22, s23). In addition, the dotted line indicates that the first scan driver 310 or the second scan driver 320 is turned off so that no signal is output.

제 1 주사구동부(310)와 제 2 주사구동부(320)는 동일한 스타트 펄스(SP)와 클럭(CLK)를 이용하여 동작하므로 동일한 제 1 내지 제 4 시프트신호(sr1 내지 sr4)를 생성한다. 그리고, 제 1 제어신호(Φ1)와 제 2 제어신호(Φ2)에 의해 제 1 주사구동부(310)는 복수의 제 1 부주사신호(s11,s12,s13)를 출력하고 제 2 주사구동부(320)는 복수의 제 2 부주사신호(s21,s22,s23)를 출력한다. 제 1 부주사신호와 제 2 부주사신호가 합쳐져 하나의 주사신호가 된다. Since the first scan driver 310 and the second scan driver 320 operate using the same start pulse SP and the clock CLK, the first scan driver 310 and the second scan driver 320 generate the same first to fourth shift signals sr1 to sr4. In addition, the first scan driver 310 outputs the plurality of first sub-scan signals s11, s12, and s13 by the first control signal Φ1 and the second control signal Φ2, and the second scan driver 320. ) Outputs a plurality of second sub-scanning signals s21, s22, s23. The first sub-scan signal and the second sub-scan signal are combined to form one scan signal.

그리고, 제 1 주사구동부(310)와 제 2 주사구동부(320)가 화소부(100)의 양측면에 위치하여 하나의 주사선을 통해 제 1 부주사신호와 제 2 부주사신호를 전달하여 주사선의 양측으로 부터 주사신호가 전달되어 화소부(100)의 저항성분과 캐패시터 성부에 의해 주사구동부와 멀리 떨어져 있는 화소에 전달되는 주사신호가 지연되는 문제점이 해결된다. In addition, the first scan driver 310 and the second scan driver 320 are positioned at both sides of the pixel unit 100 to transmit the first sub-scan signal and the second sub-scan signal through one scan line, thereby providing both sides of the scan line. The scanning signal is transmitted from and thus the problem of delaying the scanning signal transmitted to the pixel distant from the scanning driver by the resistance component and the capacitor composition of the pixel unit 100 is solved.

도 6은 본 발명에 따른 발광표시장치에 채용된 화소의 제 1 실시예를 나타내는 회로도이다. 도 6을 참조하여 설명하면, 화소(110)는 발광소자(OLED)와 화소회로(115)를 포함하며 화소회로(115)는 제 1 내지 제 2 트랜지스터(M1 및 M2)와 캐패시터(Cst)를 포함한다. 그리고, 제 2 트랜지스터(M2) P 모스 트랜지스터와 N 모스 트랜지스터가 결합되어 있는 시모스 트랜지스터의 형태로 구현된다. 6 is a circuit diagram illustrating a first embodiment of a pixel employed in a light emitting display device according to the present invention. Referring to FIG. 6, the pixel 110 includes a light emitting element OLED and a pixel circuit 115, and the pixel circuit 115 may include the first to second transistors M1 and M2 and the capacitor Cst. Include. The second transistor M2 is implemented in the form of a CMOS transistor in which a P MOS transistor and an N MOS transistor are coupled.

제 1 트랜지스터(M1)는 소스는 제 1 전원(ELVdd)에 연결되고 드레인은 제 1 노드(A)에 연결되며 게이트 제 2 노드(B)에 연결되어 제 2 노드(B)에 인가된 전압 에 의해 소스에서 드레인방향으로 전류를 흐르게 한다. The first transistor M1 has a source connected to a first power source ELVdd, a drain connected to a first node A, a gate connected to a second node B, and a voltage applied to the second node B. This causes the current to flow from the source to the drain.

제 2 트랜지스터(M2)는 소스는 데이터선(Dm)에 연결되고 드레인은 제 3 노드(C)에 연결되고 게이트는 제 1 주사선(Sn)에 연결되어 제 1 주사선(Sn)을 통해 전달되는 제 1 부주사신호에 의해 데이터신호를 선택적으로 제 3 노드(C)에 전달한다. 제 2 트랜지스터(M2)는 P 모스 트랜지스터에 형성되어 있는 게이트는 직접 주사선에 연결되고 N 모스 트랜지스터에 형성되어 있는 게이트는 인버터(in)를 통해 주사선에 연결된다.The second transistor M2 has a source connected to the data line Dm, a drain connected to the third node C, a gate connected to the first scan line Sn, and transferred through the first scan line Sn. The data signal is selectively transmitted to the third node C by one sub-scanning signal. In the second transistor M2, a gate formed in the P MOS transistor is directly connected to the scan line, and a gate formed in the N MOS transistor is connected to the scan line through an inverter in.

캐패시터(Cst)는 제 1 전극은 제 1 전원(ELVdd)에 연결되고 제 2 전극은 제 1 노드(A)에 연결되어 제 1 노드(A)에 데이터신호가 전달되면 데이터신호와 제 1 전원(ELVdd)의 전압에 의해 소정의 전압을 저장하도록 한다. The capacitor Cst has a first electrode connected to the first power source ELVdd and a second electrode connected to the first node A so that a data signal is transmitted to the first node A. The predetermined voltage is stored by the voltage of ELVdd).

발광소자(OLED)는 애노드 전극은 제 1 트랜지스터(M1)의 드레인에 연결되고 캐소드 전극은 제 2 전원(ELVss)에 연결되어 제 1 트랜지스터(M1)로부터 유입되는 전류에 의해 발광한다. The light emitting device OLED has an anode electrode connected to the drain of the first transistor M1 and a cathode electrode connected to the second power source ELVss to emit light by a current flowing from the first transistor M1.

도 7은 도 6의 화소에 입력되는 신호를 나타내는 신호도이다. 도 7을 참조하여 설명하면, 화소는 주사신호(sn)와 데이터신호에 의해 동작한다. 주사신호(sn)는 제 1 부주사신호와 제 2 부주사신호를 포함하는 주기적인 신호이다. 7 is a signal diagram illustrating a signal input to the pixel of FIG. 6. Referring to FIG. 7, the pixel operates by the scan signal sn and the data signal. The scan signal sn is a periodic signal including the first sub-scanning signal and the second sub-scanning signal.

먼저 제 1 부주사신호와 제 2 부주사신호가 하이신호로 전달되면, 제 2 트랜지스터(M2)의 P 모스 트랜지스터의 영역은 오프상태가 되고 N 모스 트랜지스터의 영역은 제 1 부주사신호와 제 2 부주사신호가 인버팅되어 로우신호가 전달된다. 따라서, 제 2 트랜지스터(M2)는 오프상태가 된다. First, when the first sub scan signal and the second sub scan signal are transmitted as the high signal, the region of the P MOS transistor of the second transistor M2 is turned off and the regions of the N MOS transistor are the first sub scan signal and the second sub scan signal. The sub scanning signal is inverted and the low signal is transmitted. Therefore, the second transistor M2 is turned off.

그리고, 제 1 구간(T1)에서 제 1 부주사신호가 로우상태가 되면, 제 2 트랜지스터(M2)의 P 모스 트랜지스터 영역은 온상태가 되고 N 모스 트랜지스터 영역은 제 1 부주사신호가 인버팅되어 하이신호가 되어 N 모스 트랜지스터 영역 역시 온 상태가 된다. 따라서, 제 2 트랜지스터(M2)는 데이터신호를 제 1 노드(A)에 전달하여 캐패시터(Cst)는 데이터신호에 대응되는 전압을 저장하게 된다. When the first sub scanning signal is in the low state in the first period T1, the P MOS transistor region of the second transistor M2 is turned on and the N MOS transistor region is inverted by the first sub scanning signal. It becomes a high signal and the N MOS transistor region is also turned on. Therefore, the second transistor M2 transfers the data signal to the first node A, and the capacitor Cst stores the voltage corresponding to the data signal.

그런 후에, 제 2 구간(T2)에서 제 2 부주사신호가 로우상태가 되면, 제 2 트랜지스터(M2)의 P 모스 트랜지스터 영역은 온상태가 되고 N 모스 트랜지스터 영역은 제 2 부주사신호가 인버팅되어 하이신호가 되어 N 모스 트랜지스터 영역 역시 온 상태가 된다. 따라서, 제 2 트랜지스터(M2)는 데이터신호를 제 1 노드(A)에 전달하여 캐패시터(Cst)는 데이터신호에 대응되는 전압을 저장하게 된다. Thereafter, when the second sub scanning signal becomes low in the second period T2, the P MOS transistor region of the second transistor M2 is turned on and the N MOS transistor region inverts the second sub scanning signal. As a result, the NMOS transistor region is also turned on. Therefore, the second transistor M2 transfers the data signal to the first node A, and the capacitor Cst stores the voltage corresponding to the data signal.

캐패시터에 저정된 전압은 하기의 수학식 1에 해당하는 전압이 저장된다. As the voltage stored in the capacitor, a voltage corresponding to Equation 1 below is stored.

Figure 112005017269992-pat00001
Figure 112005017269992-pat00001

여기서, Vgs는 제 1 트랜지스터(M1)의 게이트 소스간의 전압, ELVdd는 제 1 전원의 전압, Vdata는 데이터신호의 전압에 해당한다. Here, Vgs corresponds to the voltage between the gate sources of the first transistor M1, ELVdd corresponds to the voltage of the first power supply, and Vdata corresponds to the voltage of the data signal.

이때, 제 1 부주사신호와 제 2 부주사신호에 의해 화소에 전달되는 데이터신호는 동일한 데이터신호이므로, 캐패시터(Cst)에는 동일한 전압이 저장된다. At this time, since the data signal transmitted to the pixel by the first sub-scanning signal and the second sub-scanning signal is the same data signal, the same voltage is stored in the capacitor Cst.

따라서, 발광소자(OLED)에 흐르는 전류는 하기의 수학식 2에 해당한다. Therefore, the current flowing through the light emitting device OLED corresponds to Equation 2 below.

Figure 112005017269992-pat00002
Figure 112005017269992-pat00002

여기서, Vgs는 제 1 트랜지스터(M1)의 게이트 소스간의 전압, Vdd는 화소전원의 전압, Vdata는 데이터신호의 전압, Vth는 제 1 트랜지스터(M1)의 문턱전압, β는 제 1 트랜지스터(M1)의 이득계수(gain factor)에 해당한다.Where Vgs is the voltage between the gate sources of the first transistor M1, Vdd is the voltage of the pixel power source, Vdata is the voltage of the data signal, Vth is the threshold voltage of the first transistor M1, and β is the first transistor M1. Corresponds to the gain factor of.

그런 후에, 제 1 부주사신호와 제 2 부주사신호가 하이상태가 되면, 제 2 트랜지스터(M2)의 P 모스 트랜지스터 영역은 하이신호를 전달받아 오프상태가 되고 N 모스 트랜지스터는 인버팅되어 로우상태가 된 신호를 전달받아 오프상태가 되어 데이터신호가 제 1 노드(A)에 전달되는 것을 차단한다. Then, when the first sub scan signal and the second sub scan signal become high, the P MOS transistor region of the second transistor M2 receives the high signal and is turned off and the N MOS transistor is inverted to a low state. When the signal is received, the signal is turned off to block the transmission of the data signal to the first node A.

이때, 제 2 트랜지스터(M2)가 N 모스 트랜지스터와 P 모스 트랜지스터가 결합되어 있어 N 모스 트랜지스터의 캐리어인 전자와 P 모스 트랜지스터의 캐리어인 정공이 서로 작용을 하여 제 2 트랜지스터(M2)의 소자특성이 개선된다. At this time, the second transistor M2 is coupled to the N-MOS transistor and the P-MOS transistor, so that electrons, which are carriers of the N-MOS transistor, and holes that are carriers of the P-MOS transistor, interact with each other, resulting in an element characteristic of the second transistor M2. Is improved.

본 발명의 바람직한 실시예가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 단지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다. While preferred embodiments of the present invention have been described using specific terms, such descriptions are for illustrative purposes only and it is understood that various changes and modifications may be made without departing from the spirit and scope of the following claims. You must lose.

본 발명에 따른 발광표시장치 및 그의 구동방법에 의하면, 주사신호를 양방향에서 인가하여 점점 대형화되고 고선명의 화질을 제공하는 화소부에 주사신호가 화소부의 부하에 의해 지연되는 것을 방지할 수 있게 된다. According to the light emitting display device and the driving method thereof according to the present invention, it is possible to prevent the scan signal from being delayed by the load of the pixel portion by applying the scan signal in both directions and increasing the size and providing high definition image quality.

Claims (15)

데이터신호에 대응되는 전류에 의해 발광하는 화소를 포함하는 화소부;A pixel unit including a pixel to emit light by a current corresponding to the data signal; 상기 화소부에 복수의 제 1 부주사신호를 출력하는 제 1 주사구동부;A first scan driver which outputs a plurality of first sub-scanning signals to the pixel portion; 상기 화소부에 복수의 제 2 부주사신호를 출력하는 제 2 주사구동부; 및A second scanning driver which outputs a plurality of second sub-scanning signals to the pixel portion; And 상기 제 1 주사구동부와 상기 제 2 주사구동부가 1 수평기간 동안 교대로 제 1 부주사신호 및 제 2 부주사신호를 출력하도록 제어하는 제어신호를 생성하는 제어부를 포함하며, And a controller configured to generate a control signal for controlling the first scan driver and the second scan driver to output the first sub scan signal and the second sub scan signal alternately during one horizontal period. 상기 화소는 The pixel is 전류의 흐름에 따라 발광하는 발광소자;Light emitting device for emitting light according to the flow of current; 게이트에 인가되는 전압에 의해 상기 전류를 생성하는 제 1 트랜지스터; A first transistor for generating said current by a voltage applied to a gate; 제 1 부주사신호와 제 2 부주사신호에 의해 데이터신호를 전달하는 상기 제 1 트랜지스터의 게이트에 전달하는 제 2 트랜지스터; 및A second transistor transferring a data signal by a first sub scan signal and a second sub scan signal to a gate of the first transistor; And 제 1 전원과 상기 데이터신호의 차이에 해당하는 전압을 저장하는 캐패시터를 포함하며, 상기 제 2 트랜지스터는 P 모스 트랜지스터와 N 모스 트랜지스터가 결합된 시모스 트랜지스터로 구현되며, 상기 N 모스 트랜지스터의 게이트에는 인버터가 연결되어 상기 제 2 부주사신호가 인버팅되어 상기 N 모스 트랜지스터의 게이트에 전달되는 발광 표시장치.And a capacitor configured to store a voltage corresponding to a difference between a first power supply and the data signal, wherein the second transistor is implemented as a CMOS transistor in which a P MOS transistor and an N MOS transistor are combined, and an inverter is formed at a gate of the N MOS transistor. Connected to the second sub-scan signal to be transferred to the gate of the N MOS transistor. 제 1 항에 있어서, The method of claim 1, 상기 제어부는 The control unit 제 1 낸드게이트, 제 2 낸드게이트, 상기 제 1 낸드게이트의 출력단에 연결되는 제 1 인버터부 및 상기 제 2 낸드게이트의 출력단에 연결되는 제 2 인버터부를 포함하며, A first NAND gate, a second NAND gate, a first inverter connected to an output terminal of the first NAND gate, and a second inverter connected to an output terminal of the second NAND gate, 상기 제 1 낸드게이트는 클럭신호와 상기 제 2 낸드게이트의 출력신호를 전달받아 동작하며, 상기 제 2 낸드게이트는 클럭신호와 상기 제 1 낸드게이트의 출력신호를 전달받아 동작하는 발광표시장치. And the first NAND gate receives a clock signal and an output signal of the second NAND gate, and the second NAND gate receives a clock signal and an output signal of the first NAND gate. 제 1 항에 있어서,The method of claim 1, 상기 제어신호는 제 1 제어신호와 제 2 제어신호로 구분되며 상기 제 2 제어신호는 상기 제 1 제어신호의 부신호인 발광표시장치. The control signal is divided into a first control signal and a second control signal, and the second control signal is a sub-signal of the first control signal. 제 3 항에 있어서, The method of claim 3, wherein 상기 제 1 주사구동부는 The first scan driver 스타트펄스를 시프트하여 순차적으로 복수의 시프트신호를 출력하는 제 1 시프트레지스터부와, 상기 시프트신호를 연산하여 제 1 주사신호를 생성하는 제 1 연산부와, 상기 제 1 제어신호에 의해 상기 생성된 제 1 주사신호를 이분하여 상기 제 1 주사신호의 앞단으로 구성되는 상기 제 1 부주사신호를 생성하는 제 1 스위칭부를 포함하며, A first shift register unit for shifting start pulses and sequentially outputting a plurality of shift signals, a first calculator unit for calculating the shift signal to generate a first scan signal, and a first generated by the first control signal A first switching unit which divides one scan signal into two and generates the first sub-scan signal composed of a front end of the first scan signal, 상기 제 2 주사구동부는 The second scan driver 상기 스타트펄스를 시프트하여 순차적으로 복수의 시프트신호를 출력하는 제 2 시프트레지스터부와, 상기 시프트신호를 연산하여 제 2 주사신호를 생성하는 제 2 연산부와, 상기 제 2 제어신호에 의해 상기 생성된 제 2 주사신호를 이분하여 상기 제 2 주사신호의 뒷단으로 구성되는 상기 제 2 부주사신호를 생성하는 제 2 스위칭부를 포함하는 발광표시장치.A second shift register for shifting the start pulse and sequentially outputting a plurality of shift signals, a second calculator for calculating the shift signal to generate a second scan signal, and the second control signal generated by the second control signal And a second switching unit for dividing the second scan signal into two to generate the second sub-scan signal consisting of a rear end of the second scan signal. 제 4 항에 있어서, The method of claim 4, wherein 상기 제 1 연산부와 상기 제 2 연산부는 낸드 연산을 수행하는 발광표시장치. And a first operation unit and a second operation unit to perform a NAND operation. 제 4 항에 있어서, The method of claim 4, wherein 상기 제 1 및 제 2 스위칭부는 트랜지스터를 포함하는 발광표시장치. The first and second switching units include a transistor. 데이터신호에 대응되는 전류에 의해 발광하는 화소를 포함하는 화소부;A pixel unit including a pixel to emit light by a current corresponding to the data signal; 펄스파로 이루어지는 제 1 주사신호를 생성하고 상기 펄스를 이분하여 상기 펄스의 앞단으로 구성되는 제 1 부주사신호를 생성하는 제 1 스위칭부를 포함하는 제 1 주사구동부;A first scan driver including a first switching unit generating a first scan signal comprising a pulse wave and dividing the pulse into two to generate a first sub-scan signal consisting of a front end of the pulse; 펄스파로 이루어지는 제 2 주사신호를 생성하며 상기 펄스를 이분하여 상기 펄스의 뒷단으로 구성되는 제 2 부주사신호를 생성하는 제 2 스위칭부를 포함하는 제 2 주사구동부; 및A second scan driver including a second switching unit generating a second scan signal comprising a pulse wave and dividing the pulse into two to generate a second sub-scan signal consisting of a rear end of the pulse; And 상기 제 1 주사구동부와 상기 제 2 주사구동부가 1 수평기간 동안 교대로 제 1 부주사신호 및 제 2 부주사신호를 출력하도록 제어하는 제어신호를 생성하는 제어부를 포함하며, And a controller configured to generate a control signal for controlling the first scan driver and the second scan driver to output the first sub scan signal and the second sub scan signal alternately during one horizontal period. 상기 화소는 The pixel is 전류의 흐름에 따라 발광하는 발광소자;Light emitting device for emitting light according to the flow of current; 게이트에 인가되는 전압에 의해 상기 전류를 생성하는 제 1 트랜지스터; A first transistor for generating said current by a voltage applied to a gate; 제 1 부주사신호와 제 2 부주사신호에 의해 데이터신호를 전달하는 상기 제 1 트랜지스터의 게이트에 전달하는 제 2 트랜지스터; 및A second transistor transferring a data signal by a first sub scan signal and a second sub scan signal to a gate of the first transistor; And 제 1 전원과 상기 데이터신호의 차이에 해당하는 전압을 저장하는 캐패시터를 포함하며, 상기 제 2 트랜지스터는 P 모스 트랜지스터와 N 모스 트랜지스터가 결합된 시모스 트랜지스터로 구현되며, 상기 N 모스 트랜지스터의 게이트에는 인버터가 연결되어 상기 제 2 부주사신호가 인버팅되어 상기 N 모스 트랜지스터의 게이트에 전달되는 발광 표시장치.And a capacitor configured to store a voltage corresponding to a difference between a first power supply and the data signal, wherein the second transistor is implemented as a CMOS transistor in which a P MOS transistor and an N MOS transistor are combined. Connected to the second sub-scan signal to be transferred to the gate of the N MOS transistor. 제 7 항에 있어서, The method of claim 7, wherein 상기 제어부는 The control unit 제 1 낸드게이트, 제 2 낸드게이트, 상기 제 1 낸드게이트의 출력단에 연결되는 제 1 인버터부 및 상기 제 2 낸드게이트의 출력단에 연결되는 제 2 인버터부를 포함하며, A first NAND gate, a second NAND gate, a first inverter connected to an output terminal of the first NAND gate, and a second inverter connected to an output terminal of the second NAND gate, 상기 제 1 낸드게이트는 클럭신호와 상기 제 2 낸드게이트의 출력신호를 전달받아 동작하며, 상기 제 2 낸드게이트는 클럭신호와 상기 제 1 낸드게이트의 출력신호를 전달받아 동작하는 발광표시장치. And the first NAND gate receives a clock signal and an output signal of the second NAND gate, and the second NAND gate receives a clock signal and an output signal of the first NAND gate. 제 7 항에 있어서,The method of claim 7, wherein 상기 제어신호는 제 1 제어신호와 제 2 제어신호로 구분되며 상기 제 2 제어신호는 상기 제 1 제어신호의 부신호인 발광표시장치. The control signal is divided into a first control signal and a second control signal, and the second control signal is a sub-signal of the first control signal. 제 7 항에 있어서, The method of claim 7, wherein 상기 제 1 주사구동부는 The first scan driver 스타트펄스를 시프트하여 순차적으로 복수의 시프트신호를 출력하는 제 1 시프트레지스터부와, 상기 시프트신호를 연산하여 상기 제 1 주사신호를 생성하는 제 1 연산부를 포함하고, A first shift register for shifting the start pulse and sequentially outputting a plurality of shift signals, and a first calculator for calculating the shift signal and generating the first scan signal; 상기 제 2 주사구동부는 The second scan driver 상기 스타트펄스를 시프트하여 순차적으로 복수의 시프트신호를 출력하는 제 2 시프트레지스터부와, 상기 시프트신호를 연산하여 상기 제 2 주사신호를 생성하는 제 2 연산부를 포함하는 발광표시장치. And a second shift register for shifting the start pulse and sequentially outputting a plurality of shift signals, and a second calculator for calculating the shift signal and generating the second scan signal. 제 7 항에 있어서, The method of claim 7, wherein 상기 제 1 및 제 2 스위칭부는 트랜지스터를 포함하는 발광표시장치. The first and second switching units include a transistor. 제 10 항에 있어서, The method of claim 10, 상기 제 1 연산부와 상기 제 2 연산부는 낸드 연산을 수행하는 발광표시장치. And a first operation unit and a second operation unit to perform a NAND operation. 제 1 항 또는 제 7 항에 있어서, The method according to claim 1 or 7, 상기 제 1 주사구동부와 상기 제 2 주사구동부는 상기 화소부의 양 측면에 형성되는 발광표시장치. And a first scan driver and a second scan driver on both sides of the pixel unit. 제 1 항 또는 제 7 항에 있어서, The method according to claim 1 or 7, 상기 화소부에 데이터신호를 전달하는 데이터구동부를 더 구비하는 발광표시장치. And a data driver for transmitting a data signal to the pixel unit. 제 1 주사신호와 제 2 주사신호를 생성하는 단계;Generating a first scan signal and a second scan signal; 상기 제 1 주사신호와 상기 제 2 주사신호를 이분하여 제 1 부주사신호와 제 2 부주사신호를 생성하는 단계; Dividing the first scan signal from the second scan signal to generate a first sub scan signal and a second sub scan signal; 1 수평기간 동안 주사선의 한쪽 단에 상기 제 1 부주사신호를 전달하고 상기 주사선의 반대쪽 단에 상기 제 2 부주사신호를 화소에 전달하는 단계; 및Transmitting the first sub-scanning signal to one end of the scan line and the second sub-scanning signal to the pixel at the opposite end of the scan line for one horizontal period; And 상기 화소는 상기 제 1 부주사신호와 상기 제 2 부주사신호가 인버팅된 신호를 전달받으며, 상기 1 수평기간 동안 전달된 상기 화소에 하나의 데이터신호가 전달되는 단계를 포함하는 발광표시장치의 구동방법. The pixel receives a signal in which the first sub-scanning signal and the second sub-scanning signal are inverted, and transmits one data signal to the pixel transmitted during the first horizontal period. Driving method.
KR1020050027325A 2005-03-31 2005-03-31 Light emitting display and driving method thereof KR100629584B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050027325A KR100629584B1 (en) 2005-03-31 2005-03-31 Light emitting display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027325A KR100629584B1 (en) 2005-03-31 2005-03-31 Light emitting display and driving method thereof

Publications (1)

Publication Number Publication Date
KR100629584B1 true KR100629584B1 (en) 2006-09-27

Family

ID=37628966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027325A KR100629584B1 (en) 2005-03-31 2005-03-31 Light emitting display and driving method thereof

Country Status (1)

Country Link
KR (1) KR100629584B1 (en)

Similar Documents

Publication Publication Date Title
US8031141B2 (en) Scan driving circuit and organic light emitting display using the same
JP5318499B2 (en) Scan driving unit, light emitting display device using scan driving unit, and driving method of light emitting display device
KR101790705B1 (en) Bi-directional scan driver and display device using the same
KR100807062B1 (en) Organic light emitting display
JP4307436B2 (en) Pixel circuit and light emitting display device
KR100830296B1 (en) Scan driver, emission control signal driving method and organic electro luminescence display thereof
KR101212139B1 (en) A electro-luminescence display device
JP4944689B2 (en) Organic light emitting display and driving circuit thereof
KR100873072B1 (en) Emission driver and organic electro luminescence display thereof
JP2003195815A (en) Active matrix type display device and active matrix type organic electroluminescence display device
KR20090108930A (en) Display device and driving method thereof
KR100600346B1 (en) Light emitting display
US20110057864A1 (en) Emission control driver and organic light emitting display using the same
US20070079192A1 (en) Scan driver and organic light emitting display device having the same
KR20050105388A (en) Electro-luminescence display apparatus
US9047821B2 (en) Scan driver and display device using the same
KR100811988B1 (en) Emission driver, emission control signal driving method and organic electro luminescence display thereof
KR100707626B1 (en) Light emitting display and driving method thereof
KR100707627B1 (en) Light emitting display and driving method thereof
US7965273B2 (en) Buffer and organic light emitting display using the buffer
JP2004177796A (en) Electric current generating and supplying circuit and its control method and display device equipped with the same circuit
KR100629584B1 (en) Light emitting display and driving method thereof
KR100581808B1 (en) Light emitting display by using demultiplexer
JP4241144B2 (en) DRIVE CONTROL DEVICE, ITS CONTROL METHOD, AND DISPLAY DEVICE PROVIDED WITH DRIVE CONTROL DEVICE
KR100649222B1 (en) Light emitting display apparatus and driving device and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 13