KR100622143B1 - 입출력 포트의 다중화 장치 - Google Patents
입출력 포트의 다중화 장치 Download PDFInfo
- Publication number
- KR100622143B1 KR100622143B1 KR1020040045667A KR20040045667A KR100622143B1 KR 100622143 B1 KR100622143 B1 KR 100622143B1 KR 1020040045667 A KR1020040045667 A KR 1020040045667A KR 20040045667 A KR20040045667 A KR 20040045667A KR 100622143 B1 KR100622143 B1 KR 100622143B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output port
- pin
- control signal
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
Claims (9)
- 입출력 포트의 다중화 장치에 있어서,소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함한 복수 개의 핀을 구비하고, 상기 핀을 통해 소정의 신호를 입력 또는 출력하는 입출력 포트; 및상기 제어 신호에 따라 상기 입출력 포트와 복수 개의 기능 모듈간의 경로를 스위칭하는 스위칭부를 포함하고,상기 스위칭부는 아날로그 멀티플렉서 또는 릴레이를 포함하고,1) 상기 스위칭부는 상기 아날로그 멀티플렉서인 경우 전원이 인가되면 상기 복수 개의 기능 모듈 중 어느 하나의 기능 모듈과 상기 입출력 포트간의 경로가 연결되도록 스위칭하거나 또는 상기 복수 개의 기능 모듈과 상기 입출력 포트간의 경로가 모두 차단되도록 스위칭하고,2) 상기 스위칭부는 상기 릴레이인 경우 전원 인가 여부와 상관없이 상기 입출력 포트와 상기 복수 개의 기능 모듈간의 경로 중 어느 하나를 항상 연결하도록 스위칭하는 것을 특징으로 하는 입출력 포트 다중화 장치.
- 삭제
- 삭제
- 삭제
- 임베디드 시스템에서 하드웨어 디버깅을 위한 입출력 포트 다중화 장치에 있어서,소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함하는 복수 개의 핀을 구비하고, 상기 핀을 통해 소정의 신호를 입력 또는 출력하는 입출력 포트; 및상기 제어 신호에 따라 상기 입출력 포트와 복수 개의 기능 모듈간의 경로를 스위칭하는 스위칭부를 포함하고,상기 복수 개의 기능 모듈은,상기 시스템의 하드웨어 디버깅을 수행하는 테스트 모듈 및 상기 입출력 포트로부터 입력된 신호에 따라 상기 시스템의 동작을 제어하기 위한 입출력 제어 모듈을 포함하고,상기 스위칭부는 아날로그 멀티플렉서 또는 릴레이를 포함하고,1) 상기 스위칭부는 상기 아날로그 멀티플렉서인 경우 전원이 인가되면 상기 복수 개의 기능 모듈 중 어느 하나의 기능 모듈과 상기 입출력 포트간의 경로가 연결되도록 스위칭하거나 또는 상기 복수 개의 기능 모듈과 상기 입출력 포트간의 경로가 모두 차단되도록 스위칭하고,2) 상기 스위칭부는 상기 릴레이인 경우 전원 인가 여부와 상관없이 상기 입출력 포트와 상기 복수 개의 기능 모듈간의 경로 중 어느 하나를 항상 연결하도록 스위칭하는 것을 특징으로 하는 입출력 포트 다중화 장치.
- 제1항 또는 제5항에 있어서,상기 제어 신호 입력 핀은 상기 제어 신호가 상기 입출력 포트의 다른 핀에 인가되는 신호보다 먼저 인가되도록 상기 입출력 포트의 다른 핀보다 더 돌출됨을 특징으로 하는 입출력 포트 다중화 장치.
- 제1항 또는 제5항에 있어서,상기 제어 신호 입력 핀은 상기 입출력 포트의 더미(dummy) 핀 또는 전원 핀임을 특징으로 하는 입출력 포트 다중화 장치.
- 제5항에 있어서,상기 입출력 포트는 상기 테스트 모듈이 JTAG 테스트 방식에 따라 동작하는 경우, Vcc, GND, TDI(Test Data In), TDO(Test Data Out), TCK(Test Clock), TMS(Test Mode Select)를 할당하기 위한 핀을 포함하는 것을 특징으로 하는 입출력 포트 다중화 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040045667A KR100622143B1 (ko) | 2004-06-18 | 2004-06-18 | 입출력 포트의 다중화 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040045667A KR100622143B1 (ko) | 2004-06-18 | 2004-06-18 | 입출력 포트의 다중화 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050120350A KR20050120350A (ko) | 2005-12-22 |
KR100622143B1 true KR100622143B1 (ko) | 2006-09-14 |
Family
ID=37292884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040045667A KR100622143B1 (ko) | 2004-06-18 | 2004-06-18 | 입출력 포트의 다중화 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100622143B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100764062B1 (ko) * | 2006-05-01 | 2007-10-09 | 엘아이지넥스원 주식회사 | 항공기의 다중화 컴퓨터 시스템 |
KR102069521B1 (ko) * | 2017-12-07 | 2020-01-23 | (주)로보티즈 | 유니버설 입출력 인터페이스 장치 및 그 제어 방법 |
KR102660882B1 (ko) * | 2023-12-01 | 2024-04-25 | 주식회사 테스트웍스 | 임베디드 장치의 물리적 연결 테스트 방법 및 이를 수행하는 컴퓨팅 장치 |
-
2004
- 2004-06-18 KR KR1020040045667A patent/KR100622143B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20050120350A (ko) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5428624A (en) | Fault injection using boundary scan | |
KR100896538B1 (ko) | 전자 장치 | |
US7409612B2 (en) | Testing of integrated circuits | |
US6499124B1 (en) | Intest security circuit for boundary-scan architecture | |
KR100265138B1 (ko) | Jtag를 사용한 입/출력 토글 테스트 방법 | |
CN109154633B (zh) | 全垫覆盖边界扫描 | |
US7076708B2 (en) | Method and apparatus for diagnosis and behavior modification of an embedded microcontroller | |
US7219278B2 (en) | Configurator arrangement and approach therefor | |
US20040193979A1 (en) | Circuit configurator arrangement and approach therefor | |
KR100622143B1 (ko) | 입출력 포트의 다중화 장치 | |
EP1601984B1 (en) | Automatically detecting and routing of test signals | |
US7610535B2 (en) | Boundary scan connector test method capable of fully utilizing test I/O modules | |
KR20070059327A (ko) | 보드를 점검하는 제이택 데이지 체인 장치 | |
US7970569B2 (en) | Apparatus and method for connection test on printed circuit board | |
CN112585486A (zh) | 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法 | |
US6865703B2 (en) | Scan test system for semiconductor device | |
Chakraborty et al. | A novel fault injection method for system verification based on FPGA boundary scan architecture | |
KR100997775B1 (ko) | Jtag 스캔 체인 시스템 | |
US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
KR100204565B1 (ko) | 바운더리 스캔 입출력 신호 연결 제어장치 | |
US7117274B2 (en) | Graphical user interface and approach therefor | |
Collins | Design considerations in using 1149.1 as a backplane test bus | |
KR100617764B1 (ko) | 인터페이스 커넥터를 통해 검증 기기와 연결하기 위한이동통신 단말기와 그를 위한 확장 커넥터 | |
KR100835466B1 (ko) | 반도체 테스트장치의 핀 일렉트로닉스 확장 구조 | |
KR20040057495A (ko) | 테스트 보드 시스템 및 입출력 신호선 분할을 통한 범프형식의 jtag 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120903 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140829 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180903 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190902 Year of fee payment: 14 |