KR100622143B1 - 입출력 포트의 다중화 장치 - Google Patents

입출력 포트의 다중화 장치 Download PDF

Info

Publication number
KR100622143B1
KR100622143B1 KR1020040045667A KR20040045667A KR100622143B1 KR 100622143 B1 KR100622143 B1 KR 100622143B1 KR 1020040045667 A KR1020040045667 A KR 1020040045667A KR 20040045667 A KR20040045667 A KR 20040045667A KR 100622143 B1 KR100622143 B1 KR 100622143B1
Authority
KR
South Korea
Prior art keywords
input
output port
pin
control signal
output
Prior art date
Application number
KR1020040045667A
Other languages
English (en)
Other versions
KR20050120350A (ko
Inventor
김광진
배성한
Original Assignee
주식회사 파이오링크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파이오링크 filed Critical 주식회사 파이오링크
Priority to KR1020040045667A priority Critical patent/KR100622143B1/ko
Publication of KR20050120350A publication Critical patent/KR20050120350A/ko
Application granted granted Critical
Publication of KR100622143B1 publication Critical patent/KR100622143B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 입출력 포트와 기능 모듈간의 경로를 스위칭함으로써 하나의 입출력 포트를 다용도의 포트로 사용하기 위한 다중화 장치에 관한 것이다.
본 발명의 바람직한 일실시예에 따른 입출력 포트의 다중화 장치는 복수의 핀을 구비하고, 상기 핀을 통해 소정의 신호를 입력 또는 출력하는 입출력 포트 - 상기 복수의 핀은 소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함함 -; 및 상기 제어 신호에 따라 상기 입출력 포트에서 입력 또는 출력되는 상기 신호의 경로를 하나 이상의 기능 모듈로 스위칭하는 스위칭부를 포함하고, 상기 하나 이상의 기능 모듈은 상기 다중화 장치가 포함된 소정의 시스템에 대한 하드웨어 디버깅 기능을 수행하는 것을 특징으로 한다.
본 발명은 임베디드 시스템에서 하드웨어 디버깅을 위해 별도로 외부로 연결되는 포트를 더 추가하지 않고, 기존의 입출력 포트를 이용할 수 있는 장치를 제공할 수 있다.
스위칭, 입출력 포트, 다중화 장치, 하드웨어 디버깅

Description

입출력 포트의 다중화 장치{MULTIPLEXING APPARATUS OF INPUT/OUTPUT PORT}
도 1은 본 발명의 실시예에 따른 입출력 포트의 다중화 장치의 구성도를 나타내는 도면이다.
도 2는 본 발명에 따른 임베디드 시스템에서 입출력 포트의 다중화 장치의 구성도를 나타내는 도면이다.
도 3은 본 발명에 따른 입출력 포트에서 제어 신호 입력 핀의 구조를 나타내는 도면이다.
도 4는 본 발명의 구체적인 실시예에 따른 릴레이를 사용하는 입출력 포트의 다중화 장치의 구성도를 나타내는 도면이다.
도 5는 본 발명의 구체적인 실시예에 따른 입출력 포트의 다중화 장치의 회로도를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1~N: 기능 모듈 110, 210, 410: 입출력 포트
120, 220, 420: 스위칭부 201: 테스트 모듈
202: 입출력 제어 모듈 301: 제어 신호 입력 핀
302: 입출력 신호 입력 핀 421, 422, 423: 릴레이
본 발명은 입출력 포트의 다중화 장치에 관한 것으로서, 보다 상세하게는 입출력 포트와 기능 모듈간의 경로를 스위칭함으로써 하나의 입출력 포트를 다용도의 포트로 사용하기 위한 다중화 장치에 관한 것이다.
일반적으로 포트(port)는 컴퓨터나 통신 장비와 같은 시스템에서 다른 장치와 물리적으로 접속되는 특정한 부위를 말하며, 대개 소켓이나 플러그 등의 형태로 되어 있다. 입출력 포트(Input/Output port)는 시스템이 다른 장치와 물리적으로 접속하여 다른 장치로부터 신호를 입력 받거나 시스템에서 다른 장치로 신호를 출력하는 포트를 의미한다.
최근에 이러한 시스템의 추세는 점점 더 많은 기능 모듈을 더 소형 기기에 내장할 것을 요구하고 있다. 이로 인해 시스템은 점점 많은 종류의 입출력 포트를 필요로 하지만 이를 장착할 공간이 한정되어 있으므로 기능 모듈의 설치로 인해 장착 공간이 오히려 줄어들고 있는 실정이다. 이를 해결하기 위해 단순히 입출력 포트의 크기를 작게 만드는 방법은 그 한계가 있다. 그러므로 이를 해결하는 방안의 하나로 입출력 포트의 다중화 장치를 고안이 절실히 요구되고 있다. 이러한 요구에 부응한 일례로 임베디드 시스템에서의 조립 테스트를 위한 JTAG 기능을 고려해볼 수 있다.
통상적으로 임베디드 시스템(embedded system)은 프로세서들에 의해 동작하는 제어 시스템으로서, 마이크로 프로세서가 삽입된 시스템을 총칭하는 개념이다. 일반적으로 임베디드 시스템은 대량으로 양산되는 가전 제품류와 소량 제작되는 제어 보드군으로 크게 나눌 수 있다. 이때, 양산되는 시스템 프로그램은 제품 제작에 들어가기 전에 수많은 테스트를 거치게 된다. 즉 제품 출시후에 문제가 발생되어 회수해야 하는 일이 없도록 안정적인 동작을 수행하는지의 테스트를 실시하게 된다. 따라서, 임베디드 시스템은 자체적인 테스트를 수행하기 위해서 JTAG 테스트 모듈을 내부에 구비할 수 있다.
JTAG(Joint Test Action Group)은 합동 시험 활동 그룹으로서 그 구성원들은 부품 시험 기술 표준서 IEEE 1149.1을 작성하고 시험 기술을 발전시키는 활동을 주로 수행하고 있다.
IEEE 표준 1149.1은 ASIC, 상호 접속 테스트를 위한 경계 스캔 실현을 규정한다. JTAG 표준은 스캔 입력(입력 핀에서 직렬 데이터를 수신) 및 스캔 출력(출력 핀에서 ASIC으로부터 직렬 데이터를 수신)을 갖는 회로의 일부로서 테스트 중의 주문형 반도체(Application Specific Integrated Circuit; ASIC) 상에 배치된 스캔 기반 구조이다.
JTAG 표준은 ASIC이 회로 기판 상에 설치된 후에 ASIC과 기판 레벨 상호 접속 모두를 검증하는데 사용된다. 현재 사용되는 라우팅 밀도와 상기 회로 기판 상에 설치된 상태에서 억세스 가능한 핀들을 사용하지 않은 ASIC의 이용으로 인해, 조립 후에 회로 기판과 그 위에 설치된 ASIC를 테스트하는 것은 점점 어렵게 되고 있다. JTAG 1149.1 표준은 표준 ASIC 기능 회로와 ASIC의 핀들 사이에 배치된 경계 스캔 레지스터를 사용한 개별 ASIC 내로 조립되는 특수 회로를 포함하는 구조이 다. JTAG 표준의 특수 테스트 기능은 ASIC 상의 JTAG 회로가 ASIC의 인터페이스를 대신하고 ASIC의 출력 신호들을 구동하여 이 신호들이 회로 기판 상에서 상호 접속된 ASIC들의 JTAG 경계 스캔에 의해 캡쳐링될 수 있게 한다. JTAG 회로는 또한 유사한 방법으로 회로 기판상에 설치된 상태에서 ASIC의 내부 동작을 테스트하는데 사용할 수 있다. 이는 테스트 클럭(Test Clock), 테스트 모드 선택(Test Mode Select), 테스트 데이터 입력(Test Data In), 테스트 데이터 출력(Test Data Out), 테스트 리셋(Test Reset) 신호를 통한 외부 표준 JTAG 제어기의 제어하에 수행된다.
JTAG를 이용하여 직렬 테스트하는 일반적인 개념은 집적 회로 소자 내부의 회로를 자극하기 위해 즉, 회로로부터 소정의 출력 신호들을 발생시키기 위해 다수개의 집적 회로 소자들 내부로 그리고 그들을 통하여 직렬 데이터를 쉬프트(shift)시키는 것이다. 그런 후에 집적 회로 소자에서 JTAG 마스트 테스트 회로로 쉬프트된다. 만약, 마스트 테스트 회로로 돌아온 데이터 스트림(data stream)이 정상 동작시의 신호와 다른 경우, 테스트 회로에 의해 회로 내의 오동작을 검출하는 것이 가능하다.
종래 임베디드 시스템에서는 하드웨어에 문제가 생기면 모두 분해하고 문제를 분석해야 하는 불편함이 있다. 또한, 종래 임베디드 시스템에서 PLD와 같이 JTAG 신호를 사용해서 업그레이드하는 IC의 경우에도 업그레이드를 해야 할 필요성이 있는 경우에 장비를 개봉하거나 분해해야 하는 번거로움이 있다. 이를 위해서 별도로 JTAG 포트를 장착할 수도 있으나 장비의 외관상 문제가 있거나 장비의 보안 문제가 대두된다.
요즈음에 중요한 IC들은 대부분이 JTAG 포트를 내장하고 있어 하드웨어 조립 불량 등의 문제가 발생하였을 경우에 테스트를 할 수 있도록 지원하고 있으나 장비의 조립 상태에서는 JTAG를 통해 해당 IC를 디버깅하기 어렵다는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 복수개의 기능 모듈을 하나의 입출력 포트를 통해 외부와 인터페이스할 수 있는 입출력 포트의 다중화 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 입출력 포트에 접속되는 케이블 또는 커넥터의 종류를 자동으로 감지함에 따라 사용자가 별도로 조작하지 않고서도 입출력 포트의 용도를 변경할 수 입출력 포트의 다중화 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 임베디드 시스템에서 하드웨어 디버깅을 위해 별도로 외부로 연결되는 포트를 더 추가하지 않고, 기존의 입출력 포트를 이용할 수 있는 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 임베디드 시스템에서 입출력 포트를 JTAG를 위한 포트로 사용하기 위한 다중화 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 입출력 포트의 호환성을 유지하면서 확장이 가능한 입출력 포트의 다중화 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 입출력 포트와 연결된 케이블 또는 커넥터의 종류에 따라 내부의 기능 모듈을 자동으로 선택할 수 있는 입출력 포트의 다중화 장치를 제공하 는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 바람직한 일실시예에 따른 입출력 포트의 다중화 장치는 복수의 핀을 구비하고, 상기 핀을 통해 소정의 신호를 입력 또는 출력하는 입출력 포트 - 상기 복수의 핀은 소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함함 -; 및 상기 제어 신호에 따라 상기 입출력 포트에서 입력 또는 출력되는 상기 신호의 경로를 하나 이상의 기능 모듈로 스위칭하는 스위칭부를 포함하고, 상기 하나 이상의 기능 모듈은 상기 다중화 장치가 포함된 소정의 시스템에 대한 하드웨어 디버깅 기능을 수행하는 것을 특징으로 한다.
또한, 본 발명의 다른 일실시예에 따른 임베디드 시스템에서 하드웨어 디버깅을 위한 입출력 포트 다중화 장치는 복수의 핀을 구비하고, 상기 핀을 통해 소정의 신호를 입력 또는 출력하는 입출력 포트 - 상기 복수의 핀은 소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함함 -; 상기 제어 신호에 따라 상기 입출력 포트에서 입력 또는 출력되는 상기 신호의 경로를 하나 이상의 기능 모듈로 스위칭하는 스위칭부를 포함하고, 상기 하나 이상의 기능 모듈은, 상기 시스템의 하드웨어 디버깅(debugging)을 수행하는 테스트 모듈 및 상기 입출력 포트로부터 입력된 신호에 따라 상기 시스템의 동작을 제어하기 위한 입출력 제어 모듈을 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 따른 입출력 다중화 장치를 실시예로 들어 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 입출력 포트의 다중화 장치의 구성도를 나타내는 도면으로서, 입출력 포트의 다중화 장치는 입출력 포트(110), 스위칭부(120)를 포함한다.
도 1을 참조하면, 기능 모듈(1~N)은 본 발명에 따른 다중화 장치가 포함된 소정의 시스템에 대한 하드웨어 디버깅 기능을 수행하는 모듈을 하나 이상 포함한다. 입출력 포트(110)는 복수의 핀(pin)을 구비하고, 상기 핀을 통해 소정의 신호를 입력 또는 출력한다. 상기 핀은 소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함한다. 입출력 포트(110)는 소정의 케이블(Cable) 이나 커넥터(Connector)가 접속될 수 있으며, 상기 접속되는 케이블 또는 커넥터에 따라 상기 제어 신호 입력 핀에 인가되는 제어 신호가 달라진다. 스위칭부(120)는 상기 제어 신호에 따라 입출력 포트(110)에서 입력 또는 출력되는 상기 신호의 경로를 하나 이상의 기능 모듈(1~N)로 스위칭한다. 스위칭부(120)는 실시예로서 아날로그 멀티플렉서(analog multiplexer) 또는 릴레이(relay)로 구현될 수 있다.
스위칭부(120)가 아날로그 멀티플렉서로 구현될 때 전원이 인가되는 경우, 소정의 인에이블 신호(enable signal)를 인가 받고, 입출력 포트(110)의 제어 신호 입력 핀으로 인가되는 제어 신호에 따라 기능 모듈(1~N) 중 어느 하나와 입출력 포트(110) 간의 경로를 선택하거나 기능 모듈(1~N)과 입출력 포트(110) 간의 경로를 모두 차단한다.
스위칭부(120)가 릴레이로 구현될 때 입출력 포트(110)의 제어 신호 입력 핀으로 인가되는 제어 신호에 따라 전원의 인가 여부와 상관없이 입출력 포트(110)와 기능 모듈(1~N) 간의 경로 중 어느 하나를 연결하도록 제어한다.
도 2는 본 발명의 또 다른 실시예에 따른 임베디드 시스템에서 입출력 포트의 다중화 장치의 구성도를 나타내는 도면으로서, 임베디드 시스템에서 입출력 포트의 다중화 장치는 입출력 포트(210) 및 스위칭부(220)를 포함하여 구성될 수 있다.
도 2를 참조하면, 테스트 모듈(201)은 상기 임베디드 시스템의 하드웨어 디버깅(Debugging)을 수행한다. 입출력 제어 모듈(202)은 상기 임베디드 시스템의 동작을 제어한다. 입출력 포트(210)은 대표적으로 콘솔(console), VGA, 병렬 포트(parallel port)등이 있으며, 임베디드 시스템에서 커넥터 또는 케이블을 통해 외부와 연결된 후 원하는 기능을 수행할 수 있도록 신호를 입력 또는 출력한다. 입출력 포트(210)은 복수 개의 핀을 구비하고, 상기 핀을 통해 신호를 입력 또는 출력하고, 상기 핀은 소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함한다.
입출력 포트(210)은 테스트 모듈(201)이 JTAG 테스트 방식에 따라 동작하는 경우, 3.3Vcc, GND, TDI(Test Data In), TDO(Test Data Out), TCK(Test Clock), TMS(Test Mode Select)를 할당하기 위한 핀을 포함할 수 있다.
스위칭부(220)는 상기 제어 신호에 따라 상기 입출력 포트에서 입력 또는 출력되는 상기 신호의 경로를 테스트 모듈(201) 또는 입출력 제어 모듈(202)로 스위칭한다. 스위칭부(220)는 디폴트(default) 모드인 경우 입출력 포트(210)와 입출력 제어 모듈(202)간의 경로가 연결되도록 스위칭한다. 또한, 스위칭부(220)는 입출력 포트(210)에 JTAG 커넥터 또는 케이블이 접속될 때 상기 제어 신호 입력 핀으 로부터 그에 대응되는 제어 신호를 인가 받아 입출력 포트(210)와 테스트 모듈(201)간의 경로가 연결되도록 스위칭한다.
도 3은 본 발명에 따른 입출력 포트에서 제어 신호 입력 핀의 구조를 나타내는 도면이다.
도 3을 참조하면, 제어 신호 입력 핀(301)은 상기 제어 신호가 입출력 포트(110, 210)의 다른 핀(302)에 인가되는 신호보다 먼저 인가되도록 상기 입출력 포트의 다른 핀보다 더 돌출되도록 구현될 수 있다. 제어 신호 입력 핀(301)에 인가되는 신호가 입출력 포트(110, 210)의 제어 신호 입력 핀(301)이외의 다른 입출력 신호 핀(302)에 인가되는 신호보다 먼저 인가되도록 하기 위해 전원 핀을 활용하는 경우, 채널의 변경이 빨리 이루어질 수 있기 때문에 시스템 동작의 안정성을 높일 수 있다. 제어 신호 입력 핀(301)은 입출력 포트(110, 210)의 더미(dummy) 핀 또는 전원 핀을 사용할 수 있다. 제어 신호 입력 핀(301)의 수는 최소
Figure 112004026496397-pat00001
이상의 자연수이다. 상기 N은 기능 모듈(1~N)의 개수이다.
스위칭부(120, 220)는 입출력 포트(110, 210)에 소정의 케이블 또는 커넥터가 접속될 때 제어 신호 입력 핀(301)으로부터 그에 대응되는 제어 신호를 인가 받는다. 스위칭부(120, 220)는 제1 기능(테스트)용 케이블 또는 커넥터가 접속된 경우 입출력 포트(110, 210)의 제어 신호 입력 핀(301)으로부터 제1 기능(테스트)용 케이블 또는 커넥터의 접속에 따른 제어 신호를 입력 받아 입출력 핀(302)과 제1 기능(테스트) 모듈(1, 201)간의 경로가 연결되도록 스위칭한다. 스위칭부(120, 220)는 제2 기능(입출력 제어)용 케이블 또는 커넥터가 접속된 경우 입출력 포트(110, 210)의 제어 신호 입력 핀(301)으로부터 상기 제2 기능(입출력 제어)용 케이블 또는 커넥터의 접속에 따라 그에 대응되는 제어 신호를 입력 받아 입출력 핀(302)과 제2 기능(입출력 제어) 모듈(N, 202)간의 경로가 연결되도록 스위칭한다.
도 4는 릴레이를 사용하는 입출력 포트의 다중화 장치의 회로 구성도를 나타내는 도면으로서, 입출력 포트의 다중화 장치는 입출력 포트(410), 제1~3 릴레이(421~423)로 구성된 스위칭부(420)를 포함한다.
도 4를 참조하면, 하나의 입출력 포트(410)를 콘솔 포트와 JTAG 신호를 공유하는 방법을 도시한 것이다. 콘솔에서는 Tx, Rx, GND의 세 개의 신호를 필요로 하며, JTAG는 전원, GND, TDI, TDO, TMS, TCK의 6개의 신호를 필요로 한다. 따라서, 8개의 핀 또는 9개의 핀을 갖는 포트를 이용하면, 스위칭을 통해 모두 사용이 가능하도록 설계할 수 있다. 일례로 8개의 핀을 가진 포트를 JTAG 용도로 핀을 할당한 예를 보면 1번 핀은 전원 핀이고, 2번 핀은 TDI(Test Data In) 신호 핀이고, 3번 핀은 TDO(Test Data Out) 신호 핀이고, 4번 핀은 GND 핀이고, 5번 핀은 NC(No Connect) 핀이고, 6번 핀은 TCK(Test Clock) 신호 핀이고, 7번 핀은 TMS(Test Mode Select) 신호 핀이고, 8번 핀은 NC(No Connect) 핀이다. 5번 핀은 풀업(pull-up) 저항과 연결되어 있으므로 디폴트 시 하이(high) 상태이고, 콘솔 케이블(console cable)이 접속되면 GND와 연결되어 로우(low) 상태가 되고, PLD 케이블이 접속되면 NC(No Connect)이기 때문에 그대로 하이 상태를 유지한다. 제1 릴레이(421)는 입출력 포트(410)의 1, 2번 핀과 연결된다. 제2 릴레이(422)는 입출력 포트(410)의 3, 6번 핀과 연결된다. 제3 릴레이(423)는 입출력 포트(410)의 7, 8번 핀과 연결된다.
본 발명에 따른 입출력 포트의 다중화 장치의 구체적인 회로도의 일실시예는 도 5에 도시된 것과 같이 구현될 수 있다.
도 5는 본 발명의 구체적인 실시예에 따른 입출력 포트의 다중화 장치의 회로의 일예를 도시한 회로도이다. 도 5를 참조하면, 입출력 포트 및 제너 다이오드 등으로 구성된 스위칭 수단을 구현하기 위한 실제 회로의 일예가 도시되어 있다.
기본적으로 콘솔로 사용하기 위한 회로에 도 4에 도시된 스위칭부(420)의 구현 방법인 릴레이 회로가 도 5에 도시된 것과 같이 입출력 포트의 전단으로 삽입되게 된다. 이 경우에 기존의 콘솔 제어부로의 신호와 별도로 외부에서 삽입되는 커넥터의 종류에 따라서 릴레이에 의해 자동으로 JTAG 신호로 분기될 수 있다.
도 5에 도시된 실제 회로의 일예 이외에도 다양한 방식으로 본 발명에 따른 입출력 포트의 다중화 장치가 구현될 수 있음은 당업자에게 자명하다고 할 것이다.
본 발명에 따르면, 복수의 기능 모듈을 하나의 입출력 포트를 통해 외부와 인터페이스할 수 있도록 하는 입출력 포트의 다중화 장치를 제공할 수 있다.
또한 본 발명에 따르면, 입출력 포트에 접속되는 케이블 또는 커넥터의 종류를 감지하여 자동으로 복수의 기능 모듈 중 하나와의 경로를 선택할 수 있는 입출력 포트의 다중화 장치를 제공할 수 있다. 따라서, 본 발명은 입출력 포트에 접속되는 케이블 또는 커넥터의 종류를 자동으로 감지함에 따라 사용자가 별도로 조작 하지 않고서도 입출력 포트의 용도를 변경할 수 있다.
또한 본 발명에 따르면, 임베디드 시스템에서 하드웨어 디버깅을 위해 별도로 외부로 연결되는 포트를 더 추가하지 않고, 기존의 입출력 포트를 이용할 수 있는 입출력 포트의 다중화 장치를 제공할 수 있다.
또한 본 발명에 따르면, 임베디드 시스템에서 기존에 사용하던 입출력 포트의 호환성을 유지하면서 확장이 가능한 입출력 포트의 다중화 장치를 제공할 수 있다.
또한 본 발명에 따르면, 임베디드 시스템에서 입출력 포트를 JTAG를 위한 포트로 사용하기 위한 다중화 장치를 제공할 수 있다.
따라서, 본 발명은 대부분의 임베디드 시스템에서 공통적으로 제공되는 콘솔 포트를 기본적인 입출력 포트로 사용하여 JTAG 포트로 겸용할 수 있는 이점이 있다.
게다가, 본 발명은 임베디드 시스템에서 입출력 포트를 JTAG 포트로 사용할 수 있으므로 내부의 플래시 업그레이드(flash upgrade), PLD 코드 업그레이드, 생산 불량 검사 등을 수행할 수 있다.
또한, 본 발명은 임베디드 시스템에서 콘솔 포트와 JTAG 포트의 기능이 결합됨에 따라 평소에는 콘솔 포트로 사용하다가 필요한 경우 JTAG 케이블을 장착하면 콘솔 포트를 JTAG 포트로 사용할 수 있으므로 장비를 개봉(open)하지 않고도 플래시 업그레이드, PLD 코드 업그레이드, 생산 불량 검사 등을 수행할 수 있는 이점이 있다.
이와 같이 본 발명에 따르면, 하드웨어 디버깅 및 PLD와 같은 디바이스의 프로그램 수행에 사용되는 JTAG 체인을 별도로 외부로 연결되는 포트를 구성하지 않고, 원래 외부로 연결되는 입출력 포트와 겸용으로 사용하도록 설계함으로써 장비의 분해 없이도 하드웨어 디버깅 또는 PLD와 같은 디바이스의 프로그램이 가능한 이점이 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (9)

  1. 입출력 포트의 다중화 장치에 있어서,
    소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함한 복수 개의 핀을 구비하고, 상기 핀을 통해 소정의 신호를 입력 또는 출력하는 입출력 포트; 및
    상기 제어 신호에 따라 상기 입출력 포트와 복수 개의 기능 모듈간의 경로를 스위칭하는 스위칭부
    를 포함하고,
    상기 스위칭부는 아날로그 멀티플렉서 또는 릴레이를 포함하고,
    1) 상기 스위칭부는 상기 아날로그 멀티플렉서인 경우 전원이 인가되면 상기 복수 개의 기능 모듈 중 어느 하나의 기능 모듈과 상기 입출력 포트간의 경로가 연결되도록 스위칭하거나 또는 상기 복수 개의 기능 모듈과 상기 입출력 포트간의 경로가 모두 차단되도록 스위칭하고,
    2) 상기 스위칭부는 상기 릴레이인 경우 전원 인가 여부와 상관없이 상기 입출력 포트와 상기 복수 개의 기능 모듈간의 경로 중 어느 하나를 항상 연결하도록 스위칭하는 것을 특징으로 하는 입출력 포트 다중화 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 임베디드 시스템에서 하드웨어 디버깅을 위한 입출력 포트 다중화 장치에 있어서,
    소정의 제어 신호가 입력되는 제어 신호 입력 핀을 포함하는 복수 개의 핀을 구비하고, 상기 핀을 통해 소정의 신호를 입력 또는 출력하는 입출력 포트; 및
    상기 제어 신호에 따라 상기 입출력 포트와 복수 개의 기능 모듈간의 경로를 스위칭하는 스위칭부
    를 포함하고,
    상기 복수 개의 기능 모듈은,
    상기 시스템의 하드웨어 디버깅을 수행하는 테스트 모듈 및 상기 입출력 포트로부터 입력된 신호에 따라 상기 시스템의 동작을 제어하기 위한 입출력 제어 모듈을 포함하고,
    상기 스위칭부는 아날로그 멀티플렉서 또는 릴레이를 포함하고,
    1) 상기 스위칭부는 상기 아날로그 멀티플렉서인 경우 전원이 인가되면 상기 복수 개의 기능 모듈 중 어느 하나의 기능 모듈과 상기 입출력 포트간의 경로가 연결되도록 스위칭하거나 또는 상기 복수 개의 기능 모듈과 상기 입출력 포트간의 경로가 모두 차단되도록 스위칭하고,
    2) 상기 스위칭부는 상기 릴레이인 경우 전원 인가 여부와 상관없이 상기 입출력 포트와 상기 복수 개의 기능 모듈간의 경로 중 어느 하나를 항상 연결하도록 스위칭하는 것을 특징으로 하는 입출력 포트 다중화 장치.
  6. 제1항 또는 제5항에 있어서,
    상기 제어 신호 입력 핀은 상기 제어 신호가 상기 입출력 포트의 다른 핀에 인가되는 신호보다 먼저 인가되도록 상기 입출력 포트의 다른 핀보다 더 돌출됨을 특징으로 하는 입출력 포트 다중화 장치.
  7. 제1항 또는 제5항에 있어서,
    상기 제어 신호 입력 핀은 상기 입출력 포트의 더미(dummy) 핀 또는 전원 핀임을 특징으로 하는 입출력 포트 다중화 장치.
  8. 제1항 또는 제5항에 있어서,
    상기 제어 신호 입력 핀 수는 최소
    Figure 112006022844639-pat00002
    이상의 자연수이며, 상기 N은 상기 기능 모듈의 개수인 것을 특징으로 하는 입출력 포트 다중화 장치.
  9. 제5항에 있어서,
    상기 입출력 포트는 상기 테스트 모듈이 JTAG 테스트 방식에 따라 동작하는 경우, Vcc, GND, TDI(Test Data In), TDO(Test Data Out), TCK(Test Clock), TMS(Test Mode Select)를 할당하기 위한 핀을 포함하는 것을 특징으로 하는 입출력 포트 다중화 장치.
KR1020040045667A 2004-06-18 2004-06-18 입출력 포트의 다중화 장치 KR100622143B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040045667A KR100622143B1 (ko) 2004-06-18 2004-06-18 입출력 포트의 다중화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040045667A KR100622143B1 (ko) 2004-06-18 2004-06-18 입출력 포트의 다중화 장치

Publications (2)

Publication Number Publication Date
KR20050120350A KR20050120350A (ko) 2005-12-22
KR100622143B1 true KR100622143B1 (ko) 2006-09-14

Family

ID=37292884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045667A KR100622143B1 (ko) 2004-06-18 2004-06-18 입출력 포트의 다중화 장치

Country Status (1)

Country Link
KR (1) KR100622143B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764062B1 (ko) * 2006-05-01 2007-10-09 엘아이지넥스원 주식회사 항공기의 다중화 컴퓨터 시스템
KR102069521B1 (ko) * 2017-12-07 2020-01-23 (주)로보티즈 유니버설 입출력 인터페이스 장치 및 그 제어 방법
KR102660882B1 (ko) * 2023-12-01 2024-04-25 주식회사 테스트웍스 임베디드 장치의 물리적 연결 테스트 방법 및 이를 수행하는 컴퓨팅 장치

Also Published As

Publication number Publication date
KR20050120350A (ko) 2005-12-22

Similar Documents

Publication Publication Date Title
US5428624A (en) Fault injection using boundary scan
KR100896538B1 (ko) 전자 장치
US7409612B2 (en) Testing of integrated circuits
US6499124B1 (en) Intest security circuit for boundary-scan architecture
KR100265138B1 (ko) Jtag를 사용한 입/출력 토글 테스트 방법
CN109154633B (zh) 全垫覆盖边界扫描
US7076708B2 (en) Method and apparatus for diagnosis and behavior modification of an embedded microcontroller
US7219278B2 (en) Configurator arrangement and approach therefor
US20040193979A1 (en) Circuit configurator arrangement and approach therefor
KR100622143B1 (ko) 입출력 포트의 다중화 장치
EP1601984B1 (en) Automatically detecting and routing of test signals
US7610535B2 (en) Boundary scan connector test method capable of fully utilizing test I/O modules
KR20070059327A (ko) 보드를 점검하는 제이택 데이지 체인 장치
US7970569B2 (en) Apparatus and method for connection test on printed circuit board
CN112585486A (zh) 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法
US6865703B2 (en) Scan test system for semiconductor device
Chakraborty et al. A novel fault injection method for system verification based on FPGA boundary scan architecture
KR100997775B1 (ko) Ｊｔａｇ 스캔 체인 시스템
US7051254B2 (en) Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device
KR100204565B1 (ko) 바운더리 스캔 입출력 신호 연결 제어장치
US7117274B2 (en) Graphical user interface and approach therefor
Collins Design considerations in using 1149.1 as a backplane test bus
KR100617764B1 (ko) 인터페이스 커넥터를 통해 검증 기기와 연결하기 위한이동통신 단말기와 그를 위한 확장 커넥터
KR100835466B1 (ko) 반도체 테스트장치의 핀 일렉트로닉스 확장 구조
KR20040057495A (ko) 테스트 보드 시스템 및 입출력 신호선 분할을 통한 범프형식의 ｊｔａｇ 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 14