KR100620877B1 - Multidomain vertically aligned liquid crystal display device and manufacturing method thereof - Google Patents

Multidomain vertically aligned liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
KR100620877B1
KR100620877B1 KR1019990061695A KR19990061695A KR100620877B1 KR 100620877 B1 KR100620877 B1 KR 100620877B1 KR 1019990061695 A KR1019990061695 A KR 1019990061695A KR 19990061695 A KR19990061695 A KR 19990061695A KR 100620877 B1 KR100620877 B1 KR 100620877B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
pixel electrode
bus line
protrusion
Prior art date
Application number
KR1019990061695A
Other languages
Korean (ko)
Other versions
KR20000048395A (en
Inventor
다끼자와히데아끼
가와이사또루
가마다쓰요시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000048395A publication Critical patent/KR20000048395A/en
Application granted granted Critical
Publication of KR100620877B1 publication Critical patent/KR100620877B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133742—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

한 쌍의 기판이 그 사이에 간극을 두고 평행하게 배치된다. 기판 사이에는 부의 유전률 이방성을 갖는 액정 분자를 함유하는 액정 재료가 충전된다. 액정 분자는 호메오트로픽 형태로 배향된다. 기판 중 하나의 대향 면 상에는, 픽셀 전극이 매트릭스 형태로 배치되고, 데이터 버스 라인과 게이트 버스 라인이 배치된다. 게이트 버스 라인은 각 픽셀 전극의 내부 영역을 통과한다. 기판의 대향 면 상에는 스위치 소자가 형성된다. 각 스위치 소자는 다른 행에서 게이트 버스 라인에 의해 제어된다. 기판 중 하나의 대향 면 상에는 돌출부가 형성된다. 돌출부는 픽셀 전극의 영역을 복수의 영역으로 분할하고, 각각 게이트 버스 라인 상에서 만곡된다. 기판 중 다른 하나의 대향 면 상에는 도메인 경계 규정 유닛이 형성된다. 돌출부와 도메인 경계 규정 유닛은 각 도메인의 경계를 획정한다. A pair of substrates are arranged in parallel with a gap therebetween. A liquid crystal material containing liquid crystal molecules having negative dielectric anisotropy is filled between the substrates. Liquid crystal molecules are oriented in homeotropic form. On opposite sides of one of the substrates, pixel electrodes are arranged in a matrix, and data bus lines and gate bus lines are arranged. The gate bus line passes through the inner region of each pixel electrode. The switch element is formed on the opposite surface of the substrate. Each switch element is controlled by a gate bus line in another row. Projections are formed on opposite sides of one of the substrates. The protrusions divide the area of the pixel electrode into a plurality of areas, and are each curved on the gate bus line. A domain boundary defining unit is formed on the opposite side of the other of the substrates. The protrusion and domain boundary defining unit define the boundary of each domain.

액정 표시 장치, 호메오트로픽Liquid Crystal Display, Homeotropic

Description

복수의 도메인이 수직 배향된 액정 표시 장치 및 그 제조 방법{MULTIDOMAIN VERTICALLY ALIGNED LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}Liquid crystal display device having a plurality of domains vertically aligned and a method of manufacturing the same {MULTIDOMAIN VERTICALLY ALIGNED LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

도1은 본 발명의 제1 실시예에 의한 액정 표시 장치의 평면도.1 is a plan view of a liquid crystal display device according to a first embodiment of the present invention.

도2는 제1 실시예의 액정 표시 장치의 TFT의 평면도.Fig. 2 is a plan view of a TFT of the liquid crystal display device of the first embodiment.

도3은 제1 실시예의 액정 표시 장치의 픽셀 영역을 나타낸 단면도.Fig. 3 is a sectional view showing a pixel region of the liquid crystal display device of the first embodiment.

도4는 제1 실시예의 액정 표시 장치의 TFT 영역을 나타낸 단면도.Fig. 4 is a sectional view showing a TFT region of the liquid crystal display device of the first embodiment.

도5는 본 발명의 제2 실시예에 의한 액정 표시 장치의 평면도.5 is a plan view of a liquid crystal display according to a second embodiment of the present invention.

도6은 본 발명의 제3 실시예에 의한 액정 표시 장치의 평면도.6 is a plan view of a liquid crystal display according to a third embodiment of the present invention.

도7은 본 발명의 제4 실시예에 의한 액정 표시 장치의 평면도.7 is a plan view of a liquid crystal display according to a fourth embodiment of the present invention.

도8은 본 발명의 제5 실시예에 의한 액정 표시 장치의 평면도.8 is a plan view of a liquid crystal display according to a fifth embodiment of the present invention.

도9는 본 발명의 제6 실시예에 의한 액정 표시 장치의 평면도.9 is a plan view of a liquid crystal display according to a sixth embodiment of the present invention.

도10은 본 발명의 제7 실시예에 의한 액정 표시 장치의 평면도.10 is a plan view of a liquid crystal display according to a seventh embodiment of the present invention.

도11은 본 발명의 제8 실시예에 의한 액정 표시 장치의 평면도.Fig. 11 is a plan view of a liquid crystal display device according to an eighth embodiment of the present invention.

도12는 본 발명의 제9 실시예에 의한 액정 표시 장치의 평면도.12 is a plan view of a liquid crystal display according to a ninth embodiment of the present invention.

도13은 본 발명의 제10 실시예에 의한 액정 표시 장치의 평면도.13 is a plan view of a liquid crystal display according to a tenth embodiment of the present invention.

도14는 제11 ~ 제14 실시예에 의한 액정 표시 장치의 기본 구조를 나타낸 투시도.Fig. 14 is a perspective view showing the basic structure of a liquid crystal display device according to the eleventh to fourteenth embodiments.

도15는 제11 ~ 제14 실시예에 의한 액정 표시 장치의 기본 구조를 나타낸 단면도.Fig. 15 is a sectional view showing the basic structure of a liquid crystal display device according to the eleventh to fourteenth embodiments.

도16a 및 도16b는 제11 ~ 제14 실시예에 의한 액정 표시 장치의 돌출부의 배치를 나타낸 투시도 및 단면도.16A and 16B are a perspective view and a sectional view showing the arrangement of protrusions of the liquid crystal display according to the eleventh to fourteenth embodiments.

도17은 제11 ~ 제14 실시예에 의한 액정 표시 장치의 TFT 기판의 기본 구조를 나타낸 평면도.Fig. 17 is a plan view showing the basic structure of a TFT substrate of the liquid crystal display device according to the eleventh to fourteenth embodiments.

도18은 제11 ~ 제14 실시예에 의한 액정 표시 장치의 돌출부의 단면도.Fig. 18 is a sectional view of a projection of the liquid crystal display device according to the eleventh to fourteenth embodiments.

도19a ~ 도19d는 도18에 나타낸 돌출부를 형성하는 방법을 설명한 단면도.19A to 19D are cross-sectional views illustrating a method of forming the protrusion shown in Fig. 18. Figs.

도20은 제11 실시예의 액정 표시 장치의 TFT 기판을 나타낸 평면도.Fig. 20 is a plan view showing a TFT substrate of the liquid crystal display of the eleventh embodiment.

도21은 단절된 드레인 버스 라인을 복구하는 돌출부의 절단점과 결합점을 나타낸 단면도.Fig. 21 is a sectional view showing a cut point and a joining point of a protrusion for recovering a disconnected drain bus line.

도22는 본 발명의 제12 실시예에 의한 액정 표시 장치의 평면도.Fig. 22 is a plan view of a liquid crystal display device according to a twelfth embodiment of the present invention.

도23은 본 발명의 제13 실시예에 의한 액정 표시 장치의 평면도.Fig. 23 is a plan view of a liquid crystal display device according to a thirteenth embodiment of the present invention.

도24는 본 발명의 제14 실시예에 의한 액정 표시 장치의 평면도.24 is a plan view of a liquid crystal display according to a fourteenth embodiment of the present invention.

도25a ~ 도25c는 장치의 시각 특성(visual angle characteristics)을 설명하는, 종래의 호메오트로픽형 액정 표시 장치의 개략 단면도.25A to 25C are schematic cross-sectional views of a conventional homeotropic liquid crystal display device illustrating visual angle characteristics of the device.

도26은 본 발명자에 의해 이미 제안되었던 액정 표시 장치의 평면도.Fig. 26 is a plan view of a liquid crystal display device which has already been proposed by the present inventors.

도27a 및 도27b는 도26에 나타낸 액정 표시 장치의 단면도.27A and 27B are cross-sectional views of the liquid crystal display shown in FIG.

본 발명은 액정 표시 장치에 관한 것이고, 특히 전계가 인가되지 않을 때 대향 기판 사이에서 액정 분자가 수직 배향(호메오트로픽 배향(homeotropic alignment))되고, 하나의 픽셀이 복수의 도메인으로 분할된 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and in particular, a liquid crystal display in which liquid crystal molecules are vertically aligned (homeotropic alignment) between opposing substrates when no electric field is applied, and one pixel is divided into a plurality of domains. Relates to a device.

도25a ~ 도25c는 각각 흑색 표시 상태, 중간조(halftone) 표시 상태 및 백색 표시 상태에 대해 설명하는 종래의 호메오트로픽 배향형 액정 표시 장치의 개략 단면도이다. 한 쌍의 기판(100, 101) 사이에는 부의 유전률 이방성(dielectric anisotropy)을 갖는 액정 분자를 함유하는 액정 재료가 충전된다. 기판(100, 101)의 외부에는 편광 축이 직각으로 교차하는 편광 판(polarizer plate)이 배치된다.25A to 25C are schematic cross-sectional views of a conventional homeotropic alignment type liquid crystal display device for explaining a black display state, a halftone display state, and a white display state, respectively. Between the pair of substrates 100 and 101 is filled a liquid crystal material containing liquid crystal molecules having negative dielectric anisotropy. Outside the substrates 100 and 101, polarizer plates in which polarization axes cross at right angles are disposed.

도25a에 나타내는 바와 같이, 전압이 인가되지 않을 때, 액정 분자(102)는 기판(100, 101)에 대해 수직으로 배향되어 흑색이 표시된다. 기판에 대해 전압이 인가되어 도25c에 나타내는 바와 같이, 기판에 평행하게 액정 분자(102)를 배향시키면, 액정 층을 관통하는 광의 편광 방향이 회전하여 백색이 표시된다.As shown in Fig. 25A, when no voltage is applied, the liquid crystal molecules 102 are oriented perpendicular to the substrates 100 and 101 so that black is displayed. As voltage is applied to the substrate and as shown in Fig. 25C, when the liquid crystal molecules 102 are oriented parallel to the substrate, the polarization direction of the light passing through the liquid crystal layer is rotated to display white.

도25b에 나타내는 바와 같이, 백색 화상이 얻어질 때보다 낮은 전압이 인가되면, 액정 분자(102)는 기판에 대해 비스듬하게 배향된다. 기판에 대해 수직한 방향을 따라서 전파하는 광(L1)에 의해 중간조의 화상이 얻어진다. 도25b를 볼 때, 우하(右下)로부터 좌상(左上)으로 전파하는 광은 액정 층의 복굴절 효과를 거의 받지 않는다. 그러므로, 표시 화면을 좌상으로부터 볼 때, 흑색이 표시된다. 이와 반대로, 도25b를 볼 때, 좌하(左下)로부터 우상(右上)으로 전파하는 광은 액정 층의 복굴절 효과를 상당히 받는다. 그러므로, 표시 화면을 우상으로부터 볼 때, 백색이 표시된다. 상술한 바와 같이, 호메오트로픽형 액정 표시 장치는 통상 중간조 표시 상태에서 시각 특성(visual angle characteristics)이 나쁘다. As shown in Fig. 25B, when a lower voltage is applied than when a white image is obtained, the liquid crystal molecules 102 are oriented obliquely with respect to the substrate. The halftone image is obtained by the light L1 propagating along the direction perpendicular to the substrate. 25B, light propagating from the lower right to the upper left hardly receives the birefringent effect of the liquid crystal layer. Therefore, black is displayed when the display screen is viewed from the upper left. On the contrary, in FIG. 25B, the light propagating from the lower left to the upper right receives a significant birefringence effect of the liquid crystal layer. Therefore, when the display screen is viewed from the upper right side, white color is displayed. As described above, the homeotropic liquid crystal display generally has poor visual angle characteristics in the halftone display state.

상술한 바와 같이, 종래의 호메오트로픽형 액정은 중간조 표시 상태에서 시각 특성이 나쁘다는 결점이 있다.As described above, the conventional homeotropic liquid crystal has a disadvantage of poor visual characteristics in the halftone display state.

본 발명의 목적은 시각 특성이 개선된 호메오트로픽형 액정 표시 장치를 제공하는 것이다.An object of the present invention is to provide a homeotropic liquid crystal display device having improved visual characteristics.

본 발명의 일 형태에 의하면, According to one embodiment of the present invention,

사이에 간극을 두고 평행하게 배치된 제1 및 제2 기판과,First and second substrates arranged in parallel with a gap therebetween;

부의 유전률 이방성을 갖는 액정 분자를 함유하고, 상기 제1 및 제2 기판 사이의 간극에 충전되는 액정 재료와,A liquid crystal material containing liquid crystal molecules having negative dielectric anisotropy and filled in the gap between the first and second substrates;

전계가 형성되지 않은 상태에서 액정 분자를 호메오트로픽 형태로 배향시키는 배향 막과,An alignment film for orienting liquid crystal molecules in a homeotropic form in a state where no electric field is formed,

상기 제1 기판의 대향 면 상에 형성되고, 행 방향 및 열 방향으로 규칙적으로 배치된 픽셀 전극과,A pixel electrode formed on an opposite surface of the first substrate and regularly arranged in a row direction and a column direction;

상기 제2 기판의 대향 면 상에 형성된 공통 전극과,A common electrode formed on an opposite surface of the second substrate;

상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각 열에 대응하여 구비되는 데이터 버스 라인과,A data bus line disposed on an opposite surface of the first substrate and provided in correspondence with each column of the pixel electrode;

상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각 행에 대응하여 구비되고, 상기 기판의 법선 방향을 따라서 볼 때, 대응하는 행에서 상기 픽셀 전극의 내부 영역을 통과하여 배치되는 게이트 버스 라인과,Disposed on opposite sides of the first substrate, each corresponding to each row of the pixel electrode, and disposed through the inner region of the pixel electrode in a corresponding row when viewed along a normal direction of the substrate; Gate bus lines,

상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각각에 대응하여 구비되고, 대응하는 픽셀 전극과 대응하는 데이터 버스 라인을 접속시키며, 외부에서 인가된 제어 신호에 따라서 도통 상태와 비도통 상태 사이에서 전환되는 스위치 소자와,Disposed on opposing surfaces of the first substrate, respectively provided corresponding to each of the pixel electrodes, connecting a corresponding data bus line with a corresponding pixel electrode, and inconsistent with the conduction state in accordance with an externally applied control signal; A switch element switched between conduction states,

각각 상기 스위치 소자의 각각에 구비되고, 상기 게이트 버스 라인으로부터의 제어 신호를, 대응하는 스위치 소자에 접속된 상기 픽셀 전극의 행과 다른 행에 대응하여, 대응하는 스위치 소자로 전송하는 게이트 접속 라인과,A gate connection line which is provided in each of the switch elements, and transmits a control signal from the gate bus line to a corresponding switch element corresponding to a row different from that of the pixel electrode connected to the corresponding switch element; ,

상기 제1 및 제2 기판 중 하나의 대향 면 상에 형성되고, 상기 픽셀 전극의 영역을 복수의 영역으로 분할하고, 상기 기판의 법선 방향을 따라서 볼 때, 상기 게이트 버스 라인과 교차하는 점에서 만곡되는 돌출부와,It is formed on an opposing surface of one of the first and second substrates, and divides an area of the pixel electrode into a plurality of areas, and is curved at the point of intersection with the gate bus line when viewed along the normal direction of the substrate. Projections,

상기 제1 및 제2 기판 중 다른 하나의 대향 면 상에 형성되고, 상기 기판의 법선 방향을 따라서 볼 때, 상기 돌출부의 각각으로부터 일정 거리만큼 떨어져서 배치되고, 상기 돌출부와 함께, 상기 픽셀 전극과 상기 공통 전극에 걸쳐서 전압이 인가될 때, 액정 분자의 경사 방향이 일정한 각 도메인의 경계를 획정하는 도메인 경계 규정 구조물을 포함하는 것을 특징으로 하는 액정 표시 장치가 제공된다. Formed on opposite sides of the other of the first and second substrates, and disposed along a normal direction of the substrate, and spaced apart from each of the protrusions by a predetermined distance, together with the protrusions, the pixel electrode and the When a voltage is applied across the common electrode, there is provided a liquid crystal display device comprising a domain boundary defining structure defining a boundary of each domain in which the inclination direction of the liquid crystal molecules is constant.

[실시예]EXAMPLE

본 발명의 실시예에 대해 설명하기에 앞서, JP-A-HEI-9-230991에서 본 발명 자들에 의해 제안된 호메오트로픽형(이하, 본 명세서에서는, 수직 배향(VA)형이라 한다) 액정 표시 장치에 대해 설명한다. Prior to describing an embodiment of the present invention, a homeotropic type (hereinafter, referred to herein as a vertical alignment (VA) type) liquid crystal proposed by the present inventors in JP-A-HEI-9-230991 The display device will be described.

도26은 본 발명자들에 의해 이미 제안된 VA형 액정 표시 장치의 하나의 픽셀을 나타낸 평면도이다. 복수의 게이트 버스 라인(131)은 행 방향(도26에 나타낸 바와 같이 측 방향)으로 뻗어 있다. 인접한 2개의 게이트 버스 라인(131) 사이에는, 커패시턴스 버스 라인(135)이 행 방향으로 뻗어 있다. 절연 막은 게이트 버스 라인(131)과 커패시턴스 버스 라인(135)을 덮는다. 이 절연 막 상에는, 열 방향(도26에 나타낸 바와 같이 수직 방향)으로 복수의 데이터 버스 라인(132)이 배치된다.Fig. 26 is a plan view showing one pixel of the VA type liquid crystal display device already proposed by the present inventors. The plurality of gate bus lines 131 extend in the row direction (lateral direction as shown in FIG. 26). A capacitance bus line 135 extends in the row direction between two adjacent gate bus lines 131. The insulating film covers the gate bus line 131 and the capacitance bus line 135. On this insulating film, a plurality of data bus lines 132 are arranged in the column direction (vertical direction as shown in FIG. 26).

박막 트랜지스터(TFT)(133)는 게이트 버스 라인(131)과 데이터 버스 라인(132)과의 교차점에 대응한 위치에 형성된다. TFT(133)의 드레인 영역은 대응하는 데이터 버스 라인(132)에 접속된다. 게이트 버스 라인(131)은 TFT(133)의 게이트 전극으로도 기능한다. The thin film transistor (TFT) 133 is formed at a position corresponding to the intersection of the gate bus line 131 and the data bus line 132. The drain region of the TFT 133 is connected to the corresponding data bus line 132. The gate bus line 131 also functions as a gate electrode of the TFT 133.

층간 절연 막은 데이터 버스 라인(132)과 TFT(133)를 덮는다. 2개의 게이트 버스 라인(131)과 2개의 데이터 버스 라인(132)으로 둘러싸인 영역에는, 픽셀 전극(136)이 배치된다. 픽셀 전극(136)은 대응하는 TFT(133)의 소스 영역에 접속된다.The interlayer insulating film covers the data bus line 132 and the TFT 133. The pixel electrode 136 is disposed in the region surrounded by the two gate bus lines 131 and the two data bus lines 132. The pixel electrode 136 is connected to the source region of the corresponding TFT 133.

커패시턴스 버스 라인(135)으로부터 분기한 보조 커패시턴스 분기선(137)은 픽셀 전극(136) 옆을 따라 뻗어 있다. 커패시턴스 버스 라인(135)과 보조 커패시턴스 분기선(137)은 라인과 픽셀 전극(136)과의 사이에서 보조 커패시턴스를 형성한 다. 커패시턴스 버스 라인(135)은 소정의 전위로 고정되어 있다.An auxiliary capacitance branch line 137 branching from the capacitance bus line 135 extends along the pixel electrode 136. The capacitance bus line 135 and the auxiliary capacitance branch line 137 form an auxiliary capacitance between the line and the pixel electrode 136. Capacitance bus line 135 is fixed at a predetermined potential.

데이터 버스 라인(132)의 전위가 변동함에 따라, 픽셀 전극(136)의 전위는 기생 커패시턴스(parasitic capacitance)의 결합(coupling)으로 인해 변화하게 된다. 도26에 나타낸 구조에 의하면, 픽셀 전극(136)이 보조 커패시턴스 라인을 개재하여 커패시턴스 버스 라인(135)에 접속되므로, 픽셀 전극(136)의 전위 변화를 억제할 수 있다.As the potential of the data bus line 132 varies, the potential of the pixel electrode 136 changes due to the coupling of parasitic capacitance. According to the structure shown in FIG. 26, since the pixel electrode 136 is connected to the capacitance bus line 135 via the auxiliary capacitance line, the potential change of the pixel electrode 136 can be suppressed.

제1 및 제2 돌출부(138, 139)는 각각 대향 기판과 TFT 기판의 대향 면 상에 열 방향을 따라서 지그재그 형태로 뻗어 있다. 제1 돌출부(138)는 행 방향으로 동등 피치로 배치되고, 그 굴곡점은 게이트 버스 라인(131) 및 보조 버스 라인(135)과 돌출부 사이의 교차점에 위치한다. 제2 돌출부(139)는 대향 기판의 대향 면 상에 열 방향을 따라서 지그재그 형태로 형성된다. 제2 돌출부(139)는 제1 돌출부(138)와 유사한 패턴을 가지며, 2개의 인접한 제1 돌출부(138)의 거의 중심에 배치된다.The first and second protrusions 138 and 139 extend in a zigzag form along the column direction on opposite surfaces of the opposite substrate and the TFT substrate, respectively. The first protrusions 138 are arranged at equal pitches in the row direction, and the bend point is located at the intersection between the gate bus line 131 and the auxiliary bus line 135 and the protrusions. The second protrusion 139 is formed in a zigzag shape along the column direction on the opposing surface of the opposing substrate. The second protrusion 139 has a pattern similar to the first protrusion 138 and is disposed substantially in the center of two adjacent first protrusions 138.

도27a는 도26에 나타낸 일점쇄선(A16-A16)을 따라서 절단한 단면도이다. 제1 돌출부(138)는 TFT 기판(111)의 대향 면 상에 형성되고, 제2 돌출부(139)는 대향 기판(110)의 대향 면 상에 형성된다. 수직 배향 막(112)은 돌출부(138, 139)를 덮는, 대향 기판(110)과 TFT 기판(111)의 대향 면 상에 형성된다. TFT 기판(111)과 대향 기판(110) 사이에는 액정 분자(113)를 함유하는 액정 재료가 충전된다. 액정 분자(113)는 부의 유전률 이방성을 갖는다.FIG. 27A is a cross-sectional view taken along the dashed-dotted lines A16-A16 shown in FIG. The first protrusion 138 is formed on the opposing face of the TFT substrate 111, and the second protrusion 139 is formed on the opposing face of the opposing substrate 110. The vertical alignment film 112 is formed on the opposing surfaces of the opposing substrate 110 and the TFT substrate 111 covering the protrusions 138 and 139. A liquid crystal material containing liquid crystal molecules 113 is filled between the TFT substrate 111 and the counter substrate 110. The liquid crystal molecules 113 have negative dielectric anisotropy.

전압이 인가되지 않을 때, 액정 분자(113)는 기판 면에 대해 수직하게 배향 된다. 제1 및 제2 돌출부(138, 139)의 경사면 상의 액정 분자(113a)는 경사면에 대해 수직하게 배향되는 경향이 있다. 그러므로, 제1 및 제2 돌출부(138, 139)의 경사면 상의 액정 분자(113a)는 기판 면에 대해 비스듬하게 배향된다. 그러나, 액정 분자(113)는 대부분의 픽셀 영역에서 수직하게 배향되므로, 우수한 흑색 표시 상태를 얻을 수 있다.When no voltage is applied, the liquid crystal molecules 113 are oriented perpendicular to the substrate plane. The liquid crystal molecules 113a on the inclined surfaces of the first and second protrusions 138 and 139 tend to be perpendicular to the inclined surfaces. Therefore, the liquid crystal molecules 113a on the inclined surfaces of the first and second protrusions 138 and 139 are oriented obliquely with respect to the substrate surface. However, since the liquid crystal molecules 113 are vertically aligned in most pixel areas, an excellent black display state can be obtained.

도27b는 전압이 인가되어 액정 분자(113)를 경사지게 할 때의 단면도이다. 도27a에 나타낸 바와 같이, 이미 경사져 있는 액정 분자(113a)가 이 경사 방향으로 더욱 경사지게 된다. 액정 분자(113a) 근방의 액정 분자(113)는 액정 분자(113a)에 의해 영향을 받아 동일 경사 방향으로 경사지게 된다. 그러므로, 제1 및 제2 돌출부(138, 139) 사이의 각 액정 분자(113)의 세로 축(디렉터(director))은 도27b의 좌하(左下)로부터 우상(右上)으로 뻗은 직선을 따라서 배향된다. 제2 돌출부(139)의 우측 및 제1 돌출부(138)의 좌측 상의 각 액정 분자(113)의 디렉터는 도27b의 우하(右下)로부터 좌상(左上)으로 뻗은 직선을 따라서 배향된다. 27B is a cross sectional view when voltage is applied to tilt the liquid crystal molecules 113. As shown in Fig. 27A, the liquid crystal molecules 113a that are already inclined are further inclined in this inclined direction. The liquid crystal molecules 113 near the liquid crystal molecules 113a are influenced by the liquid crystal molecules 113a and are inclined in the same oblique direction. Therefore, the longitudinal axis (director) of each liquid crystal molecule 113 between the first and second protrusions 138 and 139 is oriented along a straight line extending from the lower left to the upper right in Fig. 27B. . The directors of the liquid crystal molecules 113 on the right side of the second protrusion 139 and on the left side of the first protrusion 138 are oriented along a straight line extending from the bottom right of FIG. 27B to the top left.

그러므로, 액정 분자의 동일한 경사 방향을 갖는 복수의 도메인이 하나의 픽셀 내에 획정된다. 제1 및 제2 돌출부(138, 139)는 도메인의 경계를 획정한다. 제1 및 제2 돌출부(138, 139)를 기판 평면 내에 평행하게 배치함으로써, 2종류의 도메인이 형성될 수 있다. 도26에 나타낸 제1 및 제2 돌출부(138, 139)를 고정함으로써, 4종류의 도메인이 형성된다. 복수의 도메인을 하나의 픽셀 내에 형성함으로써, 중간조 표시 상태의 시각 특성을 개선할 수 있다.Therefore, a plurality of domains having the same oblique direction of the liquid crystal molecules are defined in one pixel. The first and second protrusions 138, 139 delimit the domain. By arranging the first and second protrusions 138 and 139 in parallel in the substrate plane, two kinds of domains can be formed. By fixing the first and second protrusions 138 and 139 shown in Fig. 26, four kinds of domains are formed. By forming a plurality of domains in one pixel, the visual characteristics of the halftone display state can be improved.

시각 특성을 개선하기 위해서는, 4종류의 도메인의 크기를 같게 하는 것이 좋다. 통상 제1 및 제2 돌출부(138, 139)의 각 굴곡점을 열 방향으로 각 픽셀의 중심에 배치함으로써, 각 도메인을 거의 같은 크기로 할 수 있다.In order to improve the visual characteristics, it is preferable to make the size of four kinds of domains the same. Normally, by arranging each bending point of the first and second protrusions 138 and 139 at the center of each pixel in the column direction, each domain can be made almost the same size.

굴곡점 근방의 내부 영역은 2개의 돌출부 사이에 끼이지 않는다. 그러므로, 이 영역 내의 액정 분자의 배향은 교란되기 쉽다. 액정 분자의 배향이 교란되면, 누광을 일으켜서 표시 질을 저하시킬 수 있다. 도26에 나타낸 액정 표시 장치는 커패시턴스 버스 라인(135)으로 굴곡점 근방의 영역을 차폐함으로써 누광의 발생을 방지한다. The inner region near the flexion point is not caught between the two protrusions. Therefore, the orientation of liquid crystal molecules in this region is likely to be disturbed. When the orientation of the liquid crystal molecules is disturbed, light leakage may occur to lower display quality. The liquid crystal display shown in Fig. 26 prevents the occurrence of light leakage by shielding the area near the bending point with the capacitance bus line 135.

도26에 나타낸 바와 같이, 게이트 버스 라인(131)은 열 방향으로 픽셀 사이를 통과하고, 커패시턴스 버스 라인(135)은 통상 각 픽셀의 중심을 통과한다. 그러므로, 도26에 나타낸 액정 표시 장치의 개구 효율(aperture efficiency)은 픽셀이 복수의 도메인으로 분할되지 않은 액정 표시 장치의 경우보다 낮다. 이하에서 설명할 본 발명의 실시예는 개구 효율이 저하되는 것을 방지할 수 있다.As shown in Fig. 26, the gate bus line 131 passes between pixels in the column direction, and the capacitance bus line 135 typically passes through the center of each pixel. Therefore, the aperture efficiency of the liquid crystal display shown in Fig. 26 is lower than that of the liquid crystal display in which pixels are not divided into a plurality of domains. Embodiments of the present invention to be described below can prevent the opening efficiency from being lowered.

도1은 본 발명의 제1 실시예에 의한 액정 표시 장치의 평면도이다. 복수의 픽셀 전극(1)은 TFT 기판 상에 행 방향 및 열 방향으로 규칙적으로 배치되어 있다. 데이터 버스 라인(2)은 픽셀 전극(1)의 각 열을 따라서 배치된다. 데이터 버스 라인(2)은 행 방향으로 인접한 2개의 픽셀 사이에 열 방향으로 뻗어 있다. 게이트 버스 라인(3)은 픽셀 전극(1)의 각 행을 따라서 배치된다. 게이트 버스 라인(3)은 대응하는 행의 픽셀 전극(1) 내로 뻗어 있고, 통상 기판의 법선 방향에서 볼 때, 열 방향으로 각 픽셀의 중심을 통과하는 것이 좋다.1 is a plan view of a liquid crystal display according to a first embodiment of the present invention. The plurality of pixel electrodes 1 are regularly arranged in the row direction and the column direction on the TFT substrate. The data bus lines 2 are arranged along each column of the pixel electrode 1. The data bus line 2 extends in the column direction between two adjacent pixels in the row direction. The gate bus line 3 is arranged along each row of the pixel electrode 1. The gate bus line 3 extends into the pixel electrodes 1 of the corresponding rows, and it is generally preferable to pass through the center of each pixel in the column direction when viewed in the normal direction of the substrate.

TFT(4)는 각 픽셀 전극(1)에 배치된다. TFT(4)는 픽셀 전극(1)과 대응하는 데이터 버스 라인(2)을 접속한다. TFT(4)의 게이트 전극은 게이트 접속 라인(5)을 개재하여 TFT(4)에 접속된 픽셀 전극(1)의 행에 인접한 행에 대응한 게이트 버스 라인(3)에 접속된다. 게이트 버스 라인(3)에 인가된 제어 신호는 게이트 접속 라인(5)을 개재하여 TFT(4)의 게이트 전극에 인가된다. 제어 신호는 TFT(4)의 도통과 비도통 사이를 전환한다. The TFT 4 is disposed at each pixel electrode 1. The TFT 4 connects the data bus line 2 corresponding to the pixel electrode 1. The gate electrode of the TFT 4 is connected to the gate bus line 3 corresponding to the row adjacent to the row of the pixel electrode 1 connected to the TFT 4 via the gate connection line 5. The control signal applied to the gate bus line 3 is applied to the gate electrode of the TFT 4 via the gate connection line 5. The control signal switches between conduction and non conduction of the TFT 4.

게이트 접속 라인(5)은 게이트 버스 라인(3)으로부터 분기하여 게이트 버스 라인(3)에 대응하는 픽셀 전극(1) 측을 따라서 TFT(4)로 뻗어 있다. 도1에서, 데이터 버스 라인(2)의 양측을 따라서 데이터 버스 라인(2) 상에 배치된 2개의 게이트 접속 라인(5)은 하나의 TFT(4)의 게이트 전극에 접속된다. 2개의 게이트 접속 라인(5) 대신에, 단일 게이트 접속 라인을 사용하여도 좋다.The gate connection line 5 branches from the gate bus line 3 and extends to the TFT 4 along the pixel electrode 1 side corresponding to the gate bus line 3. In Fig. 1, two gate connection lines 5 disposed on the data bus line 2 along both sides of the data bus line 2 are connected to the gate electrode of one TFT 4. Instead of the two gate connection lines 5, a single gate connection line may be used.

TFT 기판의 대향 면 상에는 제1 돌출부(10)가 형성된다. 제1 돌출부(10)는 열 방향으로 지그재그 형태로 배치된다. 지그재그 패턴의 굴곡각은 90°이고, 지그재그 패턴의 주기는 열 방향의 픽셀의 피치와 같다. 굴곡점은 열 방향으로 인접한 2개의 픽셀 전극(1) 사이에 위치하고, 또한 게이트 버스 라인(3) 내에 위치한다.The first protrusion 10 is formed on the opposite surface of the TFT substrate. The first protrusion 10 is arranged in a zigzag form in the column direction. The bending angle of the zigzag pattern is 90 degrees, and the period of the zigzag pattern is equal to the pitch of the pixels in the column direction. The bending point is located between two pixel electrodes 1 adjacent in the column direction, and is also located in the gate bus line 3.

지그재그 패턴의 크기는 행 방향으로 픽셀 피치의 약 1.5 배이다. 제1 돌출부(10)는 행 방향으로 동등 피치로 배치되고, 이 피치는 행 방향으로 픽셀 피치와 같다. 지그재그 패턴의 짝수 및 홀수 굴곡점 중 하나는 데이터 버스 라인(2)과 거의 겹치고, 다른 하나는 통상 행 방향으로 픽셀 전극의 중심에 위치한다. 제1 돌출부(10)는 하나의 픽셀 전극 영역을 복수의 영역으로 분할한다.The size of the zigzag pattern is about 1.5 times the pixel pitch in the row direction. The first protrusions 10 are arranged at equal pitches in the row direction, and this pitch is equal to the pixel pitch in the row direction. One of the even and odd bend points of the zigzag pattern almost overlaps the data bus line 2 and the other is usually located at the center of the pixel electrode in the row direction. The first protrusion 10 divides one pixel electrode region into a plurality of regions.

대향 기판의 대향 면 상에는, 제2 돌출부(11)가 형성된다. 제2 돌출부(11) 는 제1 돌출부(10)와 동일한 지그재그 패턴이고, 행 방향으로 제1 돌출부(10)의 절반 피치만큼 이동된 위치에 배치된다. On the opposing surface of the opposing substrate, a second protrusion 11 is formed. The second protrusion 11 has the same zigzag pattern as the first protrusion 10 and is disposed at a position moved by half the pitch of the first protrusion 10 in the row direction.

하나의 픽셀 전극 영역은 제1 및 제2 돌출부(10, 11)에 의해 복수의 도메인으로 분할된다.One pixel electrode region is divided into a plurality of domains by the first and second protrusions 10 and 11.

게이트 분기선(6)은 게이트 버스 라인으로부터 분기하여, 게이트 접속 라인(5)에 반대 방향으로 픽셀 전극(1)의 측을 따라서 뻗는다. 게이트 버스 라인(3), 게이트 접속 라인(5) 및 게이트 분기선(6)은 픽셀 전극(1)을 향하고 있으며, 보조 커패시턴스를 형성한다.The gate branch line 6 branches from the gate bus line and extends along the side of the pixel electrode 1 in the direction opposite to the gate connection line 5. The gate bus line 3, the gate connection line 5, and the gate branch line 6 face the pixel electrode 1 and form an auxiliary capacitance.

도2는 TFT(4)의 상세한 것을 나타내는 평면도이다. 게이트 접속 라인(5)은 최하층에 형성된다. 데이터 버스 라인(2)과 픽셀 전극 접속부(7)는 게이트 접속 라인(5) 위에 배치되고, 그 사이에는 게이트 절연 막이 삽입된다. 픽셀 전극 접속부(7)는 데이터 버스 라인(2)을 향하여 돌출된 볼록부(4S)를 갖는다. 데이터 버스 라인(2)은 볼록부(4S)에 대응하는 오목부(4D)를 갖는다. 볼록부(4S)와 오목부(4D) 사이에는 간극이 획정된다. 이 간극 아래의 게이트 접속 라인(5)은 게이트 전극(4G)으로 기능하고, 오목부(4D)는 드레인 전극이 되고, 볼록부(4S)는 소스 전극이 된다. 픽셀 전극 접속부(7)는 콘택 홀(8)을 개재하여 픽셀 전극(1)에 접속된다.2 is a plan view showing details of the TFT 4. The gate connection line 5 is formed in the lowest layer. The data bus line 2 and the pixel electrode connection portion 7 are disposed on the gate connection line 5, and a gate insulating film is inserted therebetween. The pixel electrode connection 7 has a convex portion 4S that protrudes toward the data bus line 2. The data bus line 2 has a concave portion 4D corresponding to the convex portion 4S. A gap is defined between the convex portion 4S and the concave portion 4D. The gate connection line 5 below this gap functions as the gate electrode 4G, the recessed portion 4D becomes a drain electrode, and the convex portion 4S becomes a source electrode. The pixel electrode connecting portion 7 is connected to the pixel electrode 1 via the contact hole 8.

도3은 도1에 나타낸 일점쇄선(A3-A3)을 따라 절단한 픽셀 영역의 단면도이고, 도4는 도2의 일점쇄선(A4-A4)을 따라 절단한 TFT 영역의 단면도이다. 도3 및 도4를 참조하여, 제1 실시예의 액정 표시 장치의 구조와 그 제조 방법에 대하여 설 명한다.FIG. 3 is a cross-sectional view of the pixel region cut along the dashed-dotted line A3-A3 shown in FIG. 1, and FIG. 4 is a cross-sectional view of the TFT region cut along the dashed-dotted line A4-A4 of FIG. 3 and 4, the structure of the liquid crystal display device of the first embodiment and the manufacturing method thereof will be described.

TFT 기판(20)과 유리로 된 대향 기판(21)은 서로 간극을 두고 떨어져 있다. TFT 기판(20)과 대향 기판(21) 사이에는 액정 재료(22)가 충전되어 있다. 액정 재료(22)는 부의 유전률 이방성을 갖는다. 즉, 액정 분자의 디렉터에 수직한 방향의 유전 상수는 디렉터의 유전 상수보다 크다.The TFT substrate 20 and the opposing substrate 21 made of glass are separated from each other with a gap therebetween. The liquid crystal material 22 is filled between the TFT substrate 20 and the counter substrate 21. The liquid crystal material 22 has negative dielectric anisotropy. That is, the dielectric constant in the direction perpendicular to the director of the liquid crystal molecules is larger than the dielectric constant of the director.

TFT 기판(20)의 대향 면 상에는, 게이트 버스 라인(3)과 게이트 전극(4G)이 형성된다. 게이트 전극(4G)은 도2에 나타낸 게이트 접속 라인(5)의 부분적인 영역에 대응한다. 게이트 버스 라인(3)과 게이트 전극(4G)은 크롬(Cr) 막 등의 금속 막을 퇴적하고 포토리쏘그래피를 통해 패터닝함으로써 형성된다. 게이트 버스 라인(3)이 형성되는 동시에, 도1에 나타낸 게이트 접속 라인(5)과 게이트 분기선(6)이 형성된다.On the opposite surface of the TFT substrate 20, a gate bus line 3 and a gate electrode 4G are formed. The gate electrode 4G corresponds to a partial region of the gate connection line 5 shown in FIG. The gate bus line 3 and the gate electrode 4G are formed by depositing a metal film such as a chromium (Cr) film and patterning it through photolithography. The gate bus line 3 is formed, and the gate connection line 5 and the gate branch line 6 shown in FIG. 1 are formed.

TFT 기판(1)의 대향 면 상에는 SiN으로 된 게이트 절연 막(23)이 형성되어, 게이트 버스 라인(3)과 게이트 전극(4G)을 덮는다. 예를 들어, 플라즈마가 강화된 화학 증착(PE-CVD)에 의해 게이트 절연 막(23)이 형성된다.A gate insulating film 23 made of SiN is formed on the opposite surface of the TFT substrate 1 to cover the gate bus line 3 and the gate electrode 4G. For example, the gate insulating film 23 is formed by plasma enhanced chemical vapor deposition (PE-CVD).

도4에 나타낸 TFT 영역에서, 게이트 전극(4G) 위의 게이트 절연 막(23)의 표면 상에는 비정질 실리콘으로 된 채널 층(4C)이 형성된다. 비정질 실리콘 막은 SiH4를 소스 가스로 사용하여 퇴적된다. 이러한 비정질 실리콘 막은 리지스트 패턴을 마스크로 사용하여, 플라즈마 에셔(asher)에 의해 에칭함으로써 패터닝된다. In the TFT region shown in Fig. 4, a channel layer 4C made of amorphous silicon is formed on the surface of the gate insulating film 23 over the gate electrode 4G. An amorphous silicon film is deposited using SiH 4 as the source gas. This amorphous silicon film is patterned by etching with a plasma asher, using a resist pattern as a mask.

게이트 절연 막(23) 상에는, 데이터 버스 라인(2)과 픽셀 접속부(7)가 형성된다. 이 데이터 버스 라인(2)과 픽셀 접속부(7)는 Ti/Al/Ti의 3층 구조를 갖는다. Ti 및 Al은 스퍼터링에 의해 형성되고, 습식 에칭에 의해 패터닝된다. 데이터 버스 라인(2)은 드레인 전극(4D)에서 채널 라인(4D)에 접속되고, 픽셀 전극 접속부(7)는 소스 전극(4S)에서 채널 층(4C)에 접속된다.On the gate insulating film 23, the data bus line 2 and the pixel connection portion 7 are formed. The data bus line 2 and the pixel connection portion 7 have a three-layer structure of Ti / Al / Ti. Ti and Al are formed by sputtering and patterned by wet etching. The data bus line 2 is connected to the channel line 4D at the drain electrode 4D, and the pixel electrode connection 7 is connected to the channel layer 4C at the source electrode 4S.

도3에 나타낸 픽셀 영역과, 도4에 나타낸 TFT 영역에서는, 게이트 절연 막(24) 상에 SiN으로 된 보호 막(24)이 형성되어, 채널 층(4C), 데이터 버스 라인(2) 및 픽셀 전극 접속부(7)를 덮는다. 보호 막(24) 상에는 인듐 주석 산화물(ITO)로 된 픽셀 전극(1)이 형성된다. 픽셀 전극(1)은 스퍼터링에 의해 ITO 막을 퇴적하고 패터닝하여 형성된다. 픽셀 전극(1)은 보호 막(24)을 통하여 형성된 콘택 홀(8)을 개재하여 픽셀 전극 접속부(7)에 접속된다.In the pixel region shown in Fig. 3 and the TFT region shown in Fig. 4, a protective film 24 made of SiN is formed on the gate insulating film 24, and the channel layer 4C, the data bus line 2 and the pixel are formed. The electrode connection part 7 is covered. On the protective film 24, a pixel electrode 1 made of indium tin oxide (ITO) is formed. The pixel electrode 1 is formed by depositing and patterning an ITO film by sputtering. The pixel electrode 1 is connected to the pixel electrode connecting portion 7 via the contact hole 8 formed through the protective film 24.

도3에 나타낸 픽셀 전극(1) 상에는, 제1 돌출부(10)가 형성된다. 제1 돌출부(10)는 양각 포토리지스트 등의 절연재로 형성된다. 전체 기판 면에 걸쳐 수직 배향 막(25)이 형성되어, 픽셀 전극(1)과 제1 돌출부(10)를 덮는다. On the pixel electrode 1 shown in FIG. 3, the first protrusion 10 is formed. The first protrusion 10 is formed of an insulating material such as an embossed photoresist. A vertical alignment film 25 is formed over the entire substrate surface to cover the pixel electrode 1 and the first protrusion 10.

대향 기판(21)의 대향 면 상에는, TFT(4)에 대응하는 영역과 게이트 버스 라인(3)에 대응하는 영역에 크롬으로 된 차광 막(28)이 형성된다. 필요한 다른 영역에도 차광 막(28)이 형성된다. 전체 기판 면에 걸쳐 ITO로 된 공통 전극(26)이 형성되어, 차광 막(28)을 덮는다. On the opposing surface of the opposing substrate 21, a light shielding film 28 made of chromium is formed in a region corresponding to the TFT 4 and a region corresponding to the gate bus line 3. The light shielding film 28 is also formed in other necessary areas. A common electrode 26 made of ITO is formed over the entire substrate surface to cover the light shielding film 28.

공통 전극(26)의 표면 상에는, 제2 돌출부(11)가 형성된다. 제1 돌출부(10)와 유사하게, 제2 돌출부(11)는 양각 포토리지스트 등의 절연재로 형성된다. 전체 기판 면에 걸쳐 수직 배향 막(27)이 형성되어, 제2 돌출부(11)를 덮는다. On the surface of the common electrode 26, the second protrusion 11 is formed. Similar to the first protrusion 10, the second protrusion 11 is formed of an insulating material such as an embossed photoresist. A vertical alignment film 27 is formed over the entire substrate surface to cover the second protrusion 11.

제1 실시예의 액정 표시 장치는 도26을 참조하여 설명했던 액정 표시 장치 와 유사한 돌출부를 갖는다. 그러므로, 각 픽셀에는 복수의 도메인이 형성되어, 시각 특성을 개선할 수 있다.The liquid crystal display of the first embodiment has a protrusion similar to that of the liquid crystal display described with reference to FIG. Therefore, a plurality of domains are formed in each pixel, so that the visual characteristics can be improved.

제1 실시예의 액정 표시 장치에는, 도26에 나타낸 액정 표시 장치의 커패시턴스 버스 라인(135)에 대응하는 위치에 게이트 버스 라인(3)이 배치된다. 게이트 버스 라인(3)은 돌출부의 굴곡점 근방 영역을 차폐하는 차광막의 기능과, 다른 전극인 픽셀 전극과 함께 보조 커패시턴스 전극의 기능을 갖는다. 열 방향으로 인접한 2개의 픽셀 전극(1) 사이에는 버스 라인이 배치되지 않는다. 그러므로, 차폐될 2개의 픽셀 전극(1) 사이의 영역을 작게 할 수 있어서, 개구 효율을 개선할 수 있다.In the liquid crystal display device of the first embodiment, the gate bus line 3 is disposed at a position corresponding to the capacitance bus line 135 of the liquid crystal display device shown in FIG. The gate bus line 3 has a function of a light shielding film that shields a region near the bending point of the protrusion, and a function of an auxiliary capacitance electrode along with a pixel electrode which is another electrode. No bus line is disposed between two pixel electrodes 1 adjacent in the column direction. Therefore, the area between the two pixel electrodes 1 to be shielded can be made small, so that the opening efficiency can be improved.

게이트 접속 라인(5)은 TFT(4)에 제어 신호를 전송할 뿐만 아니라, 픽셀 전극(1)과 함께 보조 커패시턴스 전극의 기능도 갖는다. 게이트 접속 라인(5)은 또한 픽셀 전극(1) 경계 근방의 배향 교란에 의해 야기될 누광을 방지하는 차광막의 기능도 갖는다. 게이트 분기선(6)은 또한 보조 커패시턴스 전극의 기능과, 차광막의 기능도 갖는다.The gate connection line 5 not only transmits a control signal to the TFT 4 but also has a function of an auxiliary capacitance electrode together with the pixel electrode 1. The gate connection line 5 also has the function of a light shielding film which prevents light leakage caused by the orientation disturbance near the pixel electrode 1 boundary. The gate branch line 6 also has a function of an auxiliary capacitance electrode and a light shielding film.

도1에 나타낸 액정 표시 장치에서는, 기판의 법선 방향을 따라서 볼 때, 게이트 접속 라인(5)과 데이터 버스 라인(2) 사이에, 또한 게이트 분기선(6)과 데이터 버스 라인(2) 사이에 간극이 형성된다. 이들 라인은 이러한 간극을 형성하지 않도록 배치하여도 좋다. 데이터 버스 라인(2)의 양측에 배치된 2개의 게이트 접속 라인(5) 또는 2개의 게이트 분기선(6)은 하나의 두꺼운 배선 패턴으로 대체하여도 좋다.In the liquid crystal display device shown in Fig. 1, the gap between the gate connection line 5 and the data bus line 2 and between the gate branch line 6 and the data bus line 2 when viewed along the normal direction of the substrate. Is formed. These lines may be arranged so as not to form such gaps. Two gate connection lines 5 or two gate branch lines 6 arranged on both sides of the data bus line 2 may be replaced by one thick wiring pattern.

도5는 제2 실시예에 따른 액정 표시 장치의 단면도이다. 제2 실시예의 액정 표시 장치의 평면도는 도1에 나타낸 제1 실시예의 경우와 같다. 도5의 단면도는 도1의 일점쇄선(A3-A3)을 따라서 절단한 것에 대응한다. 5 is a cross-sectional view of a liquid crystal display according to a second embodiment. The top view of the liquid crystal display of the second embodiment is the same as that of the first embodiment shown in FIG. 5 corresponds to a cut along the dashed-dotted line A3-A3 in FIG.

제1 실시예에서는, 도3에 나타낸 바와 같이, 픽셀 적극(1) 상에 제1 돌출부(10)가 배치된다. 제2 실시예에서는, 도5에 나타낸 바와 같이, 픽셀 전극(1)에 제1 돌출부(10)에 대응하는 슬릿(1a)이 형성된다. 기판의 법선 방향을 따라서 볼 때, 슬릿(1a)은 세로 방향으로 제1 돌출부(10)의 부분적인 영역을 포함한다. 다른 구조는 제1 실시예의 경우와 같다. 슬릿(1a)은 ITO 막이 픽셀 전극(1)을 형성하기 위해 패터닝될 때, 함께 형성된다.In the first embodiment, as shown in FIG. 3, the first protrusion 10 is disposed on the pixel active 1. In the second embodiment, as shown in Fig. 5, the slit 1a corresponding to the first protrusion 10 is formed in the pixel electrode 1. When viewed along the normal direction of the substrate, the slit 1a includes a partial region of the first protrusion 10 in the longitudinal direction. The other structure is the same as that of the first embodiment. The slits 1a are formed together when the ITO film is patterned to form the pixel electrode 1.

제1 돌출부(10)와 픽셀 전극(1)이 겹치는 전체 영역에 슬릿이 형성되면, 픽셀 전극(1)은 복수의 영역으로 분할된다. 픽셀 전극(1)의 단선을 방지하기 위해서, 제1 돌출부 아래의 ITO 막 부분이 남겨진다. 예를 들어, ITO 막은 제1 돌출부(10)와 픽셀 전극의 측 사이의 교차점 근방에 남겨진다.When slits are formed in the entire region where the first protrusion 10 and the pixel electrode 1 overlap, the pixel electrode 1 is divided into a plurality of regions. In order to prevent disconnection of the pixel electrode 1, the portion of the ITO film under the first protrusion is left. For example, the ITO film is left near the intersection between the first protrusion 10 and the side of the pixel electrode.

도3에 나타낸 바와 같이, 제1 돌출부(10) 아래에 픽셀 전극(1)이 배치되면, 제1 돌출부(10) 근방의 전력선이 교란된다. 전력선이 교란되면, 액정 분자의 배향을 교란할 수 있다. 액정 분자의 배향이 교란된 영역에서는, 광 투과율을 소망 값으로 제어할 수 없다. 따라서, 제1 돌출부(10) 근방의 교란된 배향 영역을 차폐시킬 필요가 있다. 그렇지 않으면 개구율이 저하된다. As shown in FIG. 3, when the pixel electrode 1 is disposed below the first protrusion 10, the power line near the first protrusion 10 is disturbed. If the power line is disturbed, the orientation of the liquid crystal molecules can be disturbed. In a region where the alignment of liquid crystal molecules is disturbed, the light transmittance cannot be controlled to a desired value. Thus, it is necessary to shield the disturbed alignment region near the first protrusion 10. Otherwise, the aperture ratio is lowered.

제2 실시예에서는, 제1 돌출부 아래에 픽셀 전극(1)이 배치되지 않으므로, 전력선의 교란을 경감할 수 있다. 액정 분자의 배향 교란이 제1 돌출부(10) 근방에 국소화되므로, 차광 영역을 적게 할 수 있다. In the second embodiment, since the pixel electrode 1 is not disposed below the first protrusion, disturbance of the power line can be reduced. Since the orientation disturbance of the liquid crystal molecules is localized in the vicinity of the first protrusion 10, the light shielding area can be reduced.

제1 돌출부(10)에 대응하는 슬릿(1a)이 형성된 구조는 도26에서 설명했던 액정 표시 장치에도 적용할 수 있다. 이 경우에도, 액정 분자의 배향 교란을 저감할 수 있다.The structure in which the slit 1a corresponding to the first protrusion 10 is formed can also be applied to the liquid crystal display described with reference to FIG. 26. Also in this case, the orientation disturbance of liquid crystal molecules can be reduced.

도6은 제3 실시예에 의한 액정 표시 장치의 평면도이다. 제1 실시예에서, 각 도메인의 경계는 도1에 나타낸 제1 및 제2 돌출부(10, 11)에 의해 획정된다. 제3 실시예에서는, 대향 기판 상에 제2 돌출부(11)가 형성되지 않는다. 픽셀 전극(1)에는 제2 돌출부(11) 대신에, 슬릿(20)이 형성된다. 6 is a plan view of a liquid crystal display according to a third embodiment. In the first embodiment, the boundary of each domain is defined by the first and second protrusions 10, 11 shown in FIG. In the third embodiment, the second protrusion 11 is not formed on the opposing substrate. Instead of the second protrusion 11, the slit 20 is formed in the pixel electrode 1.

기판의 법선 방향을 따라서 볼 때, 도1에 나타낸 제2 돌출부(11)에 대응하는 위치에 슬릿(20)이 배치된다. 각 슬릿(20)의 길이는 슬릿(20)에 의해 분할될 픽셀 전극(1)의 복수의 영역이 전기적으로 단선되지 않도록 결정된다. When viewed along the normal direction of the substrate, the slits 20 are disposed at positions corresponding to the second protrusions 11 shown in FIG. The length of each slit 20 is determined so that a plurality of regions of the pixel electrode 1 to be divided by the slit 20 are not electrically disconnected.

하나의 제1 돌출부(10)로부터 뻗은 도메인과, 다른 제1 돌출부(10)로부터 상기 하나의 제1 돌출부(10)를 향하여 뻗는 도메인은 액정 분자의 경사 방향이 서로 다르다. 그러므로, 2개의 제1 돌출부(10) 사이에 도메인 경계가 형성된다. 제1 돌출부(10) 사이에 도메인 경계를 획정하는 구조물이 제공되지 않으면, 도메인 경계는 고정되지 않고 불안정하게 된다.Domains extending from one first protrusion 10 and domains extending from another first protrusion 10 toward the first protrusion 10 are different from each other in the inclined direction of the liquid crystal molecules. Therefore, a domain boundary is formed between the two first protrusions 10. If no structure is provided between the first protrusions 10 to define the domain boundary, the domain boundary is not fixed and becomes unstable.

제3 실시예에서는, 픽셀 전극(1)에 슬릿(20)이 형성되므로, 슬릿(20) 영역에서의 액정 분자에 관한 배향 억제력(alignment restriction force)이 약해진다. 그러므로, 도메인 경계는 슬릿(20) 영역에 고정될 수 있다.In the third embodiment, since the slit 20 is formed in the pixel electrode 1, the alignment restriction force with respect to the liquid crystal molecules in the slit 20 region is weakened. Therefore, the domain boundary can be fixed to the slit 20 region.

슬릿(20)이 픽셀 전극(1)이 형성될 때 함께 형성되므로, 공정 수가 증가하 지 않는다. 제1 실시예의 제2 돌출부(11)는 대향 기판 상에 형성되지 않는다. 그러므로, 전체 공정 수는 저감될 수 있다.Since the slits 20 are formed together when the pixel electrode 1 is formed, the number of processes does not increase. The second protrusion 11 of the first embodiment is not formed on the opposing substrate. Therefore, the total number of processes can be reduced.

도7은 제4 실시예에 의한 액정 표시 장치의 평면도이다. 도6에 나타낸 제3 실시예의 액정 표시 장치와 다른 점에 대하여 설명한다.7 is a plan view of a liquid crystal display according to a fourth embodiment. Differences from the liquid crystal display of the third embodiment shown in FIG. 6 will be described.

제3 실시예에서는, 픽셀 전극(1)의 측을 따라서 게이트 접속 라인(5)이 배치된다. 이러한 레이아웃은 게이트 접속 라인(5)과 픽셀 전극(1) 사이의 보조 커패시턴스를 확실하게 형성하기 위하여 사용된다. 제4 실시예에서는, 슬릿(20)을 따라서 게이트 접속 라인(21)이 형성된다. 이러한 레이아웃은 게이트 접속 라인(21)과 픽셀 전극(1) 사이의 보조 커패시턴스를 저감한다.In the third embodiment, the gate connection line 5 is arranged along the side of the pixel electrode 1. This layout is used to reliably form the auxiliary capacitance between the gate connection line 5 and the pixel electrode 1. In the fourth embodiment, the gate connection line 21 is formed along the slit 20. This layout reduces the auxiliary capacitance between the gate connection line 21 and the pixel electrode 1.

보조 커패시턴스의 적절한 값은 픽셀 전극(1)과 데이터 버스 라인(2) 사이의 기생 커패시턴스, 픽셀 전극(1)과 공통 전극 사이의 픽셀 커패시턴스 등에 의해 결정된다. 도6에 나타낸 구조의 보조 커패시턴스가 크면, 보조 커패시턴스를 저감하기 위하여 도7에 나타낸 제4 실시예의 구조가 사용된다. 게이트 접속 라인(21)은 차광막으로도 기능한다. The appropriate value of the auxiliary capacitance is determined by the parasitic capacitance between the pixel electrode 1 and the data bus line 2, the pixel capacitance between the pixel electrode 1 and the common electrode, and the like. If the auxiliary capacitance of the structure shown in Fig. 6 is large, the structure of the fourth embodiment shown in Fig. 7 is used to reduce the auxiliary capacitance. The gate connection line 21 also functions as a light shielding film.

복수의 슬릿(20) 중, 게이트 접속 라인(21)에 의해 차폐되지 않은 슬릿에 제1 게이트 분기선(15)이 구비된다. 도6에 나타낸 게이트 분기선(6)은 형성되지 않는다. The first gate branch line 15 is provided in the slit which is not shielded by the gate connection line 21 among the some slit 20. The gate branch line 6 shown in Fig. 6 is not formed.

도6에 나타낸 게이트 접속 라인(5)과 도7에 나타낸 게이트 접속 라인(21) 모두를 사용하여도 좋다. 또한, 도6에 나타낸 게이트 분기선(6)과 도7에 나타낸 제1 게이트 분기선(15) 모두를 사용하여도 좋다. 게이트 접속 라인과 게이트 분기 선을 배치하는 방법은 보조 커패시턴스의 필요 값에 따라 결정된다. Both the gate connection line 5 shown in FIG. 6 and the gate connection line 21 shown in FIG. 7 may be used. In addition, both the gate branch line 6 shown in FIG. 6 and the first gate branch line 15 shown in FIG. 7 may be used. The method of arranging the gate connection line and the gate branch line is determined according to the required value of the auxiliary capacitance.

제2 게이트 분기선(16)은 제1 돌출부(10)를 따라서 게이트 버스 라인(3)으로부터 뻗어도 좋다. 제2 게이트 분기선(16)은 제1 돌출부(10)가 배치되는 영역을 차폐한다. 제2 게이트 분기선(16)이 배치되는지 여부는 보조 커패시턴스의 필요 값과, 예상되는 개구 효율 등의 관계로부터 결정될 수 있다.The second gate branch line 16 may extend from the gate bus line 3 along the first protrusion 10. The second gate branch line 16 shields an area in which the first protrusion 10 is disposed. Whether or not the second gate branch line 16 is disposed may be determined from a relationship between a necessary value of the auxiliary capacitance, an expected aperture efficiency, and the like.

도8은 제5 실시예에 의한 액정 표시 장치의 평면도이다. 도8에서, TFT(4), 게이트 접속 라인(5) 및 게이트 분기선(6)은 나타내지 않았다. 이들 요소는 제6 ~ 제10 실시예의 도9 ~ 도13에도 나타내지 않았다. 제5 ~ 제10 실시예에서, 게이트 전극 라인과 게이트 분기선은 제1 실시예의 도1에 나타낸 바와 같이 픽셀 전극의 측을 따라서 배치되어도 좋고, 제4 실시예의 도7에 나타낸 바와 같이 제1 돌출부와 픽셀 전극(1)에 형성된 슬릿을 따라서 배치되어도 좋다.8 is a plan view of a liquid crystal display according to a fifth embodiment. In Fig. 8, the TFT 4, the gate connection line 5 and the gate branch line 6 are not shown. These elements are not shown in Figs. 9 to 13 of the sixth to tenth embodiments. In the fifth to tenth embodiments, the gate electrode line and the gate branch line may be disposed along the side of the pixel electrode as shown in FIG. 1 of the first embodiment, and as shown in FIG. It may be arranged along the slits formed in the pixel electrode 1.

픽셀 전극(1), 데이터 버스 라인(2) 및 게이트 버스 라인(3)의 레이아웃은 도1에 나타낸 제1 실시예와 같다. 제1 실시예에서, 제1 및 제2 돌출부(10, 11)는 열 방향으로 인접한 2개의 픽셀 전극(1) 사이와, 게이트 버스 라인(3) 영역에 굴곡점을 갖는다. 제5 실시예에서, 제1 및 제2 돌출부(31, 32)는 게이트 버스 라인(3)의 영역에만 굴곡점을 갖는다. 제1 및 제2 돌출부(31, 32)는 각 픽셀 전극(1)의 경계 영역에서는 만곡되지 않는다.The layout of the pixel electrode 1, data bus line 2 and gate bus line 3 is the same as in the first embodiment shown in FIG. In the first embodiment, the first and second protrusions 10 and 11 have a bending point between two adjacent pixel electrodes 1 in the column direction and in the region of the gate bus line 3. In the fifth embodiment, the first and second protrusions 31 and 32 have a bend point only in the region of the gate bus line 3. The first and second protrusions 31 and 32 are not curved in the boundary region of each pixel electrode 1.

제1 실시예에서는, 제1 및 제2 돌출부(10, 11)가 각 픽셀 전극(1)의 경계 영역에서 만곡되므로, 굴곡점 근방의 액정 분자의 배향은 교란된다. 제5 실시예에서는 제1 및 제2 돌출부(31, 32)의 굴곡에 의해 액정이 교란되는 일은 없다. 그러 므로, 각 픽셀 전극(1)의 경계 근방의 차폐 영역을 적게 할 수 있다.In the first embodiment, since the first and second protrusions 10 and 11 are curved in the boundary region of each pixel electrode 1, the orientation of the liquid crystal molecules near the bend point is disturbed. In the fifth embodiment, the liquid crystal is not disturbed by the bending of the first and second protrusions 31 and 32. Therefore, the shielding area near the boundary of each pixel electrode 1 can be reduced.

도9는 제6 실시예에 의한 액정 표시 장치의 평면도이다. 제6 실시예에서는, 픽셀 영역(1)에, 도8에 나타낸 제5 실시예의 제2 돌출부(32) 대신에, 슬릿(33)이 형성된다. 슬릿(33)은 도메인 경계를 획정하므로, 제5 실시예와 동일한 효과를 얻을 수 있다.9 is a plan view of a liquid crystal display according to a sixth embodiment. In the sixth embodiment, slits 33 are formed in the pixel region 1 instead of the second protrusions 32 of the fifth embodiment shown in FIG. Since the slit 33 defines a domain boundary, the same effects as in the fifth embodiment can be obtained.

도10은 제7 실시예에 의한 액정 표시 장치의 평면도이다. 도5 실시예와 유사하게, 제1 및 제2 돌출부(31, 32)는 게이트 버스 라인(3)의 영역에만 굴곡점을 가진다. 픽셀 전극(1)은 평행 4변형이고, 인접하는 면은 약 45°로 교차한다. 열 방향으로 뻗은 픽셀 전극의 두 면(분할 열)은 데이터 버스 라인(2)에 거의 평행하게 배치된다. 10 is a plan view of a liquid crystal display according to a seventh embodiment. Similar to the FIG. 5 embodiment, the first and second protrusions 31 and 32 have a bending point only in the region of the gate bus line 3. The pixel electrodes 1 are parallel quadrilaterals, and adjacent surfaces intersect at about 45 degrees. Two surfaces (divided columns) of the pixel electrodes extending in the column direction are disposed substantially parallel to the data bus line 2.

열 방향으로 인접한 픽셀 전극(1)의 2개의 대향 면(분할 행) 중 하나는 제2 돌출부(32)를 따라서 배치되고, 다른 하나는 통상 제1 및 제2 돌출부(31, 32)에 수직하게 배치된다.One of the two opposing faces (divided rows) of the pixel electrodes 1 adjacent in the column direction is disposed along the second protrusion 32, and the other is usually perpendicular to the first and second protrusions 31, 32. Is placed.

제2 돌출부(32)를 따라서 배치된 측 근방의 영역에서는, 돌출부와 픽셀 전극(1) 측 사이의 교차점에서 발생하는 액정 분자의 배향의 교란을 방지할 수 있다. 그러므로, 차폐 영역을 적게 할 수 있다. 통상 제1 및 제2 돌출부(31, 32)에 수직한 측 근방의 영역에는, 돌출부와 픽셀 전극(1) 측 사이의 교차점에서 발생한 배향 교란이 있어서, 어느 정도 넓은 차폐 영역이 필요하다. 2 면의 분할 행 중 하나 근방의 차폐 영역을 적게 할 수 있으므로, 개구 효율을 개선할 수 있다.In the area near the side arrange | positioned along the 2nd protrusion part 32, the disturbance of the orientation of the liquid crystal molecule which arises at the intersection between the protrusion part and the pixel electrode 1 side can be prevented. Therefore, the shielding area can be reduced. Usually, in the region near the side perpendicular to the first and second protrusions 31 and 32, there is an orientation disturbance occurring at the intersection between the protrusion and the pixel electrode 1 side, and a somewhat wide shielding area is required. Since the shielding area | region near one of the dividing rows of two surfaces can be made small, opening efficiency can be improved.

도11은 제8 실시예에 의한 액정 표시 장치의 평면도이다. 제8 실시예에서 는, 픽셀 전극(1)에 도10에 나타낸 제7 실시예의 제2 돌출부(32) 대신에, 슬릿(34)이 형성된다. 슬릿(34)은 도메인 경계를 획정하므로, 제7 실시예와 유사한 효과를 얻을 수 있다.11 is a plan view of a liquid crystal display according to an eighth embodiment. In the eighth embodiment, the slit 34 is formed in the pixel electrode 1 instead of the second protrusion 32 of the seventh embodiment shown in FIG. Since the slit 34 defines domain boundaries, similar effects to those in the seventh embodiment can be obtained.

도12는 제9 실시예에 의한 액정 표시 장치의 평면도이다. 제5 실시예와 유사하게, 제1 및 제2 돌출부(31, 32)는 게이트 버스 라인(3) 영역에만 돌출부를 갖는다. 픽셀 전극(1)은 이등변 사다리꼴 형상이고, 하면과 경사면은 약 45°로 교차한다. 이등변 사다리꼴의 상면 및 하면(분할 열)은 데이터 버스 라인(2)을 따라서 배치된다. 다른 두 면(분할 행)은 제2 돌출부(32)를 따라서 배치된다.12 is a plan view of a liquid crystal display according to a ninth embodiment. Similar to the fifth embodiment, the first and second protrusions 31 and 32 have protrusions only in the region of the gate bus line 3. The pixel electrode 1 is an isosceles trapezoidal shape, and the lower surface and the inclined surface intersect at about 45 degrees. The upper and lower surfaces (isolated columns) of the isosceles trapezoid are arranged along the data bus line 2. The other two faces (divided rows) are disposed along the second protrusion 32.

제7 실시예에서는, 평행 4변형 픽셀 전극(1)의 면 분할 행 중 하나만이 제2 돌출부(32)를 따라서 배치된다. 제9 실시예에서는, 2면의 분할 행이 제2 돌출부(32)를 따라서 배치된다. 그러므로, 이들 면 근방의 차폐 영역을 적게 할 수 있어서, 개구 효율을 더 개선할 수 있다. 픽셀 전극(1)에는 제2 돌출부 대신에, 슬릿을 형성하여도 좋다.In the seventh embodiment, only one of the plane dividing rows of the parallel quadrilateral pixel electrode 1 is disposed along the second protrusion 32. In the ninth embodiment, two rows of dividing rows are arranged along the second projection 32. Therefore, the shielding area near these planes can be reduced, and the opening efficiency can be further improved. Instead of the second protrusions, slits may be formed in the pixel electrode 1.

도13은 제10 실시예에 의한 액정 표시 장치의 평면도이다. 도12에 나타낸 제9 실시예에서, 픽셀 전극은 사다리꼴이며, 2면은 제2 돌출부(32)에 평행하게 배치된다. 제10 실시예에서, 픽셀 전극(1)은 도10에 나타낸 픽셀 전극(1)에 유사한 평행 4변형이고, 제1 및 제2 돌출부의 형상은 제2 돌출부에 평행한 2면의 분할 행을 형성하기 위하여 변경된다. 13 is a plan view of a liquid crystal display according to a tenth embodiment. In the ninth embodiment shown in Fig. 12, the pixel electrode is trapezoidal, and two surfaces thereof are disposed parallel to the second protrusion 32. Figs. In the tenth embodiment, the pixel electrode 1 is a parallel quadrilateral similar to the pixel electrode 1 shown in Fig. 10, and the shape of the first and second protrusions form a dividing row of two faces parallel to the second protrusion. To be changed.

픽셀 전극(1)의 2면의 분할 행을 따라서 배치된 2개의 제2 돌출부(36) 중에서, 하나의 돌출부는 비스듬한 각을 갖는 픽셀 전극(1)의 정점 근방에서 직각으로 픽셀 전극(1) 내부를 향하여 만곡된다. 픽셀 전극 내부를 향하여 만곡된 제2 돌출부(36)는 픽셀 전극(1)의 경계에 이를 때, 픽셀 전극(1)의 내부를 향하여 다시 만곡되고, 픽셀 전극의 면 분할 행과 평행하게 뻗는다. Of the two second protrusions 36 arranged along the dividing rows of two surfaces of the pixel electrode 1, one protrusion is inside the pixel electrode 1 at a right angle near the vertex of the pixel electrode 1 having an oblique angle. Is curved towards. When reaching the boundary of the pixel electrode 1, the second protrusion 36 curved toward the inside of the pixel electrode is again curved toward the inside of the pixel electrode 1 and extends in parallel with the plane dividing row of the pixel electrode.

제10 실시예에서도 제9 실시예와 유사하게, 픽셀 전극(1)의 면 분할 행 근방의 액정 분자의 배향 교란을 저감할 수 있다. 비스듬한 각을 갖고 행 방향으로 뻗은 픽셀 전극(1)의 정점 근방의 굴곡점(37)을 통과하는 가상 직선을 따라서, 제1 및 제2 돌출부(35, 36)의 굴곡점이 배치된다. 이 영역에서의 액정 분자의 배향 교란에 의해 발생하는 누광을 방지하기 위해서는, 가상 직선을 따라서 뻗은 영역을 차폐하는 것이 좋다.Similar to the ninth embodiment in the tenth embodiment, the orientation disturbance of the liquid crystal molecules in the vicinity of the plane division row of the pixel electrode 1 can be reduced. The bend points of the first and second protrusions 35 and 36 are disposed along an imaginary straight line passing through the bend point 37 near the vertex of the pixel electrode 1 having an oblique angle and extending in the row direction. In order to prevent the light leakage caused by the orientation disturbance of the liquid crystal molecules in this region, it is good to shield the region extending along the virtual straight line.

다음에는, 제11 ~ 제14 실시예에 대하여 설명한다. 제1 ~ 제10 실시예는 게이트 버스 라인과 픽셀 전극의 상대적인 위치에 특징이 있다. 이하에서 설명하는 제11 ~ 제14 실시예는 도메인 경계를 획정하는 돌출부의 구조에 특징이 있다.Next, the eleventh to fourteenth embodiments will be described. The first through tenth embodiments are characterized by the relative positions of the gate bus lines and the pixel electrodes. The eleventh to fourteenth embodiments to be described below are characterized by the structure of the protrusion defining the domain boundary.

제1 ~ 제10 실시예에서, 돌출부는 리지스트재로 형성된다. 폴리이미드 수지, 아크릴 수지 및 노볼락(novolak) 수지 등의 투명 또는 반투명 수지, 실리콘 질화물(SiN) 및 실리콘 산화물(SiO2) 등의 절연재 등의 다른 재료를 사용하여도 좋다. 예를 들어, 돌출부의 교차부는 삼각형이다. 돌출부의 정점 근방의 액정 분자의 배향은 각 도메인의 내부 영역의 액정 분자의 배향과 다르다. 그러므로, 이 영역에서, 액정 분자의 배향이 교란되고, 누광 또는 암화(blacking) 등의 현상이 발생하며, 유효한 개구 효율이 저감된다.In the first to tenth embodiments, the protrusions are formed of a resist material. Other materials such as transparent or translucent resins such as polyimide resins, acrylic resins and novolak resins, and insulating materials such as silicon nitride (SiN) and silicon oxide (SiO 2 ) may be used. For example, the intersection of the protrusions is a triangle. The orientation of the liquid crystal molecules near the apex of the protrusion is different from the orientation of the liquid crystal molecules in the inner region of each domain. Therefore, in this region, the orientation of the liquid crystal molecules is disturbed, phenomena such as light leakage or blacking occur, and the effective opening efficiency is reduced.

도14는 제11 ~ 제14 실시예에 의한 액정 표시 장치의 기본 구조를 나타낸 투시도이다. 액정 표시 장치(210)는 서로 대향하여 배치된 한 쌍의 유리 기판(216, 217)을 갖는다. 유리 기판(216)의 대향 면 상에는, 대향 전극(공통 전극)(212)이 형성된다. 다른 유리 기판(217)의 대향 면 상에는, 복수의 게이트 버스 라인(주사 버스 라인)(231), 복수의 드레인 버스 라인(데이터 버스 라인)(232), 복수의 TFT(233) 및 픽셀(셀) 전극(213)이 형성된다. 데이터 버스 라인(232)은 게이트 버스 라인(231)과 직각으로 교차한다. TFT(233)과 픽셀 전극(213)은 게이트 버스 라인(231)과 드레인 버스 라인(231) 사이의 교차점 근방의 영역에 배치된다.14 is a perspective view showing the basic structure of a liquid crystal display device according to the eleventh to fourteenth embodiments. The liquid crystal display device 210 has a pair of glass substrates 216 and 217 disposed to face each other. On the opposing surface of the glass substrate 216, an opposing electrode (common electrode) 212 is formed. On the opposite surface of the other glass substrate 217, a plurality of gate bus lines (scan bus lines) 231, a plurality of drain bus lines (data bus lines) 232, a plurality of TFTs 233, and pixels (cells) The electrode 213 is formed. The data bus line 232 intersects the gate bus line 231 at right angles. The TFT 233 and the pixel electrode 213 are disposed in the region near the intersection between the gate bus line 231 and the drain bus line 231.

각 기판의 대향 면에는 액정 분자를 수직으로 배향시키기 위하여 수직 배향 공정을 행한다. 두 기판 사이에는 부형 액정 재료(negative type liquid crystal material)가 충전된다. 유리 기판(216)의 대향 면 상에는, 대부분 컬러 필터가 배치된다. 통상, 유리 기판(216)은 컬러 필터 기판(CF 기판)이라 하며, 다른 유리 기판(217)은 TFT 기판이라 한다.On the opposite surface of each substrate, a vertical alignment process is performed in order to orient the liquid crystal molecules vertically. A negative type liquid crystal material is filled between the two substrates. On the opposite surface of the glass substrate 216, most color filters are arrange | positioned. Usually, the glass substrate 216 is called a color filter substrate (CF substrate), and the other glass substrate 217 is called TFT substrate.

도15는 제11 ~ 제14 실시예의 액정 표시 장치의 단면도이다. 유리 기판(216)의 대향 면 상에는, 흑색 매트릭스 층(234), 컬러 필터(239), ITO로 된 대향 전극(212) 및 돌출부(도메인 규정 구조물)(220A)가 형성된다. 그 위에 수직 배향 막이 형성되지만, 도15에는 생략하였다.Fig. 15 is a sectional view of the liquid crystal display of the eleventh to fourteenth embodiments. On the opposing face of the glass substrate 216, a black matrix layer 234, a color filter 239, an opposing electrode 212 made of ITO and a protrusion (domain defined structure) 220A are formed. Although a vertical alignment film is formed thereon, it abbreviate | omits in FIG.

다른 유리 기판(217)의 대향 면 상에는, 게이트 버스 라인(231), 커패시턴스 버스 라인(CS 전극)(235), 절연 막(240, 243), 픽셀 전극(213) 및 돌출부(220B)가 형성된다. 그 위에 수직 배향 막이 형성되지만, 도15에는 생략하였다. TFT의 소스 영역(241)은 픽셀 전극(213)에 접속된다. 드레인 영역(242)은 드레인 버스 라인 과 연속한다. On the opposite surface of the other glass substrate 217, a gate bus line 231, a capacitance bus line (CS electrode) 235, insulating films 240 and 243, a pixel electrode 213 and a protrusion 220B are formed. . Although a vertical alignment film is formed thereon, it abbreviate | omits in FIG. The source region 241 of the TFT is connected to the pixel electrode 213. The drain region 242 is continuous with the drain bus line.

도15에서는, 돌출부(220A, 220B)가 컬러 필터 기판과 TFT 기판의 대향 면 상에 형성되지만, 두 기판 중 하나에만 형성되어도 좋다.In Fig. 15, protrusions 220A and 220B are formed on opposing surfaces of the color filter substrate and the TFT substrate, but may be formed only on one of the two substrates.

도16a에 나타낸 바와 같이, 돌출부(220A, 220B)는 모두 한 방향으로 뻗어 있으며, 동등 피치로 평행하게 배치된다. 도16b에 나타낸 바와 같이, 돌출부(220B)는 돌출부(220A)로부터 절반 피치만큼 이동하여 배치된다. 복수의 배향 영역(도메인)은 각각 돌출부(220A, 220B) 사이에서 획정된다. 전압이 인가되지 않을 때, 도16a 및 도16b에 나타낸 액정 분자(14)의 배향 상태가 얻어진다. As shown in Fig. 16A, the protrusions 220A and 220B all extend in one direction and are arranged in parallel at equal pitches. As shown in Fig. 16B, the protrusion 220B is disposed to move by half a pitch from the protrusion 220A. A plurality of alignment regions (domains) are defined between the protrusions 220A and 220B, respectively. When no voltage is applied, the alignment state of the liquid crystal molecules 14 shown in Figs. 16A and 16B is obtained.

도17은 패턴(220B)으로 형성된 TFT 기판의 평면도이다. 돌출부(220B)는 지그재그 형태이고, 픽셀 전극(213)과 TFT(233)를 넘어간다. 돌출부의 교차부는 픽셀 전극(213)의 표면에 대해 삼각형 또는 사다리꼴 등의 경사진 면을 갖는 형태이다. 도17에 나타낸 돌출부(220B)의 형태만 설명하지만, 복수의 도메인을 획정하는데 유효한 다른 형상을 사용하여도 좋다. 도15에 나타낸 컬러 필터 기판 상의 돌출부(220A)도 여러 가지 형태의 교차부를 가져도 좋다.17 is a plan view of a TFT substrate formed with a pattern 220B. The protrusion 220B is in a zigzag shape and crosses the pixel electrode 213 and the TFT 233. The intersection of the protrusions has a shape having an inclined surface such as a triangle or a trapezoid with respect to the surface of the pixel electrode 213. Although only the shape of the protrusion 220B shown in FIG. 17 is described, other shapes effective for defining a plurality of domains may be used. The protrusion 220A on the color filter substrate shown in FIG. 15 may also have various types of intersections.

도18은 픽셀 전극(213) 상에 형성된 돌출부(220B)의 단면도이다. 픽셀 전극(213)의 부분적인 표면 영역 상에는 절연재의 절연 막(301)이 형성되고, 절연 막(301) 상에는 도전재의 도전 막(302)이 형성된다. 도전 막(302)은 절연재의 덮개 막(303)으로 덮인다. 절연 막(301), 도전 막(302) 및 덮개 막(303)은 돌출부(220B)를 구성한다.18 is a cross-sectional view of the protrusion 220B formed on the pixel electrode 213. An insulating film 301 of an insulating material is formed on the partial surface region of the pixel electrode 213, and a conductive film 302 of a conductive material is formed on the insulating film 301. The conductive film 302 is covered with a covering film 303 of an insulating material. The insulating film 301, the conductive film 302, and the overcoat 303 constitute the protrusion 220B.

도19a ~ 도19d를 참조하여, 돌출부(220B)의 형성 방법에 대하여 설명한다.With reference to FIGS. 19A-19D, the formation method of the protrusion part 220B is demonstrated.

도19a에 나타낸 바와 같이, 절연 막(301)과 도전 막(302)이 형성되어 픽셀 전극(213)을 덮는다. 도전 막(302) 상에는, 이 후에 덮개 막(303)으로 사용될 패턴(303a)이 형성된다.As shown in FIG. 19A, an insulating film 301 and a conductive film 302 are formed to cover the pixel electrode 213. On the conductive film 302, a pattern 303a to be used later as the overcoat 303 is formed.

도19b에 나타낸 바와 같이, 패턴(303a)을 마스크로 사용함으로써, 도전 막(302)이 에칭된다. 도전 막(302)이 사이드 에칭(side-etching)되므로, 도전 막(302)은 패턴(303a)보다 좁은 형상을 갖는다.As shown in Fig. 19B, the conductive film 302 is etched by using the pattern 303a as a mask. Since the conductive film 302 is side-etched, the conductive film 302 has a narrower shape than the pattern 303a.

도19c에 나타낸 바와 같이, 패턴(303a)을 마스크로 사용함으로써, 절연 막(301)은 이방성으로 에칭되어 통상, 패턴(303a)과 폭이 같은 절연 막(301)의 패턴이 남는다. 절연 막(301)의 패턴 폭을 패턴(303a)의 폭보다 좁게 하도록, 절연 막(301)을 이방성 에칭하여도 좋다.As shown in Fig. 19C, by using the pattern 303a as a mask, the insulating film 301 is etched anisotropically, leaving a pattern of the insulating film 301 having the same width as the pattern 303a. The insulating film 301 may be anisotropically etched so that the pattern width of the insulating film 301 is narrower than the width of the pattern 303a.

도19d에 나타내는 바와 같이, 기판을 가열하여 패턴(303a)을 유동화한다. 패턴(303a)은 도전 막(303)과 절연 막(301)의 양쪽에 흘러서, 막(303, 301)을 덮는 덮개 막(303)이 형성된다. 덮개 막(303)은 픽셀 전극(213)의 표면에 대해 경사진 면을 갖는다.As shown in Fig. 19D, the substrate is heated to fluidize the pattern 303a. The pattern 303a flows through both the conductive film 303 and the insulating film 301, so that an overcoat 303 covering the films 303 and 301 is formed. The overcoat 303 has a surface inclined with respect to the surface of the pixel electrode 213.

절연 막(301)은 패턴(303a)의 재료보다 용융점 또는 연화점(softening point)이 높은 재료로 형성됨으로써, 패턴(303a)이 유동화될 때, 절연 막(301)이 용융되거나 유동화되기 어렵게 된다. 통상, 절연 막(301)의 재료는 폴리이미드 등의 내열성 유기재 또는 실리콘 질화물, 실리콘 산화물 등의 무기재이어도 좋다. The insulating film 301 is formed of a material having a higher melting point or softening point than the material of the pattern 303a, so that when the pattern 303a is fluidized, the insulating film 301 becomes difficult to melt or fluidize. Usually, the material of the insulating film 301 may be a heat resistant organic material such as polyimide or an inorganic material such as silicon nitride or silicon oxide.

수직 배향 막 상에 돌출부(220B)가 형성되면, 덮개 막(303)은 액정 재료와 직접 접촉하게 된다. 그러므로, 덮개 막(603)의 재료로서는, 액정 표시 장치의 특 성에 악영향을 미치는 재료를 사용하지 않은 것이 좋다. 덮개 막(303)이 감광성재로 형성되면, 도19a에 나타낸 패턴(303a)은 노광 및 현상을 통하여 형성할 수 있어서, 공정 수를 저감할 수 있다. 덮개 막(303)이 비감광성재로 형성되면, 도19a에 나타낸 공정에서 리지스트 패턴을 마스크로 사용함으로써, 비감광성재 층을 에칭하여 패턴(303a)을 형성한다. 덮개 막(303)의 재료는 리지스트, 일반적으로 감광성 노볼락 수지인 것이 좋다.When the protrusion 220B is formed on the vertical alignment film, the overcoat 303 is in direct contact with the liquid crystal material. Therefore, as the material of the overcoat 603, a material that adversely affects the characteristics of the liquid crystal display device may not be used. When the overcoat 303 is formed of a photosensitive material, the pattern 303a shown in Fig. 19A can be formed through exposure and development, so that the number of steps can be reduced. When the overcoat 303 is formed of a non-photosensitive material, by using the resist pattern as a mask in the process shown in Fig. 19A, the non-photosensitive material layer is etched to form the pattern 303a. The material of the overcoat 303 is preferably a resist, generally a photosensitive novolac resin.

도전 막(302)은 크롬, 알루미늄, 니켈, 몰리브덴, 텅스텐, 티탄, 구리 등의 단일 금속 또는 그들의 합금 등의 금속재로 형성된다. 단일 금속으로 된 층과 합금 층을 갖는 다층 구조를 사용하여도 좋다. The conductive film 302 is formed of a single metal such as chromium, aluminum, nickel, molybdenum, tungsten, titanium, copper, or a metal material such as an alloy thereof. A multilayer structure having a single metal layer and an alloy layer may be used.

도18에 나타낸 돌출부(220A)의 도전 막(302)은 투명 금속으로 형성된다. 그러므로, 돌출부(220A) 근방의 액정 분자의 배향의 교란에 의해 발생하는 누광을 방지할 수 있게 된다. 이 효과를 더 향상시키기 위해서는, 절연 막(301)과 덮개 막(303) 중 하나 또는 쌍방을 흑색으로 착색된 재료 등의 재료로 형성하여도 좋다.The conductive film 302 of the protrusion 220A shown in Fig. 18 is formed of a transparent metal. Therefore, the light leakage caused by the disturbance of the alignment of the liquid crystal molecules near the protrusion 220A can be prevented. In order to further improve this effect, one or both of the insulating film 301 and the cover film 303 may be formed of a material such as a black colored material.

돌출부(220A)는 도전 막(302)을 포함하므로, 후술하는 바와 같이, 단선된 드레인 버스 라인 또는 게이트 버스 라인을 복구할 수 있게 된다. 돌출부(220A)는 표시를 안정화하는 보조 커패시턴스 전극으로 사용될 수 있다. 보조 커패시턴스가 돌출부(220A)를 사용하여 형성되면, 도15에 나타낸 커패시턴스 버스 라인(235)을 생략할 수 있다.Since the protrusion 220A includes the conductive film 302, the disconnected drain bus line or the gate bus line can be recovered as described later. The protrusion 220A may be used as an auxiliary capacitance electrode to stabilize the display. If the auxiliary capacitance is formed using the protrusion 220A, the capacitance bus line 235 shown in Fig. 15 can be omitted.

도18에 나타낸 절연 막(301)은 픽셀 전극(213)으로부터 도전 막(302)을 전기적으로 절연시키는데 충분한 두께를 갖도록 설정하는 것이 좋다. 도전 막(302)의 적절한 두께 및 폭은 후술하는 복구 라인과, 보조 커패시턴스 전극을 고려함으로써 결정된다. 덮개 막(303)은 도전 막을 충분히 덮을 수 있도록 설정되어, 도메인 경계 규정 구조물로서 작용하는데 충분한 두께와 폭을 갖는다. 덮개 막(303)의 폭을 디자인함에 있어서, 하부 도전 막(302)의 폭이 고려된다. The insulating film 301 shown in FIG. 18 is preferably set to have a thickness sufficient to electrically insulate the conductive film 302 from the pixel electrode 213. The appropriate thickness and width of the conductive film 302 is determined by considering the recovery line and the auxiliary capacitance electrode described later. The overcoat 303 is set to sufficiently cover the conductive film, and has a thickness and a width sufficient to serve as a domain boundary defining structure. In designing the width of the overcoat 303, the width of the lower conductive film 302 is taken into account.

도14에 나타낸 액정 표시 장치는 돌출부 형성 공정을 제외하고는, 일반적인 액정 표시 장치의 제조 방법에 의해 제조할 수 있다.The liquid crystal display shown in Fig. 14 can be manufactured by a general method of manufacturing a liquid crystal display except for the process of forming the protrusions.

통상, 액정 표시 장치 제조 방법은 TFT 기판 형성 공정과, 컬러 필터 기판 형성 공정을 포함한다. TFT 기판 형성 공정은 기판 세정 공정, 게이트 버스 라인 형성 공정, 채널 층 형성 공정, 소자 격리 공정, 보호 막 형성 공정, 픽셀 전극 형성 공정 등으로 나뉘어진다. 컬러 필터 기판 형성 공정은 흑색 매트릭스 층 형성 공정, 컬러 필터 형성 공정 및 대향 전극 형성 공정을 포함한다.Usually, a liquid crystal display manufacturing method includes a TFT substrate formation process and a color filter substrate formation process. The TFT substrate forming process is divided into a substrate cleaning process, a gate bus line forming process, a channel layer forming process, an element isolation process, a protective film forming process, a pixel electrode forming process, and the like. The color filter substrate forming process includes a black matrix layer forming process, a color filter forming process and a counter electrode forming process.

도18에 나타낸 돌출부(220B)는 픽셀 전극 형성 공정 후에 픽셀 전극 상에 형성된다. 도15에 나타낸 컬러 필터 기판 상의 돌출부(220A)는 대향 전극 형성 공정 후에 대향 전극 상에 형성된다.The protrusion 220B shown in Fig. 18 is formed on the pixel electrode after the pixel electrode forming process. The protrusion 220A on the color filter substrate shown in Fig. 15 is formed on the counter electrode after the counter electrode forming step.

다음에, 도20을 참조하여, 액정 표시 장치의 제11 실시예에 대하여 설명하며, 그 기본 구조는 도14 및 도15에 나타낸 바와 같다.Next, an eleventh embodiment of a liquid crystal display device will be described with reference to FIG. 20, and the basic structure thereof is as shown in FIG.

도20은 제11 실시예의 액정 표시 장치의 평면도이다. 게이트 버스 라인(231)은 도15에 나타낸 투명 유리 기판(217)의 대향 면 상에 통상의 공정에 의해 형성된다. 다음에, 채널 층이 형성되고, 그 후, 소자 격리 공정이 행해져서, 보호 막(234)이 형성된다. 이 보호 막(243) 상에는, 픽셀 전극(213)이 형성된다. TFT 기판 상에 형성된 게이트 버스 라인(231)과 드레인 버스 라인(232)의 폭은 각각 10 ㎛, 5 ㎛이다.20 is a plan view of the liquid crystal display of the eleventh embodiment. The gate bus line 231 is formed by a normal process on the opposing surface of the transparent glass substrate 217 shown in FIG. Next, a channel layer is formed, and then an element isolation process is performed to form a protective film 234. On this protective film 243, a pixel electrode 213 is formed. The widths of the gate bus line 231 and the drain bus line 232 formed on the TFT substrate are 10 m and 5 m, respectively.

다음에, 도19a에 나타낸 바와 같이, 픽셀 전극(213) 상에, 폴리이미드로 되며 두께가 0.4 ㎛인 절연 막(301)과, 크롬으로 되며 두께가 0.2 ㎛인 도전 막(302)이 형성된다. 도전 막(302) 상에는, 감광성 노볼락 수지가 2 ㎛의 두께로 퇴적되고, 그 후 노광 및 현상 공정에 의해 폭이 15 ㎛인 패턴(303a)이 남게 된다.Next, as shown in Fig. 19A, on the pixel electrode 213, an insulating film 301 made of polyimide and 0.4 mu m thick and a conductive film 302 made of chromium and 0.2 mu m thick are formed. . On the conductive film 302, the photosensitive novolak resin is deposited to a thickness of 2 mu m, and then a pattern 303a having a width of 15 mu m is left by the exposure and development processes.

도19b에 나타낸 바와 같이, 패턴(303a)을 마스크로 사용함으로써, 도전 막(302)이 패터닝된다. 이 도전 막(302)을 에칭함에 있어서는, 암모늄 세륨(IV) 질산염을 사용하여 등방성 에칭이 행해진다. 도19c에 나타내는 바와 같이, 패턴(303a)을 마스크로 사용함으로써, 절연 막(301)이 패터닝된다. 이 절연 막(301)을 에칭함에 있어서, 1 Pa 이하의 압력에서 저압 플라즈마 에싱(ashing)을 사용하여 이방성 에칭이 행해진다. 도19d에 나타내는 바와 같이, 기판이 가열되어 패턴(303a)이 유동화됨으로써 덮개 막(303)이 형성된다. 기판 온도는 200 ℃로 설정된다. 그 후, 수직 배향 막은 전체 기판 면에 걸쳐서 형성된다. 도20에 나타낸 돌출부(323)의 저면 폭은 약 10 ㎛이고, 돌출부의 피치는 100 ㎛이다.As shown in Fig. 19B, by using the pattern 303a as a mask, the conductive film 302 is patterned. In etching this conductive film 302, isotropic etching is performed using ammonium cerium (IV) nitrate. As shown in Fig. 19C, the insulating film 301 is patterned by using the pattern 303a as a mask. In etching this insulating film 301, anisotropic etching is performed using low pressure plasma ashing at a pressure of 1 Pa or less. As shown in Fig. 19D, the cover film 303 is formed by heating the substrate to fluidize the pattern 303a. The substrate temperature is set at 200 ° C. Thereafter, a vertically oriented film is formed over the entire substrate surface. The bottom width of the protrusion 323 shown in Fig. 20 is about 10 mu m, and the pitch of the protrusion is 100 mu m.

상기 공정에 의해 형성된 돌출부(323)는 도전 막(302)을 포함하므로, 돌출부(323) 상의 입사광이 차폐될 수 있으므로, 액정 분자의 배향의 교란으로 인해 발생하는 누광을 방지할 수 있다.Since the protrusion 323 formed by the above process includes the conductive film 302, the incident light on the protrusion 323 may be shielded, thereby preventing leakage caused by the disturbance of the alignment of the liquid crystal molecules.

상기 공정에 의해 형성된 돌출부(323)는 드레인 버스 라인이 단선될 때 복구 배선 라인으로 사용될 수 있다. 이제, 도20에 나타낸 바와 같이, 단선점(320)에 서 하나의 드레인 버스 라인(332)이 끊어진 것을 고려하자. 돌출부(323)의 다른 부분으로부터, 단선점(320)을 넘어 가는 돌출부(323)의 부분(322)을 전기적으로 분리하기 위해서, 절단점(324, 325)에 레이저빔을 조사하여 돌출부(323)를 절단한다. The protrusion 323 formed by the above process may be used as a recovery wiring line when the drain bus line is disconnected. Now, as shown in FIG. 20, consider that one drain bus line 332 is broken at the disconnection point 320. As shown in FIG. In order to electrically separate the portion 322 of the protrusion 323 beyond the disconnection point 320 from the other portion of the protrusion 323, the laser beam is irradiated to the cutting points 324 and 325 so as to project the protrusion 323. To cut.

분리된 돌출부의 부분(322)은 본딩점(328, 329)에서 단선된 드레인 버스 라인(332)에 본딩되어, 분리된 돌출부와 단선된 버스 라인(332)에 전기적으로 접속된다. 그러므로, 단선된 드레인 버스 라인(332)은 돌출부(323)의 부분(322)을 개재하여 함께 전기적으로 접속된다. 도21은 절단점(324)과 본딩점(328)의 단면도이다. 그러므로, 단선된 드레인 버스 라인(332)을 복구할 수 있다.The portion 322 of the separated protrusion is bonded to the drain bus line 332 disconnected at the bonding points 328 and 329 and electrically connected to the separated protrusion and the disconnected bus line 332. Therefore, the disconnected drain bus lines 332 are electrically connected together via the portion 322 of the protrusion 323. 21 is a cross-sectional view of cutting point 324 and bonding point 328. Therefore, the disconnected drain bus line 332 can be restored.

다음에, 도22를 참조하여, 제11 실시예에 대하여 설명한다.Next, an eleventh embodiment will be described with reference to FIG.

도22는 제11 실시예의 액정 표시 장치의 TFT 기판의 평면도이다. 도22에서의, 드레인 버스 라인(332)의 출력 리드의 상부 하부 영역에는 복구 라인(407a, 407b)이 형성된다. 복구 라인(407a, 407b)은 드레인 버스 라인(332)의 출력 리드를 교차하여 뻗는다. 각 복구 라인(407a, 407b)은 도18에 나타낸 돌출부(220B)의 경우와 유사한 단면 구조를 갖는다. Fig. 22 is a plan view of a TFT substrate of the liquid crystal display of the eleventh embodiment. In Fig. 22, recovery lines 407a and 407b are formed in the upper lower region of the output lead of the drain bus line 332. Recovery lines 407a and 407b extend across the output leads of drain bus line 332. Each recovery line 407a, 407b has a cross-sectional structure similar to that of the protrusion 220B shown in FIG.

하나의 버스 라인(332)이 단선점(320)에서 부서진 경우를 고려하자. 복구 라인(407a)과 단선된 드레인 버스 라인(332)의 출력 리드 사이의 교차점(408a)에서, 이들은 레이저빔으로 본딩되고, 복구 라인(407b)과 단선된 드레인 버스 라인(332)의 출력 리드 사이의 교차점(408b)에서, 이들은 레이저빔으로 본딩된다. 출력 전극(409)은 복구 라인(407a)을 교차하여 배치된다. 출력 전극(409)과 복구 라인(407a) 사이의 교차점(410)에서, 이들은 레이저빔으로 본딩된다.Consider the case where one bus line 332 is broken at the break point 320. At the intersection 408a between the recovery line 407a and the output leads of the disconnected drain bus line 332, they are bonded with a laser beam and between the recovery line 407b and the output leads of the disconnected drain bus line 332. At the intersection point 408b of, they are bonded with a laser beam. The output electrode 409 is disposed across the recovery line 407a. At the intersection 410 between the output electrode 409 and the recovery line 407a, they are bonded with a laser beam.

출력 전극(420)은 복구 라인(407b)과 교차한다. 드레인 버스 라인(332) 형성 공정과 같은 공정에 의해 출력 전극(420)이 형성된다. 출력 전극(420)과 단선된 드레인 버스 라인(332)에 접속된 복구 라인(407b) 사이의 교차점에서, 이들은 레이저빔으로 본딩된다. 단선된 드레인 버스 라인(332)에 접속된 출력 전극(409, 420)은 외부 배선 라인에 의해 전기적으로 접속됨으로써, 드레인 버스 라인(332)의 단선을 복구할 수 있다.Output electrode 420 intersects recovery line 407b. The output electrode 420 is formed by the same process as the drain bus line 332 forming process. At the intersection between the output electrode 420 and the recovery line 407b connected to the disconnected drain bus line 332, they are bonded with a laser beam. The output electrodes 409 and 420 connected to the disconnected drain bus line 332 are electrically connected by an external wiring line, so that disconnection of the drain bus line 332 can be restored.

다음에, 도23을 참조하여, 제13 실시예에 대하여 설명한다. 제13 실시예에서는, 보조 커패시턴스 전극으로 돌출부가 사용된다.Next, a thirteenth embodiment will be described with reference to FIG. In the thirteenth embodiment, a protrusion is used as the auxiliary capacitance electrode.

도23은 제13 실시예의 액정 표시 장치의 TFT 기판의 평면도이다. 도23에 나타낸 상부 주변 영역에서는, 공통 라인이 측 방향으로 뻗어서 배치된다. 공통 라인(411)은 돌출부(402)가 형성될 때 함께 형성되고, 돌출부(402)와 연속하게 된다. 출력 전극(413)은 교차점(415)에서 공통 라인(411)과 교차한다. 이 교차점에서, 공통 라인(411)은 레이저빔으로 출력 전극(413)에 본딩된다.Fig. 23 is a plan view of a TFT substrate of the liquid crystal display of the thirteenth embodiment. In the upper peripheral region shown in Fig. 23, the common lines are arranged extending laterally. The common line 411 is formed together when the protrusion 402 is formed and is continuous with the protrusion 402. Output electrode 413 intersects common line 411 at intersection 415. At this intersection, the common line 411 is bonded to the output electrode 413 with a laser beam.

픽셀 전극(213)이 중첩되는 돌출부(402)의 영역에는 보조 커패시턴스가 형성된다. 이 구조에서는, 도17에 나타낸 바와 같은, 커패시턴스 버스 라인(235)을 배치할 필요가 없으므로, 개구 효율을 개선할 수 있다.An auxiliary capacitance is formed in the region of the protrusion 402 where the pixel electrode 213 overlaps. In this structure, it is not necessary to arrange the capacitance bus line 235 as shown in Fig. 17, so that the opening efficiency can be improved.

공통 라인(411)에 바이어스 전압(오프셋 전압)이 인가되면, 돌출부(402) 근방의 액정 분자의 경사는 다른 영역의 액정 분자의 경사와 유사하게 될 수 있다. 즉, 경사는 기판 면에 거의 수직하게 설정될 수 있다. 실험에 의하면, 커패시턴스 버스 라인을 갖는 액정 표시 장치의 콘트라스트는 300으로부터, 350 이상으로 개선 될 수 있었다. When a bias voltage (offset voltage) is applied to the common line 411, the inclination of the liquid crystal molecules near the protrusion 402 may be similar to that of the liquid crystal molecules in other regions. That is, the inclination can be set almost perpendicular to the substrate plane. According to the experiment, the contrast of the liquid crystal display device having a capacitance bus line can be improved from 300 to 350 or more.

제11 ~ 제13 실시예에서, 돌출부는 단선된 드레인 버스용 복구 배선 라인으로 또는 보조 커패시턴스 전극으로 사용된다. 돌출부는 복구 배선 라인과 보조 커패시턴스 전극 모두로 사용되어도 좋다. 돌출부는 드레인 버스 라인뿐만 아니라 게이트 버스 라인의 복구 라인으로 사용되어도 좋다.In the eleventh to thirteenth embodiments, the protrusions are used as recovery wiring lines for disconnected drain buses or as auxiliary capacitance electrodes. The protrusions may be used for both the recovery wiring line and the auxiliary capacitance electrode. The protrusion may be used as a recovery line of the gate bus line as well as the drain bus line.

다음에는, 도24a 및 도24b를 참조하여, 제14 실시예에 대하여 설명하다. 제14 실시예의 액정 표시 장치에서는, 한 행의 TFT의 게이트 버스 라인이 인접한 행에서 TFT의 드레인 영역에 접속된 소위 게이트 접속(gate connection type)형이 사용된다.Next, a fourteenth embodiment will be described with reference to FIGS. 24A and 24B. In the liquid crystal display device of the fourteenth embodiment, a so-called gate connection type in which the gate bus lines of the TFTs in one row are connected to the drain region of the TFT in the adjacent row is used.

도24a는 제14 실시예의 액정 표시 장치의 TFT 기판의 평면도이다. 한 행에서의 TFT(233a)의 게이트 버스 라인(502)은 인접한 행(도24a의 한 행 위의 행)j8 TFT(233B)의 드레인 영역에 접속된다. 게이트 버스 라인(502)에 전압을 연속하여 인가함으로써 주사가 행하여진다.24A is a plan view of a TFT substrate of the liquid crystal display of the fourteenth embodiment. The gate bus line 502 of the TFT 233a in one row is connected to the drain region of the adjacent row (row above one row in Fig. 24A) j8 TFT 233B. Scanning is performed by continuously applying a voltage to the gate bus line 502.

보통의 액티브 매트릭스형 액정 표시 장치에서는, 대향 전극이 전체 기판 면에 걸쳐서 형성된 단일 도전 막으로 형성된다. 도24b에 나타낸 바와 같이, 게이트 접속형 액정 표시 장치에서는, 대향 전극(510)은 단순 매트릭스형 액정 표시 장치의 전극과 같은 스트라이프 패턴을 갖는다. 대향 전극(510)은 TFT 기판의 하나의 픽셀 전극 열 마다에 하나씩 구비된 전극이다. 이 스트라이프 패턴을 사용함으로써, 각 픽셀 전극에 신호가 인가된다. 게이트 접속형 TFT 기판은 보통의 TFT 기판보다 적은 수의 마스크를 사용함으로써 형성될 수 있다.In a normal active matrix liquid crystal display device, the counter electrode is formed of a single conductive film formed over the entire substrate surface. As shown in Fig. 24B, in the gate-connected liquid crystal display, the counter electrode 510 has the same stripe pattern as the electrode of the simple matrix liquid crystal display. The counter electrode 510 is an electrode provided for every one pixel electrode column of a TFT substrate. By using this stripe pattern, a signal is applied to each pixel electrode. Gate-connected TFT substrates can be formed by using fewer masks than ordinary TFT substrates.

제13 실시예와 유사하게, 공통 라인(411)과 출력 전극(413)이 구비되고, 이들은 교차점(415)에서 본딩되어 각 픽셀 전극(213)에 보조 커패시턴스를 부가한다.Similar to the thirteenth embodiment, a common line 411 and an output electrode 413 are provided, which are bonded at the intersection 415 to add auxiliary capacitance to each pixel electrode 213.

이상에서, 본 발명을 바람직한 실시예와 관련하여 설명하였다. 그러나, 본 발명은 상기 실시예에 한정되지 않는다. 이 기술 분야에서 통상의 지식을 가진 자에 의해서, 여러 가지 변형, 개선, 조합 등이 가능하다는 것은 자명한 일이다.In the above, the present invention has been described in connection with a preferred embodiment. However, the present invention is not limited to the above embodiment. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like are possible.

본 발명에서, 돌출부와 도메인 경계 규정 구조물은 각 픽셀을 복수의 도메인으로 분할한다. 각 도메인에서, 액정 분자의 경사 방향은 전압이 인가될 때 일정하다. 경사 방향이 다양한 복수의 도메인이 형성되므로, 시각 특성을 개선할 수 있다. 게이트 버스 라인은 돌출부의 굴곡점 근방의 액정 분자의 배향의 교란으로 인해 발생하는 누광을 방지한다. 또한, 게이트 버스 라인과 픽셀 전극 사이에 보조 커패시턴스가 형성되므로, 데이터 버스 라인의 전압 변화에 의해 발생하는 픽셀 전극의 전압 변동을 억제할 수 있다.In the present invention, the protrusion and domain boundary defining structure divides each pixel into a plurality of domains. In each domain, the oblique direction of the liquid crystal molecules is constant when a voltage is applied. Since a plurality of domains having various inclination directions are formed, visual characteristics can be improved. The gate bus line prevents light leakage caused by the disturbance of the orientation of the liquid crystal molecules near the bending point of the protrusion. In addition, since the auxiliary capacitance is formed between the gate bus line and the pixel electrode, the voltage variation of the pixel electrode caused by the voltage change of the data bus line can be suppressed.

Claims (20)

사이에 간극(gap)을 두고 평행하게 배치된 제1 및 제2 기판과,First and second substrates arranged in parallel with a gap therebetween, 부의 유전률 이방성을 갖는 액정 분자를 함유하고, 상기 제1 및 제2 기판 사이의 간극에 충전되는 액정 재료와,A liquid crystal material containing liquid crystal molecules having negative dielectric anisotropy and filled in the gap between the first and second substrates; 전계가 형성되지 않은 상태에서 액정 분자를 호메오트로픽(homeotropic) 형태로 배향시키는 배향 막과,An alignment film for orienting liquid crystal molecules in a homeotropic form in the absence of an electric field; 상기 제1 기판의 대향 면 상에 형성되고, 행 방향 및 열 방향으로 규칙적으로 배치된 픽셀 전극과,A pixel electrode formed on an opposite surface of the first substrate and regularly arranged in a row direction and a column direction; 상기 제2 기판의 대향 면 상에 형성된 공통 전극과,A common electrode formed on an opposite surface of the second substrate; 상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각 열에 대응하여 구비되는 데이터 버스 라인과,A data bus line disposed on an opposite surface of the first substrate and provided in correspondence with each column of the pixel electrode; 상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각 행에 대응하여 구비되고, 상기 기판의 법선 방향을 따라서 볼 때, 대응하는 행에서 상기 픽셀 전극의 내부 영역을 통과하여 배치되는 게이트 버스 라인과,Disposed on opposite sides of the first substrate, each corresponding to each row of the pixel electrode, and disposed through the inner region of the pixel electrode in a corresponding row when viewed along a normal direction of the substrate; Gate bus lines, 상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각각에 대응하여 구비되고, 대응하는 픽셀 전극과 대응하는 데이터 버스 라인을 접속시키며, 외부에서 인가된 제어 신호에 따라서 도통 상태와 비도통 상태 사이에서 전환되는 스위치 소자와,Disposed on opposing surfaces of the first substrate, respectively provided corresponding to each of the pixel electrodes, connecting a corresponding data bus line with a corresponding pixel electrode, and inconsistent with the conduction state in accordance with an externally applied control signal; A switch element switched between conduction states, 각각 상기 스위치 소자의 각각에 구비되고, 상기 게이트 버스 라인으로부터의 제어 신호를, 대응하는 스위치 소자에 접속된 상기 픽셀 전극의 행과 다른 행에 대응하여, 대응하는 스위치 소자로 전송하는 게이트 접속 라인과,A gate connection line which is provided in each of the switch elements, and transmits a control signal from the gate bus line to a corresponding switch element corresponding to a row different from that of the pixel electrode connected to the corresponding switch element; , 상기 제1 및 제2 기판 중 하나의 대향 면 상에 형성되고, 상기 픽셀 전극의 영역을 복수의 영역으로 분할하고, 상기 기판의 법선 방향을 따라서 볼 때, 상기 게이트 버스 라인과 교차하는 점에서 만곡되는 돌출부와,It is formed on an opposing surface of one of the first and second substrates, and divides an area of the pixel electrode into a plurality of areas, and is curved at the point of intersection with the gate bus line when viewed along the normal direction of the substrate. Projections, 상기 제1 및 제2 기판 중 다른 하나의 대향 면 상에 형성되고, 상기 기판의 법선 방향을 따라서 볼 때, 상기 돌출부의 각각으로부터 일정 거리만큼 떨어져서 배치되고, 상기 돌출부와 함께, 상기 픽셀 전극과 상기 공통 전극에 걸쳐서 전압이 인가될 때, 액정 분자의 경사 방향이 일정한 각 도메인의 경계를 획정하는 도메인 경계 규정 구조물Formed on opposite sides of the other of the first and second substrates, and disposed along a normal direction of the substrate, and spaced apart from each of the protrusions by a predetermined distance, together with the protrusions, the pixel electrode and the Domain boundary defining structure defining the boundary of each domain in which the inclination direction of the liquid crystal molecules is constant when a voltage is applied across the common electrode 을 포함하는 것을 특징으로 하는 액정 표시 장치.Liquid crystal display comprising a. 제1항에 있어서, The method of claim 1, 상기 도메인 경계 규정 구조물은 상기 돌출부가 형성되지 않은 상기 제1 및 제2 기판 중 하나의 대향 면 상에 형성된 다른 돌출부를 포함하는 것을 특징으로 하는 액정 표시 장치. And the domain boundary defining structure includes another protrusion formed on an opposite surface of one of the first and second substrates on which the protrusion is not formed. 제1항에 있어서, The method of claim 1, 상기 도메인 경계 규정 구조물은 상기 픽셀 전극에 형성된 슬릿을 포함하는 것을 특징으로 하는 액정 표시 장치. And the domain boundary defining structure includes slits formed in the pixel electrode. 제1항에 있어서, The method of claim 1, 상기 게이트 접속 라인은 상기 게이트 버스 라인으로부터 분기하여, 상기 게이트 버스 라인에 대응한 행에서 상기 픽셀 전극의 측면을 따라서 뻗으며, 상기 게이트 버스 라인에 대응한 행에 인접한 행에서 상기 픽셀 전극에 접속된 상기 스위치 소자에 상기 제어 신호를 전송하는 것을 특징으로 하는 액정 표시 장치. The gate connection line branches from the gate bus line, extends along the side of the pixel electrode in a row corresponding to the gate bus line, and is connected to the pixel electrode in a row adjacent to the row corresponding to the gate bus line. And transmitting the control signal to the switch element. 제3항에 있어서, The method of claim 3, 상기 게이트 접속 라인은 상기 기판의 법선 방향을 따라서 볼 때, 상기 슬릿의 각각에 겹치는 것을 특징으로 하는 액정 표시 장치. And the gate connection line overlaps each of the slits when viewed along a normal direction of the substrate. 제1항에 있어서, 상기 돌출부는 상기 게이트 버스 라인 사이의 영역에서 상기 게이트 버스 라인과 비스듬하게 교차하는 직선을 따라서 배치되고, 상기 기판의 법선 방향을 따라서 볼 때, 상기 게이트 버스 라인과 교차하는 점에서 만곡되는 것을 특징으로 하는 액정 표시 장치. The point of claim 1, wherein the protrusion is disposed along a straight line crossing the gate bus line at an angle between the gate bus lines and intersecting the gate bus lines when viewed along a normal direction of the substrate. Liquid crystal display, characterized in that the curved. 제1항에 있어서, The method of claim 1, 상기 픽셀 전극에 형성되고, 각각 세로 방향으로 상기 돌출부의 일부분을 포함하여 배치되는 다른 슬릿을 더 포함하는 것을 특징으로 하는 액정 표시 장치. And another slit formed on the pixel electrode and disposed to include a portion of the protrusion in the vertical direction, respectively. 사이에 간극을 두고 평행하게 배치된 제1 및 제2 기판과,First and second substrates arranged in parallel with a gap therebetween; 부의 유전률 이방성을 갖는 액정 분자를 함유하고, 상기 제1 및 제2 기판 사이의 간극에 충전되는 액정 재료와,A liquid crystal material containing liquid crystal molecules having negative dielectric anisotropy and filled in the gap between the first and second substrates; 전계가 형성되지 않은 상태에서 액정 분자를 호메오트로픽 형태로 배향시키는 배향 막과,An alignment film for orienting liquid crystal molecules in a homeotropic form in a state where no electric field is formed, 상기 제1 기판의 대향 면 상에 형성되고, 행 방향 및 열 방향으로 규칙적으로 배치된 픽셀 전극과,A pixel electrode formed on an opposite surface of the first substrate and regularly arranged in a row direction and a column direction; 상기 제2 기판의 대향 면 상에 형성된 공통 전극과,A common electrode formed on an opposite surface of the second substrate; 상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각 열에 대응하여 구비되는 데이터 버스 라인과,A data bus line disposed on an opposite surface of the first substrate and provided in correspondence with each column of the pixel electrode; 상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각 행에 대응하여 구비되는 게이트 버스 라인과,A gate bus line disposed on an opposite surface of the first substrate and provided in correspondence with each row of the pixel electrode; 상기 제1 기판의 대향 면 상에 배치되고, 각각 상기 픽셀 전극의 각각에 대응하여 구비되고, 대응하는 픽셀 전극을 대응하는 데이터 버스 라인에 접속시키며, 상기 게이트 버스 라인에 인가된 제어 신호에 따라서 도통 상태와 비도통 상태 사이에서 전환되는 스위치 소자와,Disposed on opposite surfaces of the first substrate, respectively provided corresponding to each of the pixel electrodes, connecting a corresponding pixel electrode to a corresponding data bus line, and conducting according to a control signal applied to the gate bus line; A switch element switched between a state and a non-conducting state, 상기 제1 기판의 대향 면 상에 형성되고, 상기 기판의 법선 방향을 따라서 볼 때, 각각 상기 픽셀 전극의 영역을 복수의 영역으로 분할하는 제1 돌출부와,First projections formed on opposing surfaces of the first substrate, each of which divides a region of the pixel electrode into a plurality of regions when viewed along a normal direction of the substrate; 상기 제2 기판의 대향 면 상에 형성되고, 상기 기판의 법선 방향을 따라서 볼 때, 각각 상기 제1 돌출부로부터 일정 간격 떨어져 배치되는 제2 돌출부와,A second protrusion formed on an opposite surface of the second substrate and disposed apart from the first protrusion by a predetermined distance when viewed along a normal direction of the substrate; 상기 픽셀 전극에 형성되고, 각각 세로 방향으로 상기 제1 돌출부의 일부분을 포함하여 배치되는 슬릿Slits formed on the pixel electrodes, each of which includes a portion of the first protrusion in the longitudinal direction 을 포함하는 것을 특징으로 하는 액정 표시 장치.Liquid crystal display comprising a. 사이에 간극을 두고 평행하게 배치된 제1 및 제2 기판과,First and second substrates arranged in parallel with a gap therebetween; 상기 제1 기판의 대향 면 상에 매트릭스형으로 배치된 스위치 소자와,A switch element arranged in a matrix on the opposite surface of the first substrate, 각각 상기 스위치 소자의 각각에 대응하여 구비되는 픽셀 전극과,A pixel electrode provided corresponding to each of the switch elements, 상기 제1 기판의 대향 면 상에 배치된 게이트 버스 라인과,A gate bus line disposed on an opposite surface of the first substrate; 상기 제1 기판의 대향 면 상에 배치된 드레인 버스 라인과,A drain bus line disposed on an opposite surface of the first substrate; 상기 제2 기판의 대향 면 상에 배치된 대향 전극과,An opposite electrode disposed on an opposite surface of the second substrate; 상기 제1 및 제2 기판 중 적어도 하나의 대향 면 상에 형성되고, 각 픽셀의 도메인 경계를 획정하며, 절연재로 덮인 도전 막을 포함하는 돌출부와,A protrusion formed on an opposite surface of at least one of the first and second substrates, defining a domain boundary of each pixel, and including a conductive film covered with an insulating material; 상기 제1과 제2 기판 사이의 간극에 충전된 액정 재료Liquid crystal material filled in the gap between the first and second substrate 를 포함하며,Including; 상기 스위치 소자는 상기 픽셀 전극을 대응하는 드레인 버스 라인에 접속하며, 상기 스위치 소자의 도통 상태는 대응하는 게이트 버스 라인에 인가된 신호에 따라서 제어되는 것을 특징으로 하는 액정 표시 장치. And the switch element connects the pixel electrode to a corresponding drain bus line, and the conduction state of the switch element is controlled in accordance with a signal applied to a corresponding gate bus line. 제9항에 있어서, The method of claim 9, 상기 액정 재료는 부의 유전률 이방성을 갖는 액정 분자를 함유하고, The liquid crystal material contains liquid crystal molecules having negative dielectric anisotropy, 상기 액정 표시 장치는 상기 제1과 제2 기판 중 적어도 하나의 대향 면 상에 상기 액정 분자를 수직 배향시키는 배향 막을 더 포함하는 것을 특징으로 하는 액정 표시 장치. And the liquid crystal display further comprises an alignment layer for vertically aligning the liquid crystal molecules on at least one opposing surface of the first and second substrates. 제9항에 있어서, The method of claim 9, 상기 돌출부는 각각 기판 면에 대해 경사진 면을 갖는 것을 특징으로 하는 액정 표시 장치. And each of the protrusions has an inclined surface with respect to the substrate surface. 제9항에 있어서, The method of claim 9, 상기 돌출부는 각각 절연재로 된 하부 절연 막과, 상기 하부 절연 막 상에 형성된 도전 막과, 절연재로 되고 상기 도전 막을 덮는 덮개 막을 포함하며, Each of the protrusions includes a lower insulating film made of an insulating material, a conductive film formed on the lower insulating film, and a covering film made of an insulating material and covering the conductive film, 상기 덮개 막은 용융점(melting point) 또는 연화점(softening point)이 상기 하부 절연 막보다 낮은 재료로 형성된 것을 특징으로 하는 액정 표시 장치. And the cover film is formed of a material having a melting point or softening point lower than that of the lower insulating film. 제12항에 있어서, The method of claim 12, 상기 덮개 막은 감광성 재료로 형성된 것을 특징으로 하는 액정 표시 장치. And the cover film is formed of a photosensitive material. 제9항에 있어서, The method of claim 9, 상기 돌출부는 각각 상기 게이트 버스 라인 또는 상기 드레인 버스 라인의 단선을 복구하기 위한 복구 배선 라인으로 사용되는 것을 특징으로 하는 액정 표시 장치. And each of the protrusions is used as a recovery wiring line for recovering disconnection of the gate bus line or the drain bus line. 제9항에 있어서, The method of claim 9, 상기 돌출부는 상기 제1 기판의 대향 면 상에 형성되고,The protrusion is formed on an opposite surface of the first substrate, 상기 액정 표시 장치는 상기 픽셀 전극이 배치되는 영역의 주변 영역의 상기 제1 기판의 대향 면 상에 형성되고, 단면 구조가 상기 돌출부와 동일하고 상기 게이트 버스 라인 또는 상기 드레인 버스 라인과 교차하는 복구 라인을 더 포함하며,The liquid crystal display is formed on an opposite surface of the first substrate in a peripheral region of the region where the pixel electrode is disposed, and a recovery line having a cross-sectional structure identical to the protrusion and intersecting the gate bus line or the drain bus line. More, 상기 게이트 버스 라인 또는 상기 드레인 버스 라인의 단선된 라인이 교차점에서 상기 복구 라인에 전기적으로 접속되는 것을 특징으로 하는 액정 표시 장치. And the disconnected line of the gate bus line or the drain bus line is electrically connected to the recovery line at an intersection point. 제9항에 있어서, The method of claim 9, 상기 돌출부는 상기 제1 기판의 대향 면 상에 형성되고, The protrusion is formed on an opposite surface of the first substrate, 상기 액정 표시 장치는 상기 픽셀 전극이 배치되는 영역의 주변 영역의 상기 제1 기판의 대향 면 상에 형성되고, 단면 구조가 상기 돌출부와 동일하고 상기 돌출부의 각각에 접속되며, 상기 픽셀 전극과 겹치는 상기 돌출부의 도전 막의 일부분과 상기 픽셀 전극의 각각에 의해 획정되는 보조 커패시턴스를 형성하는 공통 라인을 더 포함하는 것을 특징으로 하는 액정 표시 장치. The liquid crystal display device is formed on an opposing surface of the first substrate in a peripheral region of a region where the pixel electrode is disposed, the cross-sectional structure is the same as the protrusion and is connected to each of the protrusion, and overlaps with the pixel electrode. And a common line forming a portion of the conductive film of the protrusion and the auxiliary capacitance defined by each of the pixel electrodes. 제16항에 있어서, The method of claim 16, 상기 공통 라인의 상기 도전 막에 접속되어, 바이어스 전압을 인가하는 출력 라인을 더 구비하는 것을 특징으로 하는 액정 표시 장치. And an output line connected to the conductive film of the common line to apply a bias voltage. 제9항에 있어서, The method of claim 9, 상기 게이트 버스 라인은 각각 상기 게이트 버스 라인에 대응하는 상기 스위치 소자의 행에 인접한 행의 상기 스위치 소자에 접속된 상기 드레인 버스 라인으로 기능하고, 상기 대향 전극은 상기 픽셀 전극의 각 열마다 배치된 스트라이프 패턴을 갖는 것을 특징으로 하는 액정 표시 장치. The gate bus lines each function as the drain bus lines connected to the switch elements in a row adjacent to the row of switch elements corresponding to the gate bus lines, and the opposite electrode is a stripe arranged in each column of the pixel electrode It has a pattern, The liquid crystal display device characterized by the above-mentioned. 기판; 매트릭스 형태로 상기 기판의 제 1 면 상에 배치되는 스위치 소자; 상기 스위치 소자의 각각에 대응하여 형성된 픽셀 전극; 상기 기판의 상기 제 1 면 상에 배치된 게이트 버스 라인; 및 상기 기판의 상기 제 1 면 상에 배치된 드레인 버스 라인을 포함하며; 상기 스위치 소자가 상기 드레인 버스 라인을 대응하는 픽셀 전극에 접속시키고, 대응하는 게이트 버스 라인에 인가된 신호에 의해 상기 스위치 소자의 도통 상태가 제어되는, 매트릭스 기판을 제조하는 공정과,Board; A switch element disposed on the first side of the substrate in a matrix form; A pixel electrode formed corresponding to each of the switch elements; A gate bus line disposed on the first side of the substrate; And a drain bus line disposed on the first side of the substrate; Fabricating a matrix substrate, wherein the switch element connects the drain bus line to a corresponding pixel electrode, and the conduction state of the switch element is controlled by a signal applied to a corresponding gate bus line; 상기 매트릭스 기판 상에 형성된 상기 픽셀 전극 상에 절연재로 된 하부 막을 형성하는 공정과,Forming a lower film of an insulating material on the pixel electrode formed on the matrix substrate; 상기 하부 막 상에 도전 막을 형성하는 공정과,Forming a conductive film on the lower film; 상기 도전 막 상에 절연재로 된 덮개 막을 형성하는 공정과,Forming a cover film made of an insulating material on the conductive film; 상기 덮개 막을 패터닝하는 공정과,Patterning the cover film; 상기 패터닝된 덮개 막을 마스크로 사용하여 상기 도전 막 및 상기 하부 막을 패터닝하는 공정과,Patterning the conductive film and the lower film using the patterned overcoat as a mask; 상기 패터닝된 덮개 막을 가열하여 상기 패터닝된 덮개 막을 유동화(fluidize)함으로써 상기 덮개 막으로 상기 도전 막을 덮는 공정Covering the conductive film with the overcoat by heating the patterned overcoat to fluidize the patterned overcoat 을 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법. Method of manufacturing a liquid crystal display device comprising a. 제19항에 있어서, The method of claim 19, 상기 덮개 막은 감광성 유기재로 되고, The cover film is a photosensitive organic material, 상기 덮개 막을 패터닝하는 공정은 상기 덮개 막을 부분적으로 노광하는 공정과, 상기 노광된 덮개 막을 현상하는 공정을 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the step of patterning the cover film includes partially exposing the cover film and developing the exposed cover film.
KR1019990061695A 1998-12-25 1999-12-24 Multidomain vertically aligned liquid crystal display device and manufacturing method thereof KR100620877B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP37142098A JP4136146B2 (en) 1998-12-25 1998-12-25 Liquid crystal display
JP98-371420 1998-12-25
JP98-373058 1998-12-28

Publications (2)

Publication Number Publication Date
KR20000048395A KR20000048395A (en) 2000-07-25
KR100620877B1 true KR100620877B1 (en) 2006-09-06

Family

ID=18498688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061695A KR100620877B1 (en) 1998-12-25 1999-12-24 Multidomain vertically aligned liquid crystal display device and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP4136146B2 (en)
KR (1) KR100620877B1 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311210B1 (en) * 1998-12-29 2002-09-17 주식회사 하이닉스반도체 Liquid crystal display
KR100480814B1 (en) * 1999-12-31 2005-04-06 엘지.필립스 엘시디 주식회사 Multi-domain liquid crystal display device
JP2007249244A (en) * 2001-10-12 2007-09-27 Sharp Corp Liquid crystal display device
KR100859524B1 (en) * 2002-07-11 2008-09-22 삼성전자주식회사 A thin film transistor array panel
KR100920348B1 (en) * 2003-02-27 2009-10-07 삼성전자주식회사 liquid crystal display
KR100983577B1 (en) * 2003-09-05 2010-09-27 엘지디스플레이 주식회사 Liquid crystal display device
TWI306521B (en) * 2004-02-24 2009-02-21 Chi Mei Optoelectronics Corp Liquid crystal display and storage capacitor therefor
WO2006095473A1 (en) * 2005-03-11 2006-09-14 Sharp Kabushiki Kaisha Liquid crystal display unit
JP4613935B2 (en) * 2007-07-19 2011-01-19 ソニー株式会社 Liquid crystal display device
KR101382480B1 (en) * 2007-09-12 2014-04-09 삼성디스플레이 주식회사 Liquid crystal display
CN101932970B (en) * 2008-04-22 2013-01-16 夏普株式会社 Liquid crystal display device
WO2009154031A1 (en) 2008-06-20 2009-12-23 シャープ株式会社 Liquid crystal display device

Also Published As

Publication number Publication date
JP4136146B2 (en) 2008-08-20
JP2000193978A (en) 2000-07-14
KR20000048395A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
US6882393B2 (en) Multidomain vertically aligned liquid crystal display device
US6573532B2 (en) Thin film transistor array panel for liquid crystal display
JP5480072B2 (en) Liquid crystal display
US6710836B2 (en) Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof
KR100612994B1 (en) A liquid crystal display and a substrate for the same
EP1621924A2 (en) Liquid crystal display and panel therefor
JP2004341530A (en) Vertical alignment type liquid crystal display device
KR100620877B1 (en) Multidomain vertically aligned liquid crystal display device and manufacturing method thereof
KR20050001707A (en) Thin film transistor array panel and liquid crystal display including the panel
JP2001264785A (en) Liquid crystal display device and thin film transistor substrate used for the same
US20050078254A1 (en) Thin film transistor array substrate, liquid crystal display panel having the same, and method of manufacturing thin film transistor array substrate and liquid crystal display panel
KR100848108B1 (en) liquid crystal display, thin film transistor array plate and method for fabricating the plate
KR100960686B1 (en) multi domain structure liquid crystal display devices and manufacturing method of the same
KR100670047B1 (en) A liquid crystal display having a light blocking film and a manufacturing method thereof
JPH11295760A (en) Array substrate for display device and manufacture thereof
JP4144953B2 (en) Liquid crystal display device and manufacturing method thereof
KR101297357B1 (en) Vertical alignment mode liquid crystal display device
KR100968562B1 (en) Liquid crystal display
KR100992121B1 (en) Thin film transistor array panel and liquid crystal display including the panel
KR20050082666A (en) Thin film transistor panel and liquid crystal display including the panel
JP2004157257A (en) Substrate for display device and display device equipped with the same
KR100811641B1 (en) liquid crystal display devices and manufacturing method of the same
KR20050010444A (en) Thin film transistor array panel and liquid crystal display include the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee