KR100619161B1 - Driving circuit for liquid crystal display device - Google Patents
Driving circuit for liquid crystal display device Download PDFInfo
- Publication number
- KR100619161B1 KR100619161B1 KR1020000086113A KR20000086113A KR100619161B1 KR 100619161 B1 KR100619161 B1 KR 100619161B1 KR 1020000086113 A KR1020000086113 A KR 1020000086113A KR 20000086113 A KR20000086113 A KR 20000086113A KR 100619161 B1 KR100619161 B1 KR 100619161B1
- Authority
- KR
- South Korea
- Prior art keywords
- timing controller
- liquid crystal
- output
- state
- crystal display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 무효 데이터 구간인 버티컬 블랭크 구간에서는 타이밍 컨트롤러의 출력을 하이 임피던스(High impedance) 상태로 만들어 저소비전력화 및 저EMI를 실현하는데 적당한 액정표시장치의 구동회로를 제공하기 위한 것으로 본 발명의 액정표시장치의 구동회로는 액정표시장치를 구동하기 위한 각종 제어신호를 출력하는 타이밍 컨트롤러와, 상기 타이밍 컨트롤러의 출력단에 연결되며 상기 액정표시장치의 디스플레이에 어떠한 영향도 주지 않는 무효 데이터 구간에서는 상기 타이밍 컨트롤러에서 출력되는 제어신호에 의해 자신의 출력을 트라이-스테이트 상태로 변화시키는 복수개의 트라이-스테이트 버퍼들로 구성된 트라이-스테이트 버퍼부를 포함하여 구성된다.The present invention provides a drive circuit of a liquid crystal display device suitable for realizing low power consumption and low EMI by making the output of the timing controller high impedance in a vertical blank period that is an invalid data period. The driving circuit of the apparatus includes a timing controller for outputting various control signals for driving the liquid crystal display device, and the timing controller for an invalid data section connected to an output terminal of the timing controller and having no effect on the display of the liquid crystal display device. It comprises a tri-state buffer unit consisting of a plurality of tri-state buffers to change their output to a tri-state state by the output control signal.
타이밍 컨트롤러, DE 모드, SYNC 모드Timing Controller, DE Mode, SYNC Mode
Description
도 1은 종래 기술에 따른 액정표시장치 구동회로의 구성도1 is a configuration diagram of a liquid crystal display driving circuit according to the prior art
도 2는 본 발명에 따른 액정표시장치 구동회로의 구성도2 is a configuration diagram of a liquid crystal display driving circuit according to the present invention;
도 3은 본 발명에 따른 트라이-스테이트 버퍼의 구성도 3 is a block diagram of a tri-state buffer according to the present invention
도 4는 본 발명의 액정표시장치 구동회로를 설명하기 위한 동작 타이밍도4 is an operation timing diagram for explaining the liquid crystal display driving circuit of the present invention;
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
21 : 로직 블록 23 : 출력 버퍼부21: logic block 23: output buffer unit
23_1∼23_n : 트라이-스테이트 버퍼23_1 to 23_n: tri-state buffer
본 발명은 액정표시장치에 관한 것으로 특히 액정표시장치 구동회로에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device driving circuit.
액정표시장치(LCD: Liquid Crystal Display)는 경박단소하고 저전압구동과 저전력 소모라는 장점을 바탕으로 널리 이용되고 있으며, 그 발전속도도 연 10%이상이며, 차세대 디스플레이로 인식되고 있다.Liquid crystal displays (LCDs) are widely used on the basis of their advantages such as low weight, low voltage driving, and low power consumption, and their generation speed is more than 10% per year, and is recognized as a next generation display.
또한, 그 응용분야도 다양하며, 노트북 컴퓨터, 휴대폰, 카 네비게이션 시스템(CNS: Car Navigation System) , 삐삐, 캠코더 등 각종 전자기기에 널리 사용되고 있다.In addition, its application fields are diverse, and are widely used in various electronic devices such as notebook computers, mobile phones, car navigation systems (CNS), beepers, and camcorders.
최근, 액정표시장치의 개발방향은 오랫동안 단점으로 지적되어 온 좁은 시야각과 화질을 개선하는데 그 초점이 맞추어져있다. 그리하여 씨알티(CRT: Cathode Ray Tube)에 견줄만한 시야각을 가진 액정표시장치들이 등장하게 되었다.Recently, the development direction of the liquid crystal display device has been focused on improving the narrow viewing angle and image quality, which has been pointed out for a long time. This led to the emergence of liquid crystal displays with a viewing angle comparable to Cathode Ray Tube (CRT).
또한, 액정표시장치 패널의 광온도 범위 구동 특성의 온도 변화에 따른 패널의 휘도, 색좌표, 플리커(Flicker), 크로스토크(Crosstalk), 잔상 등에 대한 관심이 높아지고 있다.In addition, interest in panel brightness, color coordinates, flicker, crosstalk, and afterimages due to temperature changes in driving characteristics of the wide temperature range of LCD panels is increasing.
종래의 티에프티 액정표시장치(TFT-LCD)를 이용한 디스플레이 장치들은 대부분이 노트북 컴퓨터에 응용되어 왔으며, 티에프티 액정표시장치를 이용하여 디스플레이 화면을 구현하는 방법은 패널에 매트릭스 구조로 되어 있는 티에프티 어레이(TFT Array)를 구동하여 전기적인 신호를 화상신호로 만들어 액정표시장치 화면을 동작시킨다.Most display devices using TFT-LCDs have been applied to notebook computers, and a method of implementing a display screen using TFT LCD is a TFT structure having a matrix structure on a panel. A TFT array is driven to make an electrical signal into an image signal to operate a liquid crystal display screen.
이하, 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described with respect to the prior art.
도 1은 종래 액정표시장치의 타이밍 컨트롤러의 구성도이다.1 is a configuration diagram of a timing controller of a conventional liquid crystal display device.
도 1에 도시된 바와 같이, 종래에는 모드에 따라 모드 선택핀의 값이 결정되고, 모드 선택핀(M_SYNCI)의 값에 따라 디이 모드부(1)와 싱크 모드부(2)에서 출력되는 각각의 제어신호들(CPV, RVS, OE)이 멀티플렉서(3, 4, 5)를 통해 선택되어 출력되었다.As shown in FIG. 1, in the related art, a value of a mode select pin is determined according to a mode, and each of the outputs from the
여기서, 상기 싱크 모드에서는 블랭크 기간, 즉 유효 데이터가 나오지 않는 기간에서도 제어신호들을 내보내게 된다.Here, in the sync mode, control signals are sent even in a blank period, that is, a period in which valid data does not come out.
이와 같이, 티에프티 액정표시장치를 구동하기 위해서는 여러 가지의 직류 전압이 필요하게 되는데 이를 만드는 방법에는 챠지 펌프(Charge Pump) 또는 직류-직류 변환기(DC-DC Converter) 등을 이용하여 원하는 전압을 발생시키도록 하는 방법이 있다.As described above, various DC voltages are required to drive the TFT LCD, and a method of generating the DC voltage is generated by using a charge pump or a DC-DC converter. There is a way to do this.
또한, 입력전원과 티에프티 액정표시장치 구동회로 내의 출력전압, 데이터(R, G, B), 감마(Gamma)전압 등의 사이에는 적절한 타이밍 즉, 시퀀싱(Sequencing)이 필요하게 된다.In addition, an appropriate timing, that is, sequencing, is required between the input power supply and the output voltage, the data R, G, B, Gamma voltage, and the like in the TFT LCD driving circuit.
일반적으로 종래의 액정표시장치 모듈용 타이밍 제어 집적회로에서 만들어내는 신호는 모드에 따라 2가지 방식으로 제어신호를 만들어 왔다. 즉, 데이터 인에이블 신호를 기준으로 해서 액정표시장치 구동에 필요한 제어신호를 만들어내는 디이 모드(DE mode)와 동기신호를 기준으로 해서 제어신호를 만들어내는 싱크 모드(Sync mode)의 2가지 방식으로 제어신호를 만들어 왔다.In general, signals generated by a timing control integrated circuit for a conventional liquid crystal display module have been produced in two ways depending on the mode. That is, there are two methods, DE mode for generating a control signal for driving a liquid crystal display on the basis of the data enable signal and Sync mode for generating a control signal on the basis of a synchronization signal. Control signal has been made.
그러나 상기와 같은 종래 액정표시장치의 타이밍 컨트롤러는 다음과 같은 문제점이 있었다.However, the timing controller of the conventional liquid crystal display device as described above has the following problems.
유효 데이터가 없는 버티컬 블랭크(Vertical Blank)구간에도 컨트롤 신호와 무효 데이터가 타이밍 컨트롤러로부터 출력되는데, 실제 이 구간에서는 어떠한 컨트롤 신호, 데이터 신호도 모두 티에프티 액정표시장치의 디스플레이에는 영향을 주지 않는다.In the vertical blank section without valid data, the control signal and the invalid data are output from the timing controller. In this section, no control signal or data signal affects the display of the TFT LCD.
따라서, 이 구간에서의 상기 신호들이 전체 티에프티 액정표시장치의 전력을 소모하게 되고, 또한 이러한 신호들에 의해 모듈의 EMI(Electromagnetic interference)가 증가하게 된다.Therefore, the signals in this section consume the power of the entire TFT LCD, and the electromagnetic interference (EMI) of the module is increased by these signals.
본 발명은 상기와 같은 종래 기술의 문제점을 감안하여 안출한 것으로, 무효 데이터 구간인 버티컬 블랭크 구간에서는 타이밍 컨트롤러의 출력을 하이 임피던스(High impedance) 상태를 만들어 저 소비전력화 및 저 EMI를 실현하는데 적당한 액정표시장치의 구동회로를 제공하는데 목적이 있다.The present invention has been made in view of the above-described problems of the prior art. In the vertical blank section, which is an invalid data section, a liquid crystal suitable for realizing low power consumption and low EMI by making a high impedance state of the output of the timing controller. It is an object to provide a driving circuit of a display device.
상기의 목적을 달성하기 위한 본 발명의 액정표시장치의 구동회로는 액정표시장치를 구동하기 위한 각종 제어신호를 출력하는 타이밍 컨트롤러와, 상기 타이밍 컨트롤러의 출력단에 연결되며 상기 액정표시장치의 디스플레이에 어떠한 영향도 주지 않는 무효 데이터 구간에서는 상기 타이밍 컨트롤러에서 출력되는 제어신호에 의해 자신의 출력을 트라이-스테이트 상태로 변화시키는 복수개의 트라이-스테이트 버퍼들로 구성된 트라이-스테이트 버퍼부를 포함하여 구성된다.The driving circuit of the liquid crystal display device of the present invention for achieving the above object is a timing controller for outputting various control signals for driving the liquid crystal display device, and connected to the output terminal of the timing controller, The invalid data section has no effect, and includes a tri-state buffer unit including a plurality of tri-state buffers that change their output to a tri-state state by a control signal output from the timing controller.
이와 같은 본 발명의 액정표시장치의 구동회로는 보다 자세하게는 타이밍 컨트롤러에 관한 것으로서, 상기 무효 데이터 구간인 버티컬 블랭크 구간에서는 상기 타이밍 컨트롤러의 출력 상태를 제어함으로써, 상기 무효 데이터 구간에서 불필요한 전력 소모를 방지하고, 그와 더불어 EMI를 감소시키기 위한 것이다.The driving circuit of the liquid crystal display device of the present invention is more specifically related to a timing controller. In the vertical blank section, which is the invalid data section, the output state of the timing controller is controlled to prevent unnecessary power consumption in the invalid data section. And with it to reduce EMI.
상기 타이밍 컨트롤러의 그 출력 버퍼를 트라이-스테이트(Tri-state) 타입으 로 설정하여 유효 데이터 구단에서는 정상적인 동작이 가능하게 하고, 무효 데이터 구간인 버티컬 블랭크 구간에서는 출력 버퍼를 하이 임피던스 상태가 되도록 한다.The output buffer of the timing controller is set to a tri-state type to enable normal operation in the valid data section and to put the output buffer in a high impedance state in the vertical blank section, which is an invalid data section.
이러한 트라이-스테이트 출력 버퍼의 동작을 제어하는 신호인 EN신호는 싱크 모드(Syne mode)를 사용할 경우 싱크 신호(Syne signal)를 사용하여 만들고, 디이 모드(DE mode)만을 사용할 경우에는 무효 데이터 영역(Invalid data area) 즉, 버티컬 블랭크 영역을 검출하여 제어신호를 만들어 사용한다.The EN signal, which is a signal controlling the operation of the tri-state output buffer, is made by using the Syne signal when the Syne mode is used, and when the DE mode is used, the EN data area ( Invalid data area, that is, a vertical blank area is detected and a control signal is generated and used.
이하, 첨부한 도면을 참조하여 본 발명을 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명의 구동회로의 구성도로서, 타이밍 컨트롤러의 출력 버퍼부의 구성도이다. 참고로, 도 2는 트라이-스테이트 타입으로 구성한 저전력 타이밍 컨트롤러를 출력 버퍼부를 도시한 것이고, 도 3은 상기 출력 버퍼부를 구성하는 하나의 트라이-스테이트 버퍼 및 그 진리표를 도시한 것이다.2 is a configuration diagram of a drive circuit of the present invention, which is a configuration diagram of an output buffer section of a timing controller. For reference, FIG. 2 illustrates an output buffer unit of a low-power timing controller configured in a tri-state type, and FIG. 3 illustrates one tri-state buffer and its truth table constituting the output buffer unit.
먼저, 도 2에 도시한 바와 같이, 본 발명에 따른 액정표시장치의 타이밍 컨트롤러의 출력버퍼부(23)는 로직 블록(21)에서 출력되는 데이터의 출력 상태를 트라이-스테이트 상태로 만들기 위한 복수개의 트라이-스테이트 버퍼(23_1,23_2,...23_n)들로 구성되며, 상기 각 트라이-스테이트 버퍼들은 상기 로직 블록(21)에서 나오는 출력 버퍼부의 동작을 제어하기 위한 EN신호에 의해 제어된다.First, as shown in FIG. 2, the
참고로, 도 3에 도시된 하나의 트라이-스테이트 버퍼의 구성을 보면, 상기 로직 블록(21)에서 나오는 EN신호에 의해 그 출력 상태가 결정되는데, 진리표에 의하면, 상기 EN신호가 "0"이면 상기 트라이-스테이트 버퍼의 출력은 입력 신호(IN) 를 그대로 출력하게 되고, EN신호가 "1"이면 상기 트라이-스테이트 버퍼의 출력은 하이 임피던스(High-Z) 상태가 된다.For reference, referring to the configuration of one tri-state buffer shown in FIG. 3, the output state is determined by the EN signal from the
이와 같은 본 발명의 액정표시장치의 타이밍 컨트롤러의 동작을 도 4를 참조하여 보다 상세하게 설명하면 다음과 같다.The operation of the timing controller of the liquid crystal display according to the present invention will be described in detail with reference to FIG. 4 as follows.
먼저, 액정표시장치 모듈의 입력은 DE(Data Enable)신호, 클럭(Clock) 신호, 수직동기신호(VSYNC), 수평동기신호(HSYNC) 및 데이터(DATA) 등이 있다. First, inputs of the liquid crystal display module include a DE (Data Enable) signal, a clock signal, a vertical synchronization signal VSYNC, a horizontal synchronization signal HSYNC, data DATA, and the like.
상기 모든 신호가 모두 입력으로 사용되는 경우를 싱크 모드(Syne mode)라 하고, 상기 수직동기신호 및 수평동기신호를 사용하지 않는 경우를 디이 모드(DE mode)라 한다.A case in which all the signals are used as inputs is called a Syne mode, and a case in which the vertical synchronization signal and the horizontal synchronization signal are not used is called a DE mode.
상기 디이 모드는 유효 데이터가 있는 구간을 표시하는 입력 신호로서, DE 펄스(High level)은 티에프티 액정표시장치의 한 라인에 해당하는 데이터가 들어가 있다. The DE mode is an input signal indicating a section in which valid data is present, and a DE pulse (High level) contains data corresponding to one line of the TFT LCD.
따라서, 전체 화면의 유효 데이터를 표시한 후, 얼마간의 시간이 지나간 후에 다음 화면의 유효 데이터를 표시하게 된다. Therefore, after the valid data of the entire screen is displayed, the valid data of the next screen is displayed after some time passes.
이와 같이 한 화면을 표시한 후, 도 4에 도시한 바와 같이, 무효 데이터 구간이라고 할 수 있는 버티컬 블랭크 구간이 존재하게 된다. After displaying one screen in this manner, as shown in FIG. 4, there is a vertical blank section, which may be referred to as an invalid data section.
상기 무효 데이터 구간인 버티컬 블랭크 구간은 실제 티에프티 액정표시장치의 디스플레이에는 영향을 미치지 않는 구간인데, 여전히 유효 데이터 구간일 때와 마찬가지로 여러 가지 신호들과 데이터 신호들까지 출력하는 것이 일반적이며, 계속적으로 PCB(Printed Circuit Board)나 데이터나 컨트롤 라인으로 전력을 공급하 여 전력 소모를 야기하며 또한 EMI에도 좋지 않은 영향을 주게 된다.The vertical blank section, which is the invalid data section, is a section that does not affect the display of the TFT LCD, and it is common to output various signals and data signals as in the case of the valid data section. Supplying power to a printed circuit board (PCB) or data or control lines can cause power dissipation and adversely affect EMI.
따라서, 본 발명에서는 실제 티에프티 액정표시장치의 디스플레이에 영향을 주지 않는 구간이 버티컬 블랭크 구간에서의 전력 소모를 줄이기 위해 이 구간 동안은 타이밍 컨트롤러의 출력들을 모두 하이 임피던스 상태로 만들고, 유효 데이터를 디스플레이 하는 유효 데이터 구간에서는 정상적으로 동작하게 하는 타이밍 컨트롤러를 구성한다.Therefore, in the present invention, in order to reduce the power consumption in the vertical blank section, the section that does not affect the display of the actual TFT LCD makes all the outputs of the timing controller high impedance and displays the valid data during this section. In the valid data section, a timing controller is configured to operate normally.
이리하여 전력 소모와 EMI를 개선하고, 특히 타이밍 컨트롤러의 많은 출력 데이터들로 인하여 상당한 출력들이 있게 되어 더욱 큰 효과를 기대할 수가 있다.This improves power consumption and EMI, and significant outputs can be expected, especially due to the large amount of output data from the timing controller.
여기서, 타이밍 컨트롤러의 보다 상세하게 설명한다.Here, the timing controller will be described in more detail.
전술한 동작을 위해서는 타이밍 컨트롤러의 출력 버퍼를 하이 임피던스(Hi-Impedance)가 가능한 트라이-스테이트 버퍼 타입으로 구성하여야 한다(도 2 참조).For the above operation, the output buffer of the timing controller should be configured as a tri-state buffer type capable of high impedance (Hi-Impedance) (see FIG. 2).
따라서, 도 3에 나타난 진리표에서와 같이 EN신호에 따라 정상 출력과 하이 임피던스 상태를 선택적으로 출력한다. 즉, EN신호가 "0"이면 정상적인 출력이 나오고, "1"인 경우에는 출력을 하이 임피던스 상태로 한다.Thus, as shown in the truth table shown in FIG. 3, the normal output and the high impedance state are selectively output according to the EN signal. In other words, when the EN signal is "0", the normal output is output. When the EN signal is "1", the output is set to the high impedance state.
이와 같이, 트라이-스테이트 버퍼의 제어신호인 EN신호는 유효 데이터 구간에서는 "0"이 되도록 하고 무효 데이터 구간이 버티컬 블랭크 구간에서는 "1"이 되도록 한다.In this way, the EN signal, which is a control signal of the tri-state buffer, is set to "0" in the valid data section and the invalid data section to "1" in the vertical blank section.
상기 동기신호들을 사용하는 싱크 모드에서는 수직동기신호(VSYNC)가 도 4에 나타난 바와 같이 상기 무효 데이터 구간에서 펄스(Low 또는 High) 상태를 가지므로 이 신호와 다른 신호를 이용하여 제어신호인 EN신호를 만들고 상기 SYNC가 사용 되지 않는 디이 모드에서는 상기 무효 데이터 구간을 검출하여 EN신호를 만든다.In the sync mode using the synchronization signals, since the vertical synchronization signal VSYNC has a low or high state in the invalid data section as shown in FIG. 4, the EN signal that is a control signal using a signal different from this signal is used. In the DE mode where the SYNC is not used, the EN data is detected by detecting the invalid data section.
이상에서 설명한 바와 같이, 본 발명의 액정표시장치의 구동회로는 다음과 같은 효과가 있다.As described above, the driving circuit of the liquid crystal display device of the present invention has the following effects.
무효 데이터 구간에서는 타이밍 컨트롤러에서 어떠한 신호도 출력되지 않도록 하여 불필요한 전력 소모를 방지한다. 특히 저전력 소모가 요구되는 노트 북 컴퓨터에서의 밧데리의 사용시간을 증가시킬 수 있다.In the invalid data section, no signal is output from the timing controller to prevent unnecessary power consumption. In particular, the battery life of the notebook computer, which requires low power consumption, can be increased.
또한, 전력 소모가 적은 고품질의 액정표시장치를 제공할 수 있으며, 이러한 전력 소모를 통해 EMI를 개선시킬 수 있다.In addition, it is possible to provide a high quality liquid crystal display device with low power consumption, and to improve EMI through such power consumption.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086113A KR100619161B1 (en) | 2000-12-29 | 2000-12-29 | Driving circuit for liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086113A KR100619161B1 (en) | 2000-12-29 | 2000-12-29 | Driving circuit for liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056708A KR20020056708A (en) | 2002-07-10 |
| KR100619161B1 true KR100619161B1 (en) | 2006-09-05 |
Family
ID=27689208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000086113A KR100619161B1 (en) | 2000-12-29 | 2000-12-29 | Driving circuit for liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100619161B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973807B1 (en) * | 2003-07-14 | 2010-08-03 | 삼성전자주식회사 | Liquid crystal display and driving method thereof |
| KR101356321B1 (en) * | 2010-02-19 | 2014-01-29 | 엘지디스플레이 주식회사 | Image display device |
-
2000
- 2000-12-29 KR KR1020000086113A patent/KR100619161B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056708A (en) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101281926B1 (en) | Liquid crystal display device | |
| US6937216B1 (en) | Electro-optical device, and electronic apparatus and display driver IC using the same | |
| CN101739981B (en) | Liquid crystal display | |
| US20090201274A1 (en) | Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method | |
| KR20070062068A (en) | Display device | |
| KR100978168B1 (en) | Electrooptic device and electronic apparatus | |
| JP2006501490A (en) | Liquid crystal display device and driving method thereof | |
| KR101420472B1 (en) | Organic light emitting diode display device and drving method thereof | |
| US20110234561A1 (en) | Display controller and method for driving liquid crystal display panel | |
| KR101261603B1 (en) | Display device | |
| JP3844668B2 (en) | Driving method and driving circuit for liquid crystal display device | |
| KR20090085424A (en) | Display device and driving method thereof | |
| KR20080096907A (en) | Driving circuit for liquid crystal display device and method thereof | |
| KR101237789B1 (en) | LCD driving circuit and driving method thereof | |
| KR20100067389A (en) | Liquid crystal display and driving method thereof | |
| KR101112063B1 (en) | Gate driving IC and LCD thereof | |
| KR100619161B1 (en) | Driving circuit for liquid crystal display device | |
| KR101588897B1 (en) | Liquid crystal display device | |
| KR100555302B1 (en) | Liquid crystal display device unified control signal generater and driving circuit | |
| KR100864496B1 (en) | A two sides liquid crystal display | |
| KR100516059B1 (en) | Control signal generator for driving liquid crystal display | |
| KR101213924B1 (en) | Liquid crystal display device and method for driving the same | |
| KR100580386B1 (en) | Polarity Inversion Signal Transmitter of LCD-Independent LCD | |
| KR100878273B1 (en) | Liquid crystal display device and a driving method thereof | |
| KR20090059217A (en) | Driving method for liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120709 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180724 Year of fee payment: 13 |