KR100618774B1 - Apparatus for protecting overvoltage in a mobile communication terminal - Google Patents
Apparatus for protecting overvoltage in a mobile communication terminal Download PDFInfo
- Publication number
- KR100618774B1 KR100618774B1 KR1020050008038A KR20050008038A KR100618774B1 KR 100618774 B1 KR100618774 B1 KR 100618774B1 KR 1020050008038 A KR1020050008038 A KR 1020050008038A KR 20050008038 A KR20050008038 A KR 20050008038A KR 100618774 B1 KR100618774 B1 KR 100618774B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- overvoltage
- pmos transistor
- external
- zener
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
- A45D34/00—Containers or accessories specially adapted for handling liquid toiletry or cosmetic substances, e.g. perfumes
- A45D34/04—Appliances specially adapted for applying liquid, e.g. using roller or ball
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
- B05B11/00—Single-unit hand-held apparatus in which flow of contents is produced by the muscular force of the operator at the moment of use
- B05B11/0005—Components or details
- B05B11/0037—Containers
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F1/00—Treatment of water, waste water, or sewage
- C02F1/28—Treatment of water, waste water, or sewage by sorption
- C02F1/281—Treatment of water, waste water, or sewage by sorption using inorganic sorbents
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F1/00—Treatment of water, waste water, or sewage
- C02F1/28—Treatment of water, waste water, or sewage by sorption
- C02F1/283—Treatment of water, waste water, or sewage by sorption using coal, charred products, or inorganic mixtures containing them
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
- A45D34/00—Containers or accessories specially adapted for handling liquid toiletry or cosmetic substances, e.g. perfumes
- A45D2034/002—Accessories
-
- A—HUMAN NECESSITIES
- A45—HAND OR TRAVELLING ARTICLES
- A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
- A45D2200/00—Details not otherwise provided for in A45D
- A45D2200/05—Details of containers
- A45D2200/054—Means for supplying liquid to the outlet of the container
- A45D2200/057—Spray nozzles; Generating atomised liquid
Landscapes
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Hydrology & Water Resources (AREA)
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Water Supply & Treatment (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
본 발명은 이동통신 단말기의 과전압 보호 장치에 관한 것이다. The present invention relates to an overvoltage protection device for a mobile communication terminal.
본 발명은 외부전원에 의한 외부전압(V1)이 과전압에 이르는지 감지하여 턴오프(turn-off) 혹은 턴온(turn-on) 되는 제1 PMOS 트랜지스터(Q1)와; 상기 외부전압(V1)을 역방향으로 인가받아, 제너 전압(VZ) 이상의 외부전압(V1)에서 상기 제1 PMOS 트랜지스터(Q1)의 게이트 전압(V2)을 제너 전압(VZ)으로 유지하는 제너 다이오드(ZD)와; 상기 제1 PMOS 트랜지스터(Q1)의 과전압 감지 결과에 연동하여 턴온 혹은 턴오프 되고, 턴온 상태에서 상기 외부전압(V1)에 비례하는 내부전압(V4)을 출력하며, 턴오프 상태에서 과전압인 상기 외부전압(V1)이 내부회로로 전달되는 것을 차단하는 제2 PMOS 트랜지스터(Q2)를 포함하는 장치를 구비하여 구성된다. The present invention includes a first PMOS transistor (Q1) is turned off (turn-off) by sensing whether the external voltage (V1) by the external power source reaches an overvoltage; A zener diode configured to receive the external voltage V1 in a reverse direction and maintain the gate voltage V2 of the first PMOS transistor Q1 at the zener voltage VZ at an external voltage V1 equal to or greater than the zener voltage VZ. ZD); The external voltage V4 is turned on or off in conjunction with the overvoltage sensing result of the first PMOS transistor Q1 and outputs an internal voltage V4 proportional to the external voltage V1 in a turn-on state, and the overvoltage in the turn-off state. And a second PMOS transistor (Q2) that blocks the voltage (V1) from being transferred to the internal circuit.
따라서, 본 발명은 이동통신 단말기에 전원을 공급할시 외부에서 발생된 과전압이 내부회로로 전달되는 것을 차단함에 있어서, 상용의 과전압 보호용 칩(Chip)이나 전압 검출기(Voltage Detector)를 사용하지 않고 PMOS(P-channel Metal-Oxide Semiconductor) 트랜지스터, 저항, 제너 다이오드(zener diode) 등의 소자를 이용하여 과전압 보호 장치를 구성함으로써, 상기 과전압 보호 장치에 인가될 수 있는 최대 입력 전압과 과전압 상태의 외부전원을 차단하여 내부회로를 보호하기 시작하는 전압인 컷오프 문턱전압(cut-off threshold voltage)을 유동적으로 설정하는 것은 물론, 해당 과전압 보호 장치에 의해 소모되는 전류를 낮추는 효과가 있다.Accordingly, the present invention prevents the overvoltage generated externally from being transmitted to the internal circuit when supplying power to the mobile communication terminal, and does not use a commercially available overvoltage protection chip or voltage detector. P-channel Metal-Oxide Semiconductor) An overvoltage protection device is constructed using elements such as transistors, resistors, zener diodes, and the like, so that an external power source having a maximum input voltage and an overvoltage state that can be applied to the In addition to dynamically setting a cut-off threshold voltage, which is a voltage at which the internal circuit is protected by shutting off, the current consumed by the overvoltage protection device is lowered.
Description
도1은 종래 이동통신 단말기의 과전압 보호 회로의 예를 보인 블록도.1 is a block diagram showing an example of an overvoltage protection circuit of a conventional mobile communication terminal.
도2는 본 발명 이동통신 단말기의 과전압 보호 장치의 구성을 보인 회로도.2 is a circuit diagram showing the configuration of an overvoltage protection device of a mobile communication terminal of the present invention.
본 발명은 이동통신 단말기에 관한 것으로, 특히 이동통신 단말기에 전원을 공급할시 외부에서 발생된 과전압이 내부회로로 전달되는 것을 차단함에 있어서, 상용의 과전압 보호용 칩(Chip)이나 전압 검출기(Voltage Detector)를 사용하지 않고 PMOS(P-channel Metal-Oxide Semiconductor) 트랜지스터, 저항, 제너 다이오드(zener diode) 등의 소자를 이용함으로써, 상기 과전압 보호 장치에 인가될 수 있는 최대 입력 전압과 과전압 상태의 외부전원을 차단하여 내부회로를 보호하기 시작하는 전압인 컷오프 문턱전압(cut-off threshold voltage)을 유동적으로 설정하는 것은 물론, 해당 과전압 보호 장치에 의해 소모되는 전류를 낮추는 이동통신 단말기의 과전압 보호 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mobile communication terminal, and in particular, to block overvoltage generated externally from being transmitted to an internal circuit when supplying power to a mobile communication terminal, a commercially available overvoltage protection chip or a voltage detector. By using a device such as a P-channel metal-oxide semiconductor (PMOS) transistor, a resistor, a zener diode, and the like, an external power source having a maximum input voltage and an overvoltage state that can be applied to the overvoltage protection device is used. The present invention relates to an overvoltage protection device of a mobile communication terminal that lowers current consumed by the overvoltage protection device as well as dynamically setting a cut-off threshold voltage, which is a voltage at which the internal circuit is protected to shut off. .
이동통신 단말기에는 외부로부터 정격 전압 이상의 전압이 내부의 회로로 전달되는 것을 차단하기 위하여, 외부전압을 인가받는 전원공급부에 과전압 보호 회로(Overvoltage Protection Circuit)를 구비하고 있다. The mobile communication terminal is provided with an overvoltage protection circuit in a power supply unit to which an external voltage is applied in order to prevent a voltage higher than a rated voltage from being externally transmitted to an internal circuit.
도1은 이동통신 단말기의 과전압 보호 회로의 예를 보인 블록도로서, 이에 도시된 바와 같이, 외부전원이 이동통신 단말기의 내부로 인가될시 과전압 보호 회로(10)에서 상기 외부전원이 기설정된 전압 이상으로 변동되었음을 감지하여 스위치부(11)를 제어함으로써, 상기 스위치부(11)에서 과전압 상태의 외부전원이 내부로 인가되는 것을 차단하게 된다. 1 is a block diagram illustrating an example of an overvoltage protection circuit of a mobile communication terminal. As shown in FIG. 1, when the external power is applied to the inside of the mobile communication terminal, the external power is preset in the
이때, 상기 과전압 보호 회로(10)는 상용으로 제작된 과전압 보호용 칩(Chip)이나 전압 검출기(Voltage Detector)를 이용하여 구성하며, 상용 과전압 보호용 칩이나 전압 검출기의 경우 과전압 상태의 외부전원을 차단하여 내부회로를 보호하기 시작하는 전압, 즉 컷오프 문턱전압(cut-off threshold voltage)에 따라 각기 다른 소자를 선택해야 하므로, 응용에 따라 별도의 소자를 장착하여야 하는 불편함이 있었고, 통상적으로 선택된 소자의 최대 입력 정격은 고정되어 있거나 해당 소자 자체에서 소모하는 전류가 높아, 제한된 용량을 가진 전원을 사용하는 이동통신 단말기에서는 이로 인해 단말기 사용 시간의 단축을 가져오는 단점이 있었다. At this time, the
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 이동통신 단말기에 전원을 공급할시 외부에서 발생된 과전압이 내부회로로 전달되는 것을 차단하기 위하여, 상용의 과전압 보호용 칩(Chip)이나 전압 검출기(Voltage Detector)를 사용하지 않고 PMOS(P-channel Metal-Oxide Semiconductor) 트랜지스터, 저항, 제너 다이오드(zener diode) 등의 소자를 이용하여 구성한 과전압 보호 장치를 제공함에 그 목적이 있다.
Therefore, the present invention has been proposed to solve the above-mentioned conventional problems, in order to block the overvoltage generated from the outside when the power is supplied to the mobile communication terminal to the internal circuit, a commercial overvoltage protection chip (Chip) Another object of the present invention is to provide an overvoltage protection device configured using elements such as P-channel metal-oxide semiconductor (PMOS) transistors, resistors, and zener diodes without using a voltage detector.
이와 같은 목적을 달성하기 위한 본 발명은, 외부전원에 의한 외부전압(V1)이 과전압에 이르는지 감지하여 턴오프(turn-off) 혹은 턴온(turn-on) 되는 제1 PMOS 트랜지스터(Q1)와; 상기 외부전압(V1)을 역방향으로 인가받아, 제너 전압(VZ) 이상의 외부전압(V1)에서 상기 제1 PMOS 트랜지스터(Q1)의 게이트 전압(V2)을 제너 전압(VZ)으로 유지하는 제너 다이오드(ZD)와; 상기 제1 PMOS 트랜지스터(Q1)의 과전압 감지 결과에 연동하여 턴온 혹은 턴오프 되고, 턴온 상태에서 상기 외부전압(V1)에 비례하는 내부전압(V4)을 출력하며, 턴오프 상태에서 과전압인 상기 외부전압(V1)이 내부회로로 전달되는 것을 차단하는 제2 PMOS 트랜지스터(Q2)를 포함하는 것을 특징으로 한다. The present invention for achieving the above object, the first PMOS transistor (Q1) is turned off (turn-off) or turned on by sensing whether the external voltage (V1) by the external power supply over-voltage; A zener diode configured to receive the external voltage V1 in a reverse direction and maintain the gate voltage V2 of the first PMOS transistor Q1 at the zener voltage VZ at an external voltage V1 equal to or greater than the zener voltage VZ. ZD); The external voltage V4 is turned on or off in conjunction with the overvoltage sensing result of the first PMOS transistor Q1 and outputs an internal voltage V4 proportional to the external voltage V1 in a turn-on state, and the overvoltage in the turn-off state. And a second PMOS transistor Q2 that blocks the voltage V1 from being transferred to the internal circuit.
또한, 본 발명은 게이트에 일측이 외부전원과 접속된 제1 저항(R1)의 타측이 접속되고, 소스에 일측이 외부전원과 접속된 제2 저항(R2)의 타측이 접속되며, 드레인에 일측이 접지전원과 접속된 제3 저항(R3)의 타측이 접속된 제1 PMOS 트랜지 스터(Q1)와; 캐소드(cathode)에 상기 제1 PMOS 트랜지스터(Q1)의 게이트와 상기 제1 저항(R1)의 타측이 공통으로 접속되고, 애노드(anode)에 접지전원이 접속된 제너 다이오드(ZD)와; 게이트에 상기 제1 PMOS 트랜지스터(Q1)의 드레인이 접속되고, 소스에 외부전원이 접속되며, 드레인을 통해 내부전원을 출력하는 제2 PMOS 트랜지스터(Q2)를 포함하는 것을 특징으로 한다. In addition, in the present invention, the other side of the first resistor R1, one side of which is connected to an external power source, is connected to the gate, the other side of the second resistor R2, one side of which is connected to an external power source, is connected to a source, and one side of the drain is connected. A first PMOS transistor Q1 connected to the other side of the third resistor R3 connected to the ground power source; A Zener diode (ZD) connected to a cathode of the first PMOS transistor (Q1) and the other side of the first resistor (R1) in common, and a ground power source connected to an anode; A drain of the first PMOS transistor Q1 is connected to a gate, an external power source is connected to a source, and a second PMOS transistor Q2 outputs the internal power through the drain.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
도2는 본 발명 이동통신 단말기의 과전압 보호 장치의 구성을 보인 회로도로서, 이에 도시한 바와 같이, 외부전원에 의한 외부전압(V1)이 과전압에 이르는지 감지하여 턴오프(turn-off) 혹은 턴온(turn-on) 되는 제1 PMOS 트랜지스터(Q1)와; 상기 외부전압(V1)을 역방향으로 인가받아, 제너 전압(VZ) 이상의 외부전압(V1)에서 상기 제1 PMOS 트랜지스터(Q1)의 게이트 전압(V2)을 제너 전압(VZ)으로 유지하는 제너 다이오드(ZD)와; 상기 제1 PMOS 트랜지스터(Q1)의 과전압 감지 결과에 연동하여 턴온 혹은 턴오프 되고, 턴온 상태에서 상기 외부전압(V1)에 비례하는 내부전압(V4)을 출력하며, 턴오프 상태에서 과전압인 상기 외부전압(V1)이 내부회로로 전달되는 것을 차단하는 제2 PMOS 트랜지스터(Q2)로 구성한다. FIG. 2 is a circuit diagram illustrating a configuration of an overvoltage protection device of a mobile communication terminal according to the present invention. As shown in FIG. 2, a turn-off or turn-on is detected by detecting whether an external voltage V1 by an external power source reaches an overvoltage. a first PMOS transistor Q1 which is turned on; A zener diode configured to receive the external voltage V1 in a reverse direction and maintain the gate voltage V2 of the first PMOS transistor Q1 at the zener voltage VZ at an external voltage V1 equal to or greater than the zener voltage VZ. ZD); The external voltage V4 is turned on or off in conjunction with the overvoltage sensing result of the first PMOS transistor Q1 and outputs an internal voltage V4 proportional to the external voltage V1 in a turn-on state, and the overvoltage in the turn-off state. The second PMOS transistor Q2 blocks the voltage V1 from being transferred to the internal circuit.
본 발명은 이동통신 단말기에 전원을 공급할시 외부에서 발생된 과전압이 내부회로로 전달되는 것을 차단하기 위한 과전압 보호 장치에 관한 것으로, 특히 상용의 과전압 보호용 칩(Chip)이나 전압 검출기(Voltage Detector)를 사용하지 않고 PMOS(P-channel Metal-Oxide Semiconductor) 트랜지스터, 저항, 제너 다이오드(zener diode) 등의 소자를 이용하여 과전압 보호 장치를 구성함으로써, 상기 과전압 보호 장치에 인가될 수 있는 최대 입력 전압과 과전압 상태의 외부전원을 차단하여 내부회로를 보호하기 시작하는 전압인 컷오프 문턱전압(cut-off threshold voltage)을 유동적으로 설정하는 것은 물론, 해당 과전압 보호 장치에 의해 소모되는 전류를 낮추는 효과를 가진다. The present invention relates to an overvoltage protection device for blocking the overvoltage generated from the outside when the power is supplied to the mobile communication terminal to the internal circuit, in particular a commercial overvoltage protection chip (Chip) or voltage detector (Voltage Detector) Instead of using a PMOS (P-channel Metal-Oxide Semiconductor) transistor, a resistor, a Zener diode (element) to configure the overvoltage protection device, the maximum input voltage and overvoltage that can be applied to the overvoltage protection device The cut-off threshold voltage, which is a voltage that starts to protect the internal circuit by cutting off the external power source in a state, is set in a fluid manner as well as lowering the current consumed by the overvoltage protection device.
이동통신 단말기의 외부전원은 본 발명의 과전압 보호 장치를 거쳐 해당 단말기 내부의 각 회로로 전달되는데, 도3의 그래프도와 같이, 외부전원에 의한 외부전압(V1)이 과전압 상태가 아닌 범위 내에서 증가함에 따라 제1 PMOS 트랜지스터(Q1)의 게이트 전압(V2)도 비례하여 증가한다. The external power source of the mobile communication terminal is transmitted to each circuit inside the terminal via the overvoltage protection device of the present invention. As shown in the graph of FIG. 3, the external voltage V1 due to the external power source is increased within a range other than an overvoltage condition. As a result, the gate voltage V2 of the first PMOS transistor Q1 also increases in proportion.
이때, 제1 PMOS 트랜지스터(Q1)는 외부전원에 의한 외부전압(V1)이 과전압에 이르는지 감지하여 턴오프(turn-off) 혹은 턴온(turn-on) 되는데, 상기 제1 PMOS 트랜지스터(Q1)의 게이트(gate)와 소스(source) 사이의 전압은 상기 제1 PMOS 트랜지스터(Q1) 자체의 턴온 전압(turn-on voltage)(VGS1)보다 작게 유지되어 상기 제1 PMOS 트랜지스터(Q1)는 턴오프(turn-off) 된다. In this case, the first PMOS transistor Q1 is turned off or turned on by sensing whether the external voltage V1 caused by an external power source reaches an overvoltage, and the first PMOS transistor Q1 is turned on. The voltage between the gate and the source is kept smaller than the turn-on voltage VGS1 of the first PMOS transistor Q1 itself so that the first PMOS transistor Q1 is turned off. turn-off).
이에 따라, 제2 PMOS 트랜지스터(Q2)는 상기 제1 PMOS 트랜지스터(Q1)의 과전압 감지 결과에 연동하여 턴온 혹은 턴오프 되는데, 상기 제2 PMOS 트랜지스터(Q2)의 게이트 전압(V3)은 그라운드(ground)에 의해 '로우(low)'로 유지되므로, 상기 제2 PMOS 트랜지스터(Q2)의 게이트와 소스 사이의 전압은 상기 제2 PMOS 트랜지 스터(Q2)의 자체의 턴온 전압(VGS2)보다 크게 되어 상기 제2 PMOS 트랜지스터(Q2)은 턴온 된다. Accordingly, the second PMOS transistor Q2 is turned on or off in conjunction with the overvoltage detection result of the first PMOS transistor Q1, and the gate voltage V3 of the second PMOS transistor Q2 is grounded. The voltage between the gate and the source of the second PMOS transistor Q2 is greater than the turn-on voltage VGS2 of the second PMOS transistor Q2. The second PMOS transistor Q2 is turned on.
따라서, 외부전압(V1)이 과전압에 이르기 전까지의 초기 상태에서 제1 PMOS 트랜지스터(Q1)는 턴오프 상태로, 제2 PMOS 트랜지스터(Q2)는 턴온 상태로 있게 되고, 상기 턴온 상태의 제2 PMOS 트랜지스터(Q2)에 의해 내부전압(V4)은 외부전압(V1)에 비례하여 인가된다.Therefore, in the initial state until the external voltage V1 reaches the overvoltage, the first PMOS transistor Q1 is turned off, the second PMOS transistor Q2 is turned on, and the second PMOS is turned on. The internal voltage V4 is applied in proportion to the external voltage V1 by the transistor Q2.
한편, 도3의 그래프도와 같이, 외부전압(V1)이 증가함에 따라, 제1 PMOS 트랜지스터(Q1)의 게이트 전압(V2)이 증가하여 제너 다이오드(zener diode)(ZD)의 제너 전압(VZ)에 이르면, 상기 제너 다이오드(ZD)의 전류-전압 특성에 따라 외부전압(V1)이 계속 증가해도 상기 제1 PMOS 트랜지스터(Q1)의 게이트 전압(V2)은 더 이상 증가하지 않고 제너 전압(VZ)을 유지한다. Meanwhile, as shown in the graph of FIG. 3, as the external voltage V1 increases, the gate voltage V2 of the first PMOS transistor Q1 increases so that the zener voltage VZ of the zener diode ZD is increased. When the external voltage V1 continues to increase according to the current-voltage characteristic of the zener diode ZD, the gate voltage V2 of the first PMOS transistor Q1 does not increase any more and the zener voltage VZ does not increase. Keep it.
이때, 외부전압(V1)이 계속 증가하여 제1 PMOS 트랜지스터(Q1)의 소스 전압이 '제너 전압(VZ) + 제1 PMOS 트랜지스터(Q1)의 턴온 전압(VGS1)' 이상이 되면, 제1 PMOS 트랜지스터(Q1)의 게이트와 소스 사이의 전압이 제1 PMOS 트랜지스터(Q1) 자체의 턴온 전압(VGS1) 이상이 되므로, 상기 제1 PMOS 트랜지스터(Q1)는 턴온 된다. At this time, when the external voltage V1 continues to increase and the source voltage of the first PMOS transistor Q1 becomes equal to or greater than the Zener voltage VZ + the turn-on voltage VGS1 of the first PMOS transistor Q1, the first PMOS is performed. Since the voltage between the gate and the source of the transistor Q1 becomes equal to or higher than the turn-on voltage VGS1 of the first PMOS transistor Q1 itself, the first PMOS transistor Q1 is turned on.
제1 PMOS 트랜지스터(Q1)이 턴온 되면 제2 PMOS 트랜지스터(Q2)의 게이트 전압(V3) 역시 외부전압(V1)에 비례하여 증가하므로, 상기 제2 PMOS 트랜지스터(Q2) 의 게이트와 소스 사이의 전압이 상기 제2 PMOS 트랜지스터(Q2) 자체의 턴온 전압 (VGS2)보다 작게 되어 상기 제2 PMOS 트랜지스터(Q2)는 턴오프 된다. When the first PMOS transistor Q1 is turned on, the gate voltage V3 of the second PMOS transistor Q2 also increases in proportion to the external voltage V1, so that the voltage between the gate and the source of the second PMOS transistor Q2 is increased. The second PMOS transistor Q2 is turned off by being smaller than the turn-on voltage VGS2 of the second PMOS transistor Q2 itself.
즉, 외부전압(V1)의 증가로 인해 제1 PMOS 트랜지스터(Q1)의 게이트 전압(V2)이 증가하여 제너 다이오드(zener diode)(ZD)의 제너 전압(VZ)이 되고, 제1 PMOS 트랜지스터(Q1) 소스 전압이 증가하여 "제너 전압(VZ) + 제1 PMOS 트랜지스터(Q1)의 턴온 전압(VGS1)" 보다 커지게 되면, 제1 PMOS 트랜지스터(Q1)은 턴온 상태가 되고 제2 PMOS 트랜지스터(Q2)은 턴오프 상태가 되므로, 이전까지 내부전압(V4)로 인가되었던 외부전압(V1)은 더이상 내부회로로 전달되지 못하고 차단된다.That is, the gate voltage V2 of the first PMOS transistor Q1 increases due to the increase in the external voltage V1 to become the zener voltage VZ of the zener diode ZD, and the first PMOS transistor ( Q1) When the source voltage increases to become greater than the "Zener voltage VZ + the turn-on voltage VGS1 of the first PMOS transistor Q1", the first PMOS transistor Q1 is turned on and the second PMOS transistor ( Since Q2) is turned off, the external voltage V1, which was previously applied to the internal voltage V4, is no longer delivered to the internal circuit and is cut off.
본 발명에서, 제1 PMOS 트랜지스터(Q1)와 제2 PMOS 트랜지스터(Q2)로 인가될 수 있는 각각의 최대 드레인(drain)-소스 전압(VDS)은, 과전압 보호 장치 전체에 수용 가능한 최대 입력 전압이 되므로, 상기 과전압 보호 장치가 적용되는 용도에 따라 최대 드레인-소스 전압(VDS) 값을 고려하여 PMOS 트랜지스터(Q1,Q2)을 선택할 수 있다. In the present invention, each of the maximum drain-source voltage VDS that can be applied to the first PMOS transistor Q1 and the second PMOS transistor Q2 has a maximum input voltage acceptable to the overvoltage protection device as a whole. Therefore, the PMOS transistors Q1 and Q2 may be selected in consideration of the maximum drain-source voltage VDS value according to the application to which the overvoltage protection device is applied.
그리고, 과전압 상태의 외부전원을 차단하여 내부회로를 보호하기 시작하는 전압인 컷오프 문턱 전압은, 제너 다이오드(ZD)의 제너 전압(VZ)과 제1 PMOS 트랜지스터(Q1)의 턴온 전압(VGS1)에 의해 좌우되므로, PMOS 트랜지스터(Q1,Q2)을 선택할 때 최대 드레인-소스 전압(VDS) 값 뿐만 아니라 각 PMOS 트랜지스터(Q1,Q2)의 턴온 전압(VGS1,VGS2) 값도 고려하여야 한다. The cutoff threshold voltage, which is a voltage at which the external power supply in the overvoltage state is cut off and starts to protect the internal circuit, is equal to the Zener voltage VZ of the Zener diode ZD and the turn-on voltage VGS1 of the first PMOS transistor Q1. As the PMOS transistors Q1 and Q2 are selected, the value of the turn-on voltages VGS1 and VGS2 of each of the PMOS transistors Q1 and Q2 as well as the maximum drain-source voltage VDS should be considered.
또한, 제1 PMOS 트랜지스터(Q1)가 선택되어 이의 턴온 전압(VGS1) 값이 결정된 상태에서는 제너 다이오드(ZD)의 제너 전압(VZ)에 따라 컷오프 문턱 전압이 결 정되므로, 각 내부회로의 정격 전압에 맞게 컷오프 문턱 전압을 결정한 후 그에 따른 제너 전압(VZ)을 갖는 제어 다이오드(ZD)를 선택하면 된다. In addition, when the first PMOS transistor Q1 is selected and its turn-on voltage VGS1 is determined, the cutoff threshold voltage is determined according to the zener voltage VZ of the zener diode ZD, and thus the rated voltage of each internal circuit. After determining the cutoff threshold voltage according to the control diode (ZD) having a Zener voltage (VZ) accordingly.
한편, 본 발명 과전압 보호 장치로 입력되는 외부전압(V1)이 제너 다이오드(ZD)에 항복(breakdown) 되지 않을 정도로 낮은 경우에는, 제1 PMOS 트랜지스터(Q1)가 턴오프 상태에 있으므로, 상기 제1 PMOS 트랜지스터(Q1)의 게이트 전류와 제너 다이오드(ZD)의 역방향 누설 전류(reverse leakage current) 이외에는 전류가 소모되지 않는다.On the other hand, when the external voltage V1 inputted to the overvoltage protection device of the present invention is low enough not to breakdown to the zener diode ZD, the first PMOS transistor Q1 is in the turn-off state. The current is not consumed except for the gate current of the PMOS transistor Q1 and the reverse leakage current of the zener diode ZD.
그리고, 상기 과전압 보호 장치로 입력되는 외부전압(V1)이 제너 다이오드(ZD)에 항복 현상이 발생하는 제너 전압(VZ)보다는 높고 컷오프 문턱 전압보다는 낮은 경우, 제1 저항(R1)의 값을 조정하여 상기 게이트 전류와 제너 다이오드(ZD)의 역방향 누설 전류에 의한 소모 전류값을 조정할 수 있다. 이때, 상기 소모 전류는 '(V1-V2)/R1' 이 된다. When the external voltage V1 input to the overvoltage protection device is higher than the zener voltage VZ at which breakdown occurs in the zener diode ZD and lower than the cutoff threshold voltage, the value of the first resistor R1 is adjusted. Thus, the value of the current consumption due to the reverse leakage current between the gate current and the zener diode ZD can be adjusted. In this case, the current consumption becomes '(V1-V2) / R1'.
또한, 상기 과전압 보호 장치로 입력되는 외부전압(V1)이 컷오프 문턱 전압 이상이 되는 경우에는, 제1 저항(R1) 뿐만 아니라 제2 및 제3 저항(R2,R3)의 값을 조정함으로써 소모 전류값을 조정할 수 있으며, 이때 소모 전류는 '{(V1-V2)/R1} + {V1/(R2+R3)}' 이 된다. In addition, when the external voltage V1 input to the overvoltage protection device is equal to or greater than the cutoff threshold voltage, the current consumption by adjusting not only the first resistor R1 but also the values of the second and third resistors R2 and R3. The value can be adjusted, with the current consumption being '{(V1-V2) / R1} + {V1 / (R2 + R3)}'.
이상에서 설명한 바와 같이, 본 발명은 이동통신 단말기에 전원을 공급할시 외부에서 발생된 과전압이 내부회로로 전달되는 것을 차단함에 있어서, 상용의 과 전압 보호용 칩(Chip)이나 전압 검출기(Voltage Detector)를 사용하지 않고 PMOS(P-channel Metal-Oxide Semiconductor) 트랜지스터, 저항, 제너 다이오드(zener diode) 등의 소자를 이용함으로써, 상기 과전압 보호 장치에 인가될 수 있는 최대 입력 전압과 과전압 상태의 외부전원을 차단하여 내부회로를 보호하기 시작하는 전압인 컷오프 문턱전압(cut-off threshold voltage)을 유동적으로 설정하는 것은 물론, 해당 과전압 보호 장치에 의해 소모되는 전류를 낮추는 효과가 있다. As described above, the present invention provides a commercially available overvoltage protection chip or voltage detector in blocking overvoltage generated externally from being transmitted to an internal circuit when power is supplied to a mobile communication terminal. By using a device such as a P-channel metal-oxide semiconductor (PMOS) transistor, a resistor, a zener diode, and the like, the external power supply of the maximum input voltage and the overvoltage state that can be applied to the overvoltage protection device is cut off. Thus, the cut-off threshold voltage, which is a voltage that starts to protect the internal circuit, is fluidly set, and the current consumed by the overvoltage protection device is lowered.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050008038A KR100618774B1 (en) | 2005-01-28 | 2005-01-28 | Apparatus for protecting overvoltage in a mobile communication terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050008038A KR100618774B1 (en) | 2005-01-28 | 2005-01-28 | Apparatus for protecting overvoltage in a mobile communication terminal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060087156A KR20060087156A (en) | 2006-08-02 |
| KR100618774B1 true KR100618774B1 (en) | 2006-08-31 |
Family
ID=37176122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050008038A KR100618774B1 (en) | 2005-01-28 | 2005-01-28 | Apparatus for protecting overvoltage in a mobile communication terminal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100618774B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101490479B1 (en) | 2007-07-20 | 2015-02-06 | 삼성디스플레이 주식회사 | Driving device and display device including the same |
| KR102186721B1 (en) * | 2018-07-19 | 2020-12-04 | 주식회사 루프 | Overvoltage protection circuit in vehicle |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920003676A (en) * | 1990-07-19 | 1992-02-29 | 정용문 | Battery overdischarge and overvoltage protection circuit of portable mobile communication system |
| KR20040088264A (en) * | 2003-04-09 | 2004-10-16 | 엘지전자 주식회사 | Circuit for guarding reverse voltage and overvoltage in Personal Digital Assistant |
| KR20040110180A (en) * | 2003-06-18 | 2004-12-31 | 주식회사 팬택 | Circuit for breaking overvoltage of handset |
| KR20050067779A (en) * | 2003-12-29 | 2005-07-05 | 주식회사 팬택앤큐리텔 | Over voltage protection circuit using zener diode in the mobile communication terminal |
| KR20050072276A (en) * | 2004-01-06 | 2005-07-11 | 주식회사 팬택앤큐리텔 | Circuit for breaking overvoltage and overcurrent of handset |
-
2005
- 2005-01-28 KR KR1020050008038A patent/KR100618774B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920003676A (en) * | 1990-07-19 | 1992-02-29 | 정용문 | Battery overdischarge and overvoltage protection circuit of portable mobile communication system |
| KR20040088264A (en) * | 2003-04-09 | 2004-10-16 | 엘지전자 주식회사 | Circuit for guarding reverse voltage and overvoltage in Personal Digital Assistant |
| KR20040110180A (en) * | 2003-06-18 | 2004-12-31 | 주식회사 팬택 | Circuit for breaking overvoltage of handset |
| KR20050067779A (en) * | 2003-12-29 | 2005-07-05 | 주식회사 팬택앤큐리텔 | Over voltage protection circuit using zener diode in the mobile communication terminal |
| KR20050072276A (en) * | 2004-01-06 | 2005-07-11 | 주식회사 팬택앤큐리텔 | Circuit for breaking overvoltage and overcurrent of handset |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060087156A (en) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101726699B1 (en) | Apparatus and methods for amplifier fault protection | |
| US8537517B1 (en) | System and method for fast-acting power protection | |
| JP4783220B2 (en) | Overvoltage protection circuit, electronic device | |
| US8508900B2 (en) | Overvoltage protection circuit and electronic device comprising the same | |
| US8693149B2 (en) | Transient suppression device and method therefor | |
| US8169763B2 (en) | Transient blocking unit having an enhancement mode device in the primary current path | |
| US8223467B2 (en) | Transient blocking unit using normally-off device to detect current trip threshold | |
| US20140368958A1 (en) | Electrostatic protection circuit | |
| US8300373B2 (en) | Voltage triggered transient blocking unit | |
| WO2007058799A3 (en) | Transient blocking unit having shunt for over-voltage protection | |
| US20230376060A1 (en) | Supply voltage regulator | |
| US7916441B2 (en) | Device for protecting electronic circuits against faults | |
| US8237420B2 (en) | Inrush current suppressing circuit and electronic device using the same | |
| KR100618774B1 (en) | Apparatus for protecting overvoltage in a mobile communication terminal | |
| US20070035906A1 (en) | Transient blocking unit | |
| KR101659901B1 (en) | Voltage regulator having over-current protection circuit | |
| JP2009170452A (en) | Power switch circuit | |
| US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
| US9438221B2 (en) | Switch device | |
| US20140334046A1 (en) | Semiconductor circuit | |
| JP2009059877A (en) | Semiconductor device and semiconductor device system | |
| KR100453849B1 (en) | Apparatus for protection of SMPS | |
| KR101533463B1 (en) | Power supplying circuit | |
| JP2006261233A (en) | Input protecting circuit | |
| CN219067844U (en) | Protection circuit, system and chip of IO circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |