KR100617770B1 - 채널 부호화 장치 및 방법 - Google Patents

채널 부호화 장치 및 방법 Download PDF

Info

Publication number
KR100617770B1
KR100617770B1 KR1020030096679A KR20030096679A KR100617770B1 KR 100617770 B1 KR100617770 B1 KR 100617770B1 KR 1020030096679 A KR1020030096679 A KR 1020030096679A KR 20030096679 A KR20030096679 A KR 20030096679A KR 100617770 B1 KR100617770 B1 KR 100617770B1
Authority
KR
South Korea
Prior art keywords
bit string
puncturing
bit
puncturer
information bits
Prior art date
Application number
KR1020030096679A
Other languages
English (en)
Other versions
KR20050065790A (ko
Inventor
김영수
오왕록
전경훈
Original Assignee
삼성전자주식회사
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 재단법인서울대학교산학협력재단 filed Critical 삼성전자주식회사
Priority to KR1020030096679A priority Critical patent/KR100617770B1/ko
Priority to US11/020,768 priority patent/US20050160349A1/en
Priority to CNA2004100942409A priority patent/CN1667960A/zh
Publication of KR20050065790A publication Critical patent/KR20050065790A/ko
Application granted granted Critical
Publication of KR100617770B1 publication Critical patent/KR100617770B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1191Codes on graphs other than LDPC codes
    • H03M13/1194Repeat-accumulate [RA] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 반복 누적 기법과 천공 기법을 이용한 부호화 기술에 관한 것으로,부호기에 입력된 정보 비트들은 미리 정해진 반복 회수 만큼 반복되어 반복 비트 열을 형성하고, 상기 반복 비트 열은 인터리버에 의해 인터리빙 된 후 누적기에 의해 누적과정을 거쳐 일정한 길이의 누적 비트 열로 출력되고, 상기 누적기의 누적 비트 열은 상기 정보 비트들과 병렬/직렬 변환기를 통해 직렬 비트 열로 변환된 후 천공기에 의해 미리 정해진 천공 패턴에 따라 천공되어 요구되는 부호율의 코드워드가 생성된다.
반복누적부호, 비균일 반복누적부호, 천공기, 누적기

Description

채널 부호화 장치 및 방법 {IMPROVED CHANNEL CODING METHOD AND DEVICE}
도 1은 부호율이 1/q 인 종래의 RA 부호기를 보인 블록도;
도 2는 종래의 비균일 RA부호기를 보여주는 블록도;
도 3은 본 발명의 일 실시예 따른 부호기의 구조를 설명하기 위한 블록도;
도 4는 본 발명에 따른 부호기에 사용되는 상기 누적기(308)의 구조를 보인 블록도;
도 5는 본 발명의 다른 실시예에 따른 부호화 장치의 구조를 보인 블록도;
도 6은 본 발명의 또 다른 실시예에 따른 부호기의 구조를 보인 블록도; 그리고
도 7는 본 발명에 따른 부호기와 부호율이 1/2 및 1/3인 종래의 부호기의 성능을 비교하여 보여주는 그래프이다.
본 발명은 이동 통신 시스템에 관한 것으로, 보다 상세하게는 반복 누적(Repeat & Accumulate: RA) 기법과 천공 기법을 이용하여 부호화 복잡도를 최 소화 함과 동시에 개선된 비트오류율 (Bit Error Rate: BER) 및 프레임오류율 (Frame Error Rate) 성능을 얻을 수 있는 채널 부호화 장치 및 방법에 관한 것이다.
최근 4세대 이동통신 서비스에 대한 논의가 확산되고 이를 위한 표준화 작업의 필요성이 대두되고 있는 상황에서 터보 부호에 비해 우수한 오류 정정 성능을 갖는 반복 누적 (Repeat & Accumulate: RA) 부호가 4세대 이동 통신 시스템의 채널 부호화 방식으로 채택될 것으로 기대되고 있다. 이에 따라, RA 부호를 바탕으로 한 부호이득과 함께 다양한 부호율을 효율적으로 지원하기 위한 채널 부호화 방안이 제안되고 있다.
도 1은 부호율이 1/q 인 종래의 RA 부호기를 보인 블록도로 N개의 정보 비트 (information bit) 들이 부호기에 입력되어 반복기(102)에 의해 q번 반복되고 이와 같이 얻어진 qN 개의 비트들은 크기가 qN인 인터리버 (104)에 의해 인터리빙된 후 이진 누적기 (binary accumulator) (106)로 입력되어 RA 부호어로 출력된다. 따라서, N개의 정보 비트에 대한 qN개의 부호 비트들이 생성된다.
도 1에서 보는 바와 같이, 반복기(102)에서 사용되는 반복 횟수의 역수인 1/a가 바로 RA 부호의 부호율이 되며 부호 이득을 얻기 위하여 반복 횟수 q는 3회 이상이 되어야 한다. 즉, RA 부호를 사용할 경우 부호 이득을 달성하기 위해서는 부호율이 1/3보다 작아야 한다. 따라서 높은 부호율이 요구되는 경우에는 RA부호를 사용하는데 어려움이 따르게 된다.
상기와 같은 정규 RA 부호의 성능을 개선하기 위해 제안된 것이 비균일 RA (irregular RA) 부호이다. 비균일 RA 부호는 RA 부호에 비해 개선된 BER 및 FER 성능을 보여 주지만 이러한 성능 개선을 위하여 훨씬 복잡한 부호화 과정이 요구된다.
비균일 RA부호기로 입력되는 정보 비트 프레임 내의 모든 비트들은 몇 개의 군으로 나뉘어 묶이고 각각의 정보 비트들은 자신이 속해 있는 군에 따라 서로 다른 횟수만큼 반복된다. 이때 사용되는 군의 개수 뿐만 아니라 군에 포함되는 정보 비트들의 비율 그리고 각 군에 적용되는 반복 횟수 등이 부호율에 따라 적적하게 설계되어야 한다. 정보 프레임의 길이를 N 이라 하고 전체 군의 개수를 J, 그리고 i번째 군에 속하는 비트들의 반복 회수를 fi라 하면 인터리버로 입력되는 비트의 개수는 총
Figure 112003049532831-pat00001
개가 되며 이로 인해 인터리버의 크기는
Figure 112003049532831-pat00002
가 된다. 이와 같이 인터리빙된 후
Figure 112003049532831-pat00003
비트들은 a 개씩 묶여서 이진 누적기(208)로 입력되며 이때 사용되는 a값은 요구되는 부호율에 따라 비균일 반복 회수, 군의 개수 및 각 군에 속하는 비트의 비율 등을 고려하여 적절히 설계된 후 사용되어야 비교적 좋은 부호 이득을 획득할 수 있다.
따라서 비균일 RA부호기는 부호율 뿐만 아니라 부호기로 입력되는 정보 비트의 길이에 따라 정보 비트 프레임을 몇 개의 군으로 나눌지 여부와 각 군에 포함되는 정보 비트들의 비율 및 각 군에 포함된 정보 비트들에 대한 반복 회수 등을 미리 설계하여 사용해야 한다. 이와 함께 인터리버의 출력을 몇 개씩 묶어서 이진 누적기에 입력시킬 것인지 여부도 부호율이나 정보 프레임의 길이에 따라 미리 설계 되어야 한다. 더욱이 이러한 파라미터들은 부호율 및 프레임 길이에 따라 민감하게 변하기 때문에 부호율 혹은 정보 프레임의 길이가 바뀌게 되면 여러 파라미터들을 새로이 설계해야 하고 이론 인해 부호기의 구조가 크게 바뀌어야 하는 단점을 가진다.
비교적 뛰어난 성능을 보이는 비균일 RA부호의 평균 반복 회수는 동일한 부호율의 RA부호에서 사용되는 반복 회수에 비해 훨씬 크다. 따라서 부호화를 위해 사용되는 인터리버의 크기가 증가할 뿐만 아니라 복호기에서 사용되는 디인터리버의 크기도 증가한다. 또한 비균일 RA부호에서 사용되는 a값은 부호율에 따라 차이가 있으나 대부분 1보다는 훨씬 큰 값이 사용되므로 복호 복잡도가 증가한다. 이진 누적기로 동시에 입력되는 입력의 개수가 a일 경우 다음 수학식 1의 연산을 a+2번 수행해야 한다.
Figure 112003049532831-pat00004
도 2는 종래의 비균일 RA부호기를 보여주는 블록도로서 정보 비트들은 비균일반복기 (202)에 의해 각 비트마다 미리 정해진 반복 회수만큼 반복된 후 크기가
Figure 112003049532831-pat00005
인 인터리버 (204)에 의해 인터리빙 된 후 S/P블록(206)에 의해 미리 결정된 a 개씩 묶여서 동시에 이진 누적기(208)로 입력된다. 상기 이진 누적기(208)에 의해 누적 출력된 비트들과 최종적으로 입력된 정보 비트들은 P/S 블록 (210)에 의해 병렬-직렬 변환되어 부호어로 출력된다.
그러나 비균일 반복기(202)에서 사용되는 비균일 반복 회수 fi 들과 전체 군의 개수 J 그리고 a값 등은 부호율 및 전체 정보 프레임의 길이에 따라 변하므로 비균일 RA부호 는 균일 RA부호 에 비해서 비교적 뛰어난 BER 및 FER 성능을 보이지만 부호율 및 정보 프레임의 길이 등에 따라 부호기의 구조 및 동작 방법이 크게 변할 뿐만 아니라 복호 복잡도가 크다는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로 본 발명의 목적은 다양한 부호율 및 정보 비트 프레임 길이를 효율적으로 지원하면서 종래의 RA부호 보다 뛰어난 BER 및 FER 성능을 얻을 수 있는 채널 부호화 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 부호화 복잡도가 낮을 뿐만 아니라 다양한 부호율 및 정보 프레임 길이에 대한 부호화를 용이하게 수행할 수 있는 채널 부호화 방법 및 장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위해, 본 발명 일국면에 있어서, 채널 부호화 방법에서는 입력 정보 비트들을 미리 정해진 반복 회수 만큼 반복하여 반복 비트 열을 생성하고, 상기 반복 비트 열에 인터리빙을 수행하고, 상기 인터리빙 된 비트 열을 누적하여 일정한 길이의 누적 비트 열로 생성하고, 상기 누적 비트 열과 상기 정보 비트들을 병렬/직렬 변환하여 일련의 직렬 비트 열을 생성하고, 상기 직렬 비트 열 을 미리 정해진 천공 패턴에 따라 천공하여 요구되는 부호율의 코드 워드를 생성한다.
상기 누적 비트 열 생성 과정은 상기 인터리빙 된 비트 열과 이전 누적 비트 열에 이진 합 연산을 수행하여 누적 비트 열을 생성하는 것을 특징으로 한다.
상기 부호율은 상기 반복 회수와 천공 패턴에 의해 결정된다.
상기 천공 과정은 상기 누적 비트 열에 대해서만 천공을 수행하거나, 상기 정보 비트들을 모두 천공하고 추가로 천공이 필요할 경우 상기 누적 비트 열을 천공하거나, 혹은 상기 정보 비트와 누적 비트 열을 일정 비율로 천공하는 것을 특징으로 한다.
본 발명의 다른 일 국면에 있어서, 채널 부호화 장치는 입력 정보 비트들을 미리 정해진 반복 회수 만큼 반복하여 반복 비트 열을 출력하는 반복기, 상기 반복 비트 열에 인터리빙을 수행하는 인터리버, 상기 인터리버의 출력 비트 열을 누적하여 일정한 길이의 누적 비트 열로 출력하는 누적기, 상기 누적기의 누적 비트 열과 상기 정보 비트들을 병렬로 입력 받아 직렬 비트 열로 변환하는 병렬/직렬 변환기, 상기 병렬/직렬 변환기의 출력 비트 열을 미리 정해진 천공 패턴에 따라 천공하여 요구되는 부호율의 코드워드를 생성하는 천공기를 포함한다.
상기 누적기는 두 개의 입력단과 하나의 출력단을 포함하며 상기 두 개의 입력단 중 제1입력단은 상기 인터리버에 의해 인터리빙 된 비트 열을 입력 받고 제2입력단은 상기 누적기의 이전 누적 비트 열을 입력 받아 이진 합 연산을 수행하는 이진 누적 유닛과 상기 이진 누적 유닛의 출력인 누적 비트 열을 상기 제2입력단에 입력시키는 지연기를 포함한다.
상기 부호율은 상기 반복기의 반복 회수와 상기 천공기의 천공 패턴에 의해 결정되는 것을 특징으로 한다.
상기 천공기는 상기 누적 비트 열에 대해서만 천공을 수행하거나, 상기 정보 비트들을 모두 천공하고 추가로 천공이 필요한 경우 상기 누적 비트 열을 천공하거나, 상기 정보 비트와 상기 누적 비트 열을 일정 비율로 천공하도록 설정될 수 있다.
본 발명의 다른 일 국면에 있어서, 채널 부호화 장치는 입력 정보 비트 열을 미리 정해진 반복 회수 만큼 반복하여 반복 비트 열을 출력하는 반복기, 상기 반복 비트 열을 부호화 하여 제1부호 비트 열을 출력하는 제1부호기, 상기 제1부호 비트 열에 인터리빙을 수행하는 인터리버, 상기 인터리버의 출력을 부호화 하여 제2부호 비트 열을 출력하는 제2부호기, 그리고 상기 제2부호 비트 열을 미리 정해진 천공 패턴에 따라 천공하여 요구되는 부호율의 코드워드를 생성하는 천공기로 이루어진다.
본 발명의 또 다른 일국면에 있어서, 채널 부호화 장치는 입력 정보 비트 열을 부호화 하여 제1부호 비트 열을 출력하는 제1부호기, 상기 제1부호 비트 열을 미리 정해진 회수 만큼 반복하여 반복 비트 열을 출력하는 반복기, 상기 반복 비트 열에 인터리빙을 수행하는 인터리버, 상기 인터리버의 출력을 부호화 하여 제2부호 비트 열을 출력하는 제2부호기, 그리고 상기 제2부호 비트 열을 미리 정해진 천공 패턴에 따라 천공하여 요구되는 부호율의 코드워드를 생성하는 천공기로 이루어진 다.
이하, 본 발명의 바람직한 실시예에 따른 부호화 장치 및 방법을 첨부된 도면을 참조하여 설명한다.
앞에서 살펴 본 바와 같이 종래의 RA부호화 방법은 높은 부호율이 요구되는 경우 사용하기 힘들며 비균일 RA부호화 방법의 경우 BER 및 FER 성능은 개선되었으나 부호화 및 복호화 복잡도가 증가할 뿐만 아니라 부호율 및 정보 비트 프레임 길이에 따라 부호기의 동작 및 구조가 크게 바뀌어야 하며 이에 따라 다양한 부호율 및 정보 비트 프레임 길이를 지원하기가 어렵다. 본 발명에서는 반복과 천공을 이용하여 다양한 부호율 및 정보 비트 프레임 길이를 효율적으로 지원하면서 RA부호 보다 뛰어난 BER 및 FER 성능을 얻을 수 있는 최적의 RA부호화 방법을 제안한다.
본 발명에 따른 RA부호기는 기존에 사용하던 RA부호기와 천공기를 조합하여 구성할 수 있으므로 부호화 복잡도가 낮을 뿐만 아니라 다양한 부호율 및 정보 프레임 길이에 대한 부호화 과정을 용이하게 수행할 수 있다.
도 3은 본 발명의 일 실시예 따른 부호기의 구조를 설명하기 위한 블록도이다. 도 3에서 보는 바와 같이, 본 발명에 따른 부호기는 입력신호 비트를 일정한 회수 반복하는 반복기(302), 상기 반복기(302)로부터의 출력 신호를 인터리빙 하는 인터리버 (304), 상기 인터리버(306)의 출력 신호를 누적하는 누적기(308), 상기 누적기(308)의 출력 신호를 정보 비트 들과 함께 일련화 시키는 병렬/직렬 변환기(310), 그리고 상기 병렬/직렬 변환기(310)의 출력 신호를 요구되는 부호율에 따라 천공하는 천공기(312)로 구성된다.
도 4는 본 발명에 따른 부호기에 사용되는 상기 누적기(308)의 구조를 보인 블록도로서 두 개의 입력단으로 구성되는 이진 누적 유닛(402)와 상기 이진 누적 유닛 (402)의 이전 출력을 상기 이진누적기의 입력단 중 하나로 출력하는 지연기 (404)로 구성된다. 따라서, 상기 누적기 (308)의 출력은 현재 이진 누적 유닛(402)로 입력되는 신호와 이전 누적기(308)의 출력에 의해 결정된다.
본 발명에 따른 부호기는 여러 가지 방식으로 요구되는 부호율을 얻을 수 있다. 다시 말해, 이진누적기(308)의 출력 신호에 대해서만 천공을 수행하거나, 정보 비트들을 모두 천공하고 추가로 천공이 필요할 경우 이진누적기(308)의 출력 비트를 천공하거나, 혹은 이진누적기(308)의 출력 비트와 정보 비트들을 일정 비율로 천공하여 최종 부호율을 얻을 수 있다.
이하, 상기와 같이 구성된 부호기의 동작을 설명한다.
상기한 바와 같이, 본 발명에 따른 부호기의 부호율은 상기 반복기(302)에 적용되는 반복 회수와 천공기(312)의 천공 비율에 의해 결정된다. 요구되는 최종 부호율이 1/q이고 N개의 정보 비트들로 이루어진 정보 프레임이 부호기로 입력되면 각각의 비트는 상기 반복기(302)에 의해 q' 번씩 반복된다. 여기에서 q'는 항상 q=1/r (r은 부호율) 보다 큰 값을 갖는다. 이와 같이 반복되어 만들어진 q'N개의 비트들은 크기가 q'N개인 인터리버 (304)에 의해 인터리빙 된 후 누적기 (308)에 입력된다. 이와 같이 얻어진 누적기(308)의 출력은 정보 비트들과 함께P/S 블록 (310)에 의해 일련화 되어 천공기(312)로 입력되며 상기 천공기에 의해 일정한 패턴으로 천공된다.
상기 천공기(312)는 N(1+q')개의 비트 중에서 N(q'- q + 1)개의 비트를 천공하고 나머지 Nq개의 비트들을 출력하게 된다. 이때 천공기에서는 필요에 따라 천공기 (312)로 직접 입력되는 정보 비트와 누적기(308)의 출력 비트간에 서로 다른 천공 비율을 적용할 수 있다. 따라서 최종적으로 출력되는Nq 개의 부호 비트에 포함될 정보 비트와 누적기(308)의 출력 비트의 비율은 임의로 조절이 가능하다.
상기 인터리버(304)의 크기는 반복기(302)에서 사용되는 반복 회수와 천공기(312)의 천공 비율 등에 의해 결정된다. 따라서, 부호기에서 사용할 인터리버(304)의 크기를 부호율과 무관하게 조절할 수 있다. 일반적으로 부호기에서 사용되는 인터리버(304)의 크기가 증가할수록 부호 성능은 좋아지는 것으로 알려져 있다. 따라서 반복 회수와 천공기(312)의 천공 비율을 조절함으로써 부호율과는 무관하게 원하는 크기의 인터리버를 사용할 수 있으며 이를 통해 큰 인터리버 이득을 얻을 수 있고 이는 결과적으로 부호기의 부호 이득을 증가시키게 된다.
도 5은 본 발명의 다른 실시예에 따른 부호화 장치의 구조를 보인 블록도이다.
도 5에서 보는 바와 같이, 두 개의 부호기가 인터리버를 사이에 두고 직렬로 연결되어 있다. 반복기 (502)로 입력된 신호는 일정 회수 반복되어 외부 부호기(504)로 출력된다. 상기 외부 부호기(504)에 의해 부호화 된 신호는 인터리버 (506)에 의해 인터리빙 된 후 내부 부호기(508)에 의해 2차 부호화를 거친 뒤 천공기 (510)에 의해 일정한 패턴으로 천공되어 요구되는 부호율의 코드워드로 출력된다. 부호화 장치로 입력되는 입력 신호는 반복기(502)에서
Figure 112003049532831-pat00006
배 반복된 후 외부 부호기(504)로 입력된다. 이와 같은 방법을 이용하여 연접 부호의 부호화기에 사용되는 인터리버(506)의 크기를
Figure 112003049532831-pat00007
배 증가 시킬 수 있으며 이를 통해 부호의 인터리빙 이득을 증가시킬 수 있다. 또한 상기 내부 부호기(508) 출력단에 위치한 천공기(510)에서 천공율을 조절함으로써 최종 부호율을 조절할 수 있다. 외부 부호기(504)의 입력 신호에 대해
Figure 112003049532831-pat00008
배 반복을 수행하고 내부 부호화기(508)의 출력단에 위치한 천공기(510)에서
Figure 112003049532831-pat00009
개의 입력 신호에서
Figure 112003049532831-pat00010
개를 천공함으로써 일반적인 부호화기와 동일한 부호율을 유지하면서 부호의 인터리빙 이득을 증가시킬 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 부호기의 구조를 보인 블록도이다.
도 6에서 보는 바와 같이, 외부 부호기 (602)와 내부 부호기 (608)이 인터리버(606)를 사이에 두고 직렬로 연결되어 있으며 상기 외부 부호기 (602)의 출력 신호는 누적기 (604)를 거쳐 상기 인터리버(606)로 입력된다. 상기 인터리버 (606)에 의해 인터리빙 된 신호는 상기 내부 부호기(608)에 의해 부호화 된 후 천공기 (610)에 의해 미리 정해진 패턴으로 천공되어 요구되는 부호율의 코드워드로 출력된다. 상기 외부 부호화기(602)에서 부호화된 결과는 반복기(604)에 의해
Figure 112003049532831-pat00011
배 반복된 후 인터리버로 입력된다. 따라서 부호화기에서 사용되는 인터리버의 크기는
Figure 112003049532831-pat00012
배 증가하며 이를 통해 연접 부호의 인터리빙 이득을 키울 수 있다. 또한 이와 같은 부호화기의 내부 부호화기(608) 출력단에 위치한 천공기(610)에서 천공율을 조 절함으로써 최종 부호율을 조절할 수 있다. 외부 부호화기(602)의 출력 신호에 대해
Figure 112003049532831-pat00013
배 반복을 수행하고 내부 부호화기(608)의 출력단에 위치한 천공기(610)에서
Figure 112003049532831-pat00014
개의 입력 신호에서
Figure 112003049532831-pat00015
개를 천공함으로써 일반적인 부호화기와 동일한 부호율을 유지하면서 부호의 인터리빙 이득을 증가 수 있다.
도 7는 본 발명에 따른 부호기와 부호율이 1/2 및 1/3인 종래의 부호기의 성능을 비교하여 보여주는 그래프이다.
성능 실험을 위해 적용된 파라미터들은 다음과 같다.
정보 프레임 길이: N=1024
반복 회수: q'=3
부호율: r=1/q=1/2
천공방식: 정보 비트들은 모두 천공하고 누적기의 총 출력 비트 q'N 중 (q'-q)N 개의 비트를 천공
인터리버: 균일 인터리버 (uniform interleaver)
도 7에서 보는 바와 같이, 본 발명에 따른 부호화 방법이 동일한 부호율의 RA 부호화 방법 보다 BER 측면에서 뛰어난 성능을 보임을 알 수 있다. 또한 높은 신호대잡음비 영역에서는 인터리버 크기가 같은 RA 부호, 즉 부호율이 낮은 RA 부호의 성능에 근접함을 알 수 있다.
상기한 바와 같이, 본 발명에 따른 부호화 장치는 기존의 RA 부호기와 규칙 적인 천공 패턴을 갖는 천공기를 조합하여 구현되므로 부호화 복잡도가 낮을 뿐만 아니라 다양한 부호율 및 정보 프레임 길이에 대한 부호화 과정을 용이하게 수행 할 수 있는 장점이 있다.
또한, 본 발명에 따른 부호화 방법을 적용할 경우 복호 복잡도가 비균일 RA 부호의 훨씬 낮기 때문에 시스템 구현이 용이하다.
또한, 본 발명에 따른 부호화 방법에서는 입력 신호에 대해 반복 과 천공 기법을 이용하여 간단하게 부호율을 조절할 수 있으므로 다양한 부호율을 지원해야 하는 HARQ 같은 재전송 알고리즘에 효과적으로 적용될 수 있다.

Claims (20)

  1. 입력 정보 비트들을 미리 정해진 반복 회수 만큼 반복하여 반복 비트 열을 생성하고;
    상기 반복 비트 열에 인터리빙을 수행하고 ;
    상기 인터리빙 된 비트 열을 누적하여 누적 비트 열을 생성하고;
    상기 누적 비트 열과 상기 정보 비트들을 병렬/직렬 변환하여 일련의 직렬 비트 열을 생성하고;
    상기 직렬 비트 열을 미리 정해진 천공 패턴에 따라 천공하여 요구되는 부호율의 코드 워드를 생성하는 채널 부호화 방법.
  2. 제 1항에 있어서, 상기 누적 비트 열 생성 과정은 상기 인터리빙 된 비트 열과 이전 누적 비트 열에 이진 합 연산을 수행하여 누적 비트 열을 생성하는 것을 특징으로 하는 채널 부호화 방법.
  3. 제 1항에 있어서, 상기 부호율은 상기 반복 회수와 천공 패턴에 의해 결정되는 것을 특징으로 하는 채널 부호화 방법.
  4. 제 1항에 있어서, 상기 천공 과정은 상기 누적 비트 열에 대해서만 천공을 수행하는 것을 특징으로 하는 채널 부호화 방법.
  5. 제 1항에 있어서, 상기 천공 과정은 상기 정보 비트들을 모두 천공하고, 추가로 천공이 필요할 경우 상기 누적 비트 열을 천공하는 것을 특징으로 하는 채널 부호화 방법.
  6. 제 1항에 있어서, 상기 천공 과정은 상기 정보 비트와 누적 비트 열을 일정 비율로 천공하는 것을 특징으로 하는 채널 부호화 방법.
  7. 제 1항에 있어서, 상기 천공 과정은 상기 누적 비트 열에 대해서만 천공을 수행하거나, 상기 정보 비트들을 모두 천공하고 추가로 천공이 필요할 경우 상기 누적 비트 열을 천공하거나, 혹은 상기 정보 비트와 누적 비트 열을 일정 비율로 천공하는 것을 특징으로 하는 채널 부호화 방법.
  8. 입력 정보 비트들을 미리 정해진 반복 회수 만큼 반복하여 반복 비트 열을 출력하는 반복기.
    상기 반복 비트 열에 인터리빙을 수행하는 인터리버;
    상기 인터리버의 출력 비트 열을 누적하여 일정한 길이의 누적 비트 열로 출력하는 누적기;
    상기 누적기의 누적 비트 열과 상기 정보 비트들을 병렬로 입력 받아 직렬 비트 열로 변환하는 병렬/직렬 변환기;
    상기 병렬/직렬 변환기의 출력 비트 열을 미리 정해진 천공 패턴에 따라 천공하여 요구되는 부호율의 코드워드를 생성하는 천공기로 이루어지는 채널 부호화 장치.
  9. 제 8항에 있어서, 상기 누적기는
    두 개의 입력단과 하나의 출력단을 포함하며 상기 두 개의 입력단 중 제1입력단은 상기 인터리버에 의해 인터리빙 된 비트 열을 입력 받고 제2입력단은 상기 누적기의 이전 누적 비트 열을 입력 받아 이진 합 연산을 수행하는 이진 누적 유닛;
    상기 이진 누적 유닛의 출력인 누적 비트 열을 상기 제2입력단에 입력시키는 지연기를 포함하는 것을 특징으로 하는 채널 부호화 장치.
  10. 제 8항에 있어서, 상기 부호율은 상기 반복기의 반복 회수와 상기 천공기의 천공 패턴에 의해 결정되는 것을 특징으로 하는 채널 부호화 장치.
  11. 제 8항에 있어서, 상기 천공기는 상기 누적 비트 열에 대해서만 천공을 수행하는 것을 특징으로 하는 채널 부호화 장치.
  12. 제 8항에 있어서, 상기 천공기는 상기 정보 비트들을 모두 천공하고 추가로 천공이 필요한 경우 상기 누적 비트 열을 천공하는 것을 특징으로 하는 채널 부호화 장치.
  13. 제 8항에 있어서, 상기 천공기는 상기 정보 비트와 상기 누적 비트 열을 일정 비율로 천공하는 것을 특징으로 하는 채널 부호화 장치.
  14. 제 8항에 있어서, 상기 천공기는 상기 누적 비트 열에 대해서만 천공을 수행하거나, 상기 정보 비트들을 모두 천공하고 추가로 천공이 필요한 경우 상기 누적 비트 열을 천공하거나, 혹은 상기 정보 비트와 상기 누적 비트 열을 일정 비율로 천공하는 것을 특징으로 하는 채널 부호화 장치.
  15. 입력 정보 비트 열을 미리 정해진 반복 회수 만큼 반복하여 반복 비트 열을 출력하는 반복기;
    상기 반복 비트 열을 부호화 하여 제1부호 비트 열을 출력하는 제1부호기;
    상기 제1부호 비트 열에 인터리빙을 수행하는 인터리버;
    상기 인터리버의 출력을 부호화 하여 제2부호 비트 열을 출력하는 제2부호기;
    상기 제2부호 비트 열을 미리 정해진 천공 패턴에 따라 천공하여 요구되는 부호율의 코드워드를 생성하는 천공기로 이루어지는 채널 부호화 장치.
  16. 제 15항에 있어서, 상기 부호율은 상기 반복기의 반복 회수와 상기 천공기의 천공 패턴에 의해 결정되는 것을 특징으로 하는 채널 부호화 장치.
  17. 제 16항에 있어서, 상기 천공기는 상기 누적 비트 열에 대해서만 천공을 수행하거나, 상기 정보 비트들을 모두 천공하고 추가로 천공이 필요한 경우 상기 누 적 비트 열을 천공하거나, 혹은 상기 정보 비트와 상기 누적 비트 열을 일정 비율로 천공하는 것을 특징으로 하는 채널 부호화 장치.
  18. 입력 정보 비트 열을 부호화 하여 제1부호 비트 열을 출력하는 제1부호기;
    상기 제1부호 비트 열을 미리 정해진 회수 만큼 반복하여 반복 비트 열을 출력하는 반복기;
    상기 반복 비트 열에 인터리빙을 수행하는 인터리버;
    상기 인터리버의 출력을 부호화 하여 제2부호 비트 열을 출력하는 제2부호기;
    상기 제2부호 비트 열을 미리 정해진 천공 패턴에 따라 천공하여 요구되는 부호율의 코드워드를 생성하는 천공기로 이루어지는 채널 부호화 장치.
  19. 제 18항에 있어서, 상기 부호율은 상기 반복기의 반복 회수와 상기 천공기의 천공 패턴에 의해 결정되는 것을 특징으로 하는 채널 부호화 장치.
  20. 제 19항에 있어서, 상기 천공기는 상기 누적 비트 열에 대해서만 천공을 수행하거나, 상기 정보 비트들을 모두 천공하고 추가로 천공이 필요한 경우 상기 누 적 비트 열을 천공하거나, 혹은 상기 정보 비트와 상기 누적 비트 열을 일정 비율로 천공하는 것을 특징으로 하는 채널 부호화 장치.
KR1020030096679A 2003-12-24 2003-12-24 채널 부호화 장치 및 방법 KR100617770B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030096679A KR100617770B1 (ko) 2003-12-24 2003-12-24 채널 부호화 장치 및 방법
US11/020,768 US20050160349A1 (en) 2003-12-24 2004-12-23 Channel coding method and device
CNA2004100942409A CN1667960A (zh) 2003-12-24 2004-12-24 改进的信道编码方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096679A KR100617770B1 (ko) 2003-12-24 2003-12-24 채널 부호화 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050065790A KR20050065790A (ko) 2005-06-30
KR100617770B1 true KR100617770B1 (ko) 2006-08-28

Family

ID=34747730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096679A KR100617770B1 (ko) 2003-12-24 2003-12-24 채널 부호화 장치 및 방법

Country Status (3)

Country Link
US (1) US20050160349A1 (ko)
KR (1) KR100617770B1 (ko)
CN (1) CN1667960A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150131540A (ko) * 2014-05-15 2015-11-25 삼성전자주식회사 천공 장치 및 그의 천공 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343072B1 (ko) * 2009-10-30 2014-01-15 충남대학교산학협력단 통신 시스템에서 데이터 송신 장치 및 방법
KR100670947B1 (ko) * 2005-11-22 2007-01-17 학교법인 포항공과대학교 Ra 부호화 방법 및 장치
US7475330B2 (en) * 2006-08-24 2009-01-06 Motorola, Inc. Method and apparatus for generating a punctured symbol vector for a given information vector
US8228783B2 (en) * 2007-05-04 2012-07-24 Texas Instruments Incorporated Base station transmitter for use with an OFDM communications system, a method of dynamically allocating OFDM symbols for PDCCH in the system and a user equipment receiver for use with the system
CN101404506B (zh) * 2008-10-21 2011-10-12 北京科技大学 一种基于fpga实现的ra码运算电路及设计方法
US8290073B2 (en) * 2009-10-08 2012-10-16 Intel Corporation Device, system and method of communicating data over wireless communication symbols with check code
WO2018129695A1 (en) * 2017-01-12 2018-07-19 Qualcomm Incorporated Puncturing and repetition for data encoding
DE102019128646B4 (de) * 2019-10-23 2021-06-17 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zur Übertragung von Daten zwischen zwei Benutzerendgeräten und Benutzerendgerät für die Übertragung von Daten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536213A (ja) * 1991-01-08 1993-02-12 Nec Corp 符号変換方式
US5687181A (en) 1994-03-30 1997-11-11 Nec Corporation Parallel data transmission unit using byte error correcting code
KR20010018890A (ko) * 1999-08-23 2001-03-15 서평원 병렬 펑쳐링 알고리즘의 파라미터 최적화 방법
KR20010112751A (ko) * 2000-06-15 2001-12-22 이훈복 데이터 전송 시스템에서 병렬 길쌈 부호화 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872790A (en) * 1997-02-28 1999-02-16 International Business Machines Corporation ECC memory multi-bit error generator
JP2000040968A (ja) * 1998-07-23 2000-02-08 Sony Corp 符号化方法および符号化装置、復号化方法および復号化装置、並びに提供媒体
US6798826B1 (en) * 2000-11-06 2004-09-28 Qualcomm Incorporated Method and apparatus for performing reverse rate matching in a CDMA system
US7123663B2 (en) * 2002-06-04 2006-10-17 Agence Spatiale Europeenne Coded digital modulation method for communication system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536213A (ja) * 1991-01-08 1993-02-12 Nec Corp 符号変換方式
US5687181A (en) 1994-03-30 1997-11-11 Nec Corporation Parallel data transmission unit using byte error correcting code
KR20010018890A (ko) * 1999-08-23 2001-03-15 서평원 병렬 펑쳐링 알고리즘의 파라미터 최적화 방법
KR20010112751A (ko) * 2000-06-15 2001-12-22 이훈복 데이터 전송 시스템에서 병렬 길쌈 부호화 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150131540A (ko) * 2014-05-15 2015-11-25 삼성전자주식회사 천공 장치 및 그의 천공 방법
KR102157667B1 (ko) * 2014-05-15 2020-09-18 삼성전자주식회사 천공 장치 및 그의 천공 방법

Also Published As

Publication number Publication date
KR20050065790A (ko) 2005-06-30
CN1667960A (zh) 2005-09-14
US20050160349A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
JP5478454B2 (ja) データ通信システムの伝送率整合装置及び方法
KR100929079B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법
JP4138274B2 (ja) 移動通信システムにおける伝送構成方法
US7653859B2 (en) System, apparatus and method for transmitting and receiving data coded by low density parity check code having variable coding rate
JP3636708B2 (ja) 通信システムにおける符号を生成するための装置及び方法
JP5612699B2 (ja) 通信システムにおけるデータ送受信方法及び装置
KR20120083858A (ko) 통신/방송 시스템에서 데이터 송수신 장치 및 방법
EP1589663A1 (en) System, apparatus and method for transmitting and receiving data coded by low density parity check code having variable coding rate
CN1179489C (zh) 用于利用单工码产生(n,3)码和(n,4)码的装置和方法
KR100617770B1 (ko) 채널 부호화 장치 및 방법
CN1334990A (zh) 用于在数字***中卷积编码的设备和方法
KR100357868B1 (ko) 데이터 통신시스템의 전송율 정합 장치 및 방법
KR100454952B1 (ko) 적응형채널부호화방법및장치
KR100444830B1 (ko) 데이터 통신 시스템의 전송률 정합 장치 및 그 방법
KR100781240B1 (ko) 차세대 이동통신 시스템에서의 데이터 레이트 매칭 방법
KR20010084832A (ko) 직렬 연쇄 컨벌루션 부호화 장치 및 방법
AU2003204597B2 (en) Rate matching device and method for a data communication system
KR20010084779A (ko) 무선통신 시스템의 부호화 장치 및 방법
KR100222517B1 (ko) 정보 송신기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 12