KR100615225B1 - 높은 광 효율 및 낮은 접촉저항을 가지는 평판표시장치 - Google Patents

높은 광 효율 및 낮은 접촉저항을 가지는 평판표시장치 Download PDF

Info

Publication number
KR100615225B1
KR100615225B1 KR1020040046551A KR20040046551A KR100615225B1 KR 100615225 B1 KR100615225 B1 KR 100615225B1 KR 1020040046551 A KR1020040046551 A KR 1020040046551A KR 20040046551 A KR20040046551 A KR 20040046551A KR 100615225 B1 KR100615225 B1 KR 100615225B1
Authority
KR
South Korea
Prior art keywords
active layer
electrode
pixel electrode
layer
panel display
Prior art date
Application number
KR1020040046551A
Other languages
English (en)
Other versions
KR20050121425A (ko
Inventor
오상헌
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040046551A priority Critical patent/KR100615225B1/ko
Publication of KR20050121425A publication Critical patent/KR20050121425A/ko
Application granted granted Critical
Publication of KR100615225B1 publication Critical patent/KR100615225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

광 투과율(광효율)을 증가시키고 동시에 일 함수 차이가 큰 부재들 사이의 접촉저항 값의 영향을 감소시키는 평판표시장치를 개시한다. 상기 평판표시장치는, 활성층(active layer)과 화소전극을 기판에 접촉되게 형성시키고, 활성층 및 화소전극을 서로 직접 연결되도록 한다. 또한 도전층(conducting layer)을 이용하여 상기 활성층 및 상기 화소전극을 연결시킨다. 활성층과 화소전극을 직접 연결시킴으로서 화소의 광 투과율을 향상시킨다. 도전층을 이용하여, 활성층과 화소전극을 다시 한번 연결시킴으로서, 활성층 및 전극 사이에 존재하는 쇼트키 접촉저항의 영향을 감소시킨다.

Description

높은 광 효율 및 낮은 접촉저항을 가지는 평판표시장치{A plat panel display unit with high light coupling efficiency and low contact resistance}
도 1은 본 발명의 일 실시 예에 따른 발광표시장치의 단면도이다.
도 2는 도 1에 도시된 오믹 접촉저항 연결부(110)의 확대도이다.
도 3은 도 1에 도시된 오믹 접촉저항 연결부(110)의 다른 예에 대한 확대도이다.
<도면의 주요 부분에 대한 부호의 설명>
10...기판 105...중간층(Inter Layer) 101... 활성층(Active Layer) 106...도전층
102... 제1전극(Anode) 107...평탄화층
103...절연층(Insulator) 108...발광층
104...게이트 전극(G) 109...제2전극(Cathode)
110...오믹 접촉 연결부(Ohmic Contact Area)
본 발명은 평판표시장치에 관한 것으로, 특히 개구율 및 투과율을 확장시키 는 평판표시장치에 관한 것이다.
일반적으로, 평판표시장치(flat display device)는 크게 발광형과 수광형으로 분류할 수 있다. 발광형으로는 평판음극선(flat cathode ray tube)과, 플라즈마 표시장치(plasma display panel)와, 전계발광 표시장치(electro luminescent device)와, 발광 다이오드(light emitting diode)등이 있다. 수광형으로는 액정 표시장치(liquid crystal display)를 들 수 있다.
이들 중에서, 전계발광 표시장치는, 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어서 차세대 표시장치로 주목을 받고 있다. 이러한 전계발광 표시장치는, 발광층을 형성하는 물질에 따라서 무기 전계발광 표시장치와 유기 전계발광 표시장치로 구분할 수 있다.
무기 전계발광 표시장치는, 당초 녹색 발광 디스플레이로 상품화되었으나, 플라즈마 표시장치와 마찬가지로 교류 바이어스 구동이며, 구동시 수백 볼트(voltage)가 필요하다. 또한, 발광을 위한 소재가 무기물이므로, 분자 설계에 의한 발광파장 등의 제어가 곤란하여서 화상을 칼라화하기가 어렵다.
이에 반하여, 유기 전계발광 표시장치는 형광성 유기 화합물을 전기적으로 여기시켜서 발광시키는 자발광형 표시장치로서, 낮은 전압에서 구동이 가능하고, 박형화가 용이하며, 광 시야각, 빠른 응답 등 액정표시장치에 있어서 문제점으로 지적되는 것을 해결할 수 있는 차세대 평판표시장치로 주목받고 있다.
이러한 유기 전계발광 표시장치는, 애노드 전극 및 캐소드 전극사이에 유기물로 이루어진 유기 발광막을 구비하고 있으며, 애노드 전극 및 캐소드 전극에 전 압이 각각 인가됨에 따라, 애노드로부터 주입된 정공(hole)이 전공 수송층을 경유하여 유기 발광막으로 이동되고, 전자(electron)는 캐소드 전극으로부터 전자 수송층을 경유하여 유기 발광막으로 이동되어서, 유기 발광막에서 전자와 정공이 재결합하여 여기자(exiton)를 생성하게 된다.
상기 여기자가 여기상태에서 기저상태로 변화함에 따라, 발광층의 형광성 분자가 발광함에 따라 화상을 형성하게 된다. 풀 컬러(full color)형 유기 전계발광 표시장치의 경우에는, 적색, 녹색 및 청색의 3가지색을 발광하는 픽셀(pixel)을 구비토록 함으로써 풀 컬러를 구현한다.
애노드, 유기물 및 캐소드는 발광소자를 형성하는데, 이들은 상기 발광소자를 구동하는 박막 트랜지스터가 생성되는 일정한 층의 상부에 존재한다. 박막 트랜지스터는, 기판 위에 형성되며 구조적인 측면에서 기판에서 상부로 가면서 기술하면, 활성층, 게이트 절연층, 층간 절연막 및 도전층으로 구성된다. 마지막으로 도전층 까지 형성시킨 후에는 평판화층을 도포한 후에 상기 발광소자를 형성시킨다. 배면발광소자의 경우, 발광되는 빛은 상기 박막트랜지스터와 상기 발광소자를 구별하기 위하여 생성된 두꺼운 평탄화 영역을 통과하여야 하므로 광 투과율(광효율)이 감소하게 되는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 광 투과율(또는 광효율)을 향상시키고, 동시에 일 함수 차이가 큰 부재들 사이의 접촉저항의 영향을 감소시키는 평판표시장치(Plat Panel display unit)를 제공하는데 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 발광표시장치는, 활성층, 화소전극 및 도전층을 구비한다.
상기 활성층(active layer)은, 화소(pixel)에 구비되며, 박막 트랜지스터의 채널, 드레인 및 소스 영역이 된다. 상기 화소전극은, 화소에 구비되며, 상기 활성층과 접촉한다. 상기 도전층(conducting layer)은, 상기 활성층 및 상기 화소전극과 접촉한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시 예에 따른 발광표시장치의 단면도이다.
도 1을 참조하면, 상기 평판표시장치(100)는, 기판(10)위에 형성된다.
기판(10)의 상부에 형성되는 평판표시장치(100)의 각 구성성분이 형성되는 순서대로 나열하면 아래와 같다.
1. 기판(10)에 활성층(101)을 형성시킨다.
2. 발광소자의 일 전극이 되는 제1전극(102)을 형성시킨다.
3. 게이트 절연물(103, Gate Oxide)을 형성시킨다.
4. 게이트 전극(104)을 형성시킨다.
5. 중간층(105, Inter Layer)을 형성시킨다.
6. 도전층(106, Metal Layer)을 형성시킨다.
7. 평탄화층(107)을 형성시킨다.
8. 발광층(108)을 형성시킨다.
9. 발광소자의 다른 일 전극이 되는 제2전극(109)을 형성시킨다.
상기 과정을 통하여 형성된 각각의 층들 중에서 제1전극(102), 발광층(108) 및 제2전극(109)이 합하여 발광소자를 구성한다.
상기 발광소자는 구동 트랜지스터에 의하여 동작이 제어된다. 상기 구동 트랜지스터는 드레인 영역, 소스 영역 및 채널 영역으로 이루어지며, 상기 영역들은 활성층(101)에 존재한다. 즉, 채널영역은 게이트 전극(104)의 아래쪽에 위치하고, 드레인 영역 및 소스 영역은 게이트 전극(104)의 좌측 및 우측에 각각 위치한다.
발광층(108)에서 발생되는 빛은 제1전극(102) 영역만을 통과하면 되므로, 종래의 경우와 같이 두꺼운 평탄화층(107)을 통과할 때의 광 효율에 비하여 개선된다는 것을 쉽게 알 수 있다.
그러나 이 경우, 제1전극(102) 및 활성층(101) 사이의 접촉특성은 쇼트키 접촉(schottky contact)이 된다. 일반적으로, 일 함수가 서로 다른 두 부재의 접촉 시 발생하는 전기적 연결특성은, 쇼트키 접촉(schottky contact) 및 오믹 접촉(ohmic contact)으로 구분할 수 있다. 상기 쇼트키 접촉은, 일 함수 차이가 상당히 큰 경우 발생하며, 접촉저항 값이 크다. 이러한 접촉 부분에는 상당한 전압 강하가 발생하게 되어, 두 부재사이의 전기적 연결특성이 좋지 않게 된다. 일 함수 차이가 크지 않거나 동일한 두 부재가 접촉하는 경우, 이들 사이의 접촉을 오믹 접촉이라고 하며, 쇼트키 접촉에 비하여 상대적으로 접촉 저항 값이 적다.
따라서, 두 부재가 과도한 전압강하 등과 같은 전기적으로 아무런 악 영향이 없이 연결되기 위해서는, 일반적으로 두 부재의 일 함수 차이가 적어야 한다. 그러나, 제품을 만드는 과정에서는 필연적으로 일 함수 차이가 큰 물질이 전기적으로 연결되어야 하는 경우가 발생한다.
본 발명에 따른 평판표시장치는, 오믹 접촉저항 연결부(110)를 추가로 제안한다.
도 2는 도 1에 도시된 오믹 접촉저항 연결부(110)의 확대도이다.
도 2를 참조하면, 상기 오믹 접촉저항 연결부(110)는, 기판(10)의 상부에 활성층(101) 및 제1전극(102)이 위치한다.
도면에는 활성층(101)의 일 부분이 제1전극(102)의 일 부분의 하층에 위치하는 경우를 나타내었으나, 그 반대의 경우도 가능하다.
도 3은 도 1에 도시된 오믹 접촉저항 연결부(110)의 다른 예에 대한 확대도이다.
도 3을 참조하면, 도 1에 도시된 오믹 접촉저항 연결부(110)에 있어서, 활성층(101) 및 제1전극(102)의 공간위치가 도 2에 도시된 경우와 반대됨을 알 수 있다. 이러한 구조를 형성시키기 위해서는, 도 2에 도시된 구조를 형성시킬 때 사용되는 공정의 일정한 순서를 변경시키면 가능하다.
이하에서는, 도 2에 도시된 구조에 대하여 설명하지만, 도 3에 도시된 구조로 확대 적용하는 것이 당연하므로, 도 3에 대한 설명은 생략한다.
활성층(101) 및 제1전극(102)의 상부에는 절연층(103)이 있는데, 절연층(103)은 게이트 전극(104) 및 활성층(101)과 더불어 트랜지스터를 형성한다. 활성층(101), 제1전극(102), 절연층(103) 및 게이트 전극(104)의 상부에는 도전층(106)의 스텝 커버리지(step coverage)를 위한 중간층(105)이 형성된다.
본 발명에 따른 평판표시장치 및 오믹 접촉 연결구조는, 종래의 평판표시장치에는 존재하지 않던 비어 콘택(Via contact)을 이용하여 활성층(101) 및 제1전극(102)을 전기적으로 연결하는 것에 아이디어의 핵심이 있다.
이렇게 함으로써, 일 함수 차이가 큰 두 부재의 전기적 연결을, 상기 두 부재의 접촉뿐만 아니라, 도전층을 이용하여 병렬로 연결함으로써, 상기 일 함수 차이가 큰 두 부재의 접촉 시 발생하는 쇼트키 접촉저항의 영향을 거의 제거할 수 있다. 이는 쇼트키 접촉저항이 발생하는 직접접촉부 이외의 영역에, 오믹 특성을 가지는 전기적 연결통로를 새로 추가한 것과 마찬가지의 효과를 가져온다. 또한 일 함수 차이가 큰 두 부재를 직접 접촉시키는 대신, 도전층을 이용하여 연결하더라도 그 효과는 거의 동일하다. 본 발명을 실제의 제품에 실현시키기 위하여, 새로운 매스크가 필요하거나, 공정이 추가되지 않게 된다. 다만, 매스크 작업 시 해당 영역에 비어 콘택을 열어두는 작업이 추가되어야 하지만, 이러한 작업은 결과로서 얻어지는 전기적 특성에 비하면 아무 것도 아니다.
전기적 특성이 양호하게 되기 위해서는, 도 3에 도시된 구조만으로 이루어지는 것은 아니고 다음의 조건을 만족하여야 한다. 즉, 활성층(101) 및 제1전극(102)의 접촉길이(L2)는, 적어도 0.5 ㎛이상이어야 한다. 또한, 도전층(106)과 활성층(101)의 접촉길이(L3), 도전층(106)과 제1전극(102)의 접촉길이(L1)도, 적어도 0.5 ㎛이상의 접촉 길이를 가져야 한다. 상기 활성층(101) 및 제1전극(102)의 접촉길이(L2)와, 상기 도전층(106)과 활성층(101)의 접촉길이(L3)와, 상기 도전층(106)과 제1전극(102)의 접촉길이(L1)는 픽셀 설계 스펙에 따라 그 상한이 정해질 것임은 물론이다. 오믹접촉을 위해서 0.5㎛이상이면 충분하다.
도전층(106)은, 일반적으로 소스 및/또는 드레인을 전기적으로 연결하는데 사용되는데, 금속물질인 것이 바람직하다.
도 1에 도시된 본 발명의 일 실시 예에 따른 평판표시장치 및 오믹 접촉연결 구조의 단면도는, 화소의 일부를 나타내는 것이다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 평판표시장치는, 발광층에서 생성된 빛이 통과하여야 하는 층의 두께가 감소됨으로서 광 효율을 증가시킨다. 또한 활성층 및 전극 사이의 오믹 접촉 연결구조를 구비함으로서 활성층 및 전극의 접촉저항이 상 당히 감소하게 하는 장점이 있다.

Claims (10)

  1. 화소(pixel)에 구비되며, 활성층(active layer)을 갖는 박막 트랜지스터;
    화소에 구비되며, 상기 활성층과 접촉하는 화소전극; 및
    도전층(conducting layer)을 구비하고,
    상기 도전층은, 상기 활성층 및 상기 화소전극과 접촉하는 것을 특징으로 하는 평판표시장치.
  2. 제1항에 있어서,
    상기 활성층 및 상기 화소전극의 접촉은, 서로 중첩되는(overlap) 구조를 포함하는 것을 특징으로 하는 평판표시장치.
  3. 제2항에 있어서,
    상기 중첩되는 구조는, 상기 활성층이 상기 화소전극의 상부에 위치하는 것을 특징으로 하는 평판표시장치.
  4. 제2항에 있어서,
    상기 중첩되는 구조는, 상기 화소전극이 상기 활성층의 상부에 위치하는 것을 특징으로 하는 평판표시장치.
  5. 삭제
  6. 제2항에 있어서,
    상기 도전층은, 상기 도전층 및 상기 화소전극의 상부에 위치하는 것을 특징으로 하는 평판표시장치.
  7. 삭제
  8. 삭제
  9. 제1항 내지 제4항 및 제6항 중 어느 하나의 항에 있어서,
    상기 각 화소는, 유기 전계 발광소자를 구비하고,
    상기 화소전극은, 상기 유기 전계 발광소자의 어느 한 전극인 것을 특징으로 하는 평판표시장치.
  10. 제1항 내지 제4항 및 제6항 중 어느 하나의 항에 있어서,
    상기 도전층은, 금속으로 이루어지는 것을 특징으로 하는 평판표시장치.
KR1020040046551A 2004-06-22 2004-06-22 높은 광 효율 및 낮은 접촉저항을 가지는 평판표시장치 KR100615225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046551A KR100615225B1 (ko) 2004-06-22 2004-06-22 높은 광 효율 및 낮은 접촉저항을 가지는 평판표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046551A KR100615225B1 (ko) 2004-06-22 2004-06-22 높은 광 효율 및 낮은 접촉저항을 가지는 평판표시장치

Publications (2)

Publication Number Publication Date
KR20050121425A KR20050121425A (ko) 2005-12-27
KR100615225B1 true KR100615225B1 (ko) 2006-08-25

Family

ID=37293583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046551A KR100615225B1 (ko) 2004-06-22 2004-06-22 높은 광 효율 및 낮은 접촉저항을 가지는 평판표시장치

Country Status (1)

Country Link
KR (1) KR100615225B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038374B (zh) * 2020-09-02 2023-04-18 昆山国显光电有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
KR20050121425A (ko) 2005-12-27

Similar Documents

Publication Publication Date Title
US10446623B2 (en) Organic light emitting display panel and method for fabricating the same
US9627457B2 (en) Organic light emitting display device and method of manufacturing the same
US7034455B2 (en) Organic electroluminescent display and method of manufacturing the same
US8933459B2 (en) Organic light emitting display device and method of manufacturing the same
US7321134B2 (en) Organic electroluminescent display device and method for fabricating the same
KR20160072010A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
US20050236956A1 (en) Organic electroluminescent display device and fabricating method thereof
JP2008515129A (ja) 表示装置
KR20050034427A (ko) 평판표시장치 및 그의 제조방법
US7233020B2 (en) Design for an organic light-emitting display that eliminates deterioration of the emission layer due to outgassing from an underlying layer
US11152598B2 (en) Electroluminescent display device
US20220223669A1 (en) Display device
US11322563B2 (en) Electroluminescent device with improved luminous efficiency and viewing angle and method of manufacturing the same
KR20070037093A (ko) 유기 전계 발광 표시장치 및 그의 제조방법
WO2004049286A1 (ja) 有機ｅｌ表示パネル
KR100615225B1 (ko) 높은 광 효율 및 낮은 접촉저항을 가지는 평판표시장치
KR100528911B1 (ko) 유기 전계 발광 표시 장치
US11201198B2 (en) Electroluminescent display device
KR20070050796A (ko) 오엘이디 디스플레이 소자 및 그 제조 방법
KR20030026424A (ko) 유기 전계발광소자와 그 제조방법
KR100579177B1 (ko) 유기 전계 발광 소자 및 그 구동방법
KR100578794B1 (ko) 유기 전계 발광 표시 장치
KR102065108B1 (ko) 유기 발광 표시 장치
KR100761121B1 (ko) 전계발광 표시장치와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14