KR100614259B1 - Multilayered Chip Power Inductor - Google Patents

Multilayered Chip Power Inductor Download PDF

Info

Publication number
KR100614259B1
KR100614259B1 KR1020060029143A KR20060029143A KR100614259B1 KR 100614259 B1 KR100614259 B1 KR 100614259B1 KR 1020060029143 A KR1020060029143 A KR 1020060029143A KR 20060029143 A KR20060029143 A KR 20060029143A KR 100614259 B1 KR100614259 B1 KR 100614259B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
magnetic
nonmagnetic material
forming layer
layer
Prior art date
Application number
KR1020060029143A
Other languages
Korean (ko)
Other versions
KR20060035682A (en
Inventor
홍순규
양광섭
서경식
이건우
이충국
Original Assignee
(주) 래트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 래트론 filed Critical (주) 래트론
Priority to KR1020060029143A priority Critical patent/KR100614259B1/en
Publication of KR20060035682A publication Critical patent/KR20060035682A/en
Application granted granted Critical
Publication of KR100614259B1 publication Critical patent/KR100614259B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers

Abstract

본 발명은 적층형 파워인덕터에 관한 것으로 보다 상세하게는 내부전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스 성분을 낮게 할 수 있으며 , 코일 형성을 수평 구조로 할 수 있어 높은 SRF를 갖을 수 있도록 한 적층형 파워인덕터에 관한 것이다.The present invention relates to a laminated power inductor, and more particularly, to increase the cross-sectional area of an internal electrode, thereby to reduce the resistance component of the coil, and to form a coil in a horizontal structure, and thus to have a high SRF. It relates to a power inductor.

또한, 본 발명은 코일을 종래보다 많이 형성할 수 있어 높은 인덕턴스를 갖을 수 있도록 한 것이다.In addition, the present invention can form a greater number of coils than the conventional one to have a high inductance.

본 발명인 적층형 파워인덕터는,The laminated power inductor of the present invention,

칩타입 인덕터에 있어서,In the chip type inductor,

상측에 자성체로 형성되는 상부커버층(110)과;An upper cover layer 110 formed of a magnetic material on the upper side;

비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a nonmagnetic material 120b and a magnetic material 120a are integrally formed, and a buffer region 220 is formed of a nonmagnetic material so as not to directly meet the upper cover layer and the electrode pattern 210 therein;

상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210b)이 형성되는 비자성체(130b)와 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체(130a)가 일체로 형성되는 상부전극패턴형성층(130)과;The magnetic body 130a forming a magnetic flux path that meets the nonmagnetic material 130b in which the electrode pattern 210b is connected to the via hole 200 alternately from the upper side to the lower side, and the lower side to the upper side, and the magnetic body 140a formed at the center thereof. The upper electrode pattern forming layer 130 formed integrally with the upper electrode pattern forming layer 130;

비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a nonmagnetic material 140b and a magnetic material 140a are integrally formed, and a magnetic material is formed in the center of the nonmagnetic material, and a via hole 200 is formed in the nonmagnetic material;

비자성체(160b)와 자성체(160a)가 일체로 형성되되, 중앙형성층과 하부전극패턴형성층(150)의 전극패턴과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 하부버퍼층(160)과;The lower buffer layer 160 having the nonmagnetic material 160b and the magnetic material 160a integrally formed with the non-magnetic material so as not to directly meet the electrode patterns of the central forming layer and the lower electrode pattern forming layer 150. ;

상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴형성층(150)과;The nonmagnetic material 150b having the electrode pattern 210 connected to the via hole 200 alternately from the upper side to the lower side and the upper side to the upper side and the magnetic body 150a forming the magnetic flux path meeting the magnetic body formed at the center are integrally formed. A lower electrode pattern forming layer 150 formed of;

하측에 자성체로 형성되는 하부커버층(170b);을 포함하여 이루어지는 것을 특징으로 한다.It characterized in that it comprises a; lower cover layer (170b) formed of a magnetic body on the lower side.

본 발명을 통해 전기적 특성에서의 향상 뿐만 아니라 제조방법에 있어서도 높은 생산성 및 경제성을 제공해줄 수 있으며, 내부전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스 성분을 낮게 할 수 있으며 , 코일 형성을 수평 구조로 형성하여 높은 SRF를 갖을 수 있는 효과가 있다. The present invention can provide not only an improvement in electrical characteristics but also a high productivity and economical efficiency in the manufacturing method, a wide cross-sectional area of the internal electrode can be formed to lower the resistance component of the coil, and the coil formation is horizontally structured. By forming it has the effect of having a high SRF.

또한, 버퍼 영역으로 인해 높은 전류에서도 자속이 포화되지 않으며, 버퍼 영역이 형성되어 있어 쉴드 특성을 갖을 수 있는 효과가 있다.In addition, the magnetic flux does not saturate even at a high current due to the buffer region, and since the buffer region is formed, there is an effect of having a shield characteristic.

파워 인덕터, 적층형, 자속. Power inductor, stacked, flux.

Description

적층형 파워인덕터{Multilayered Chip Power Inductor}Multilayered Chip Power Inductor

도 1 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 사시도이다.1 is a perspective view of a stacked power inductor according to an embodiment of the present invention.

도 2 는 본 발명의 일실시예에 따른 적층형 파워인덕터의 자성체를 도시한 사시도이다.2 is a perspective view illustrating a magnetic material of a stacked power inductor according to an exemplary embodiment of the present invention.

도 3 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 비자성체를 도시한 사시도이다.3 is a perspective view illustrating a nonmagnetic material of a stacked power inductor according to an exemplary embodiment of the present invention.

도 4 는 본 발명의 일실시예에 따른 적층형 파워인덕터의 자성체와 비자성체의 적층 순서에 대한 사시도이다.Figure 4 is a perspective view of the stacking order of the magnetic material and the non-magnetic material of the stacked power inductor according to an embodiment of the present invention.

도 5 는 본 발명의 일실시예에 따른 적층형 파워인덕터의 전극패턴의 구조를 투과도로 나타낸 도면이다.5 is a diagram illustrating the structure of the electrode pattern of the stacked power inductor according to an embodiment of the present invention.

도 6 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 각 층을 적층하여 완성된 구조의 외관을 나타낸 도면이다.6 is a view showing the appearance of the structure completed by stacking each layer of the stacked power inductor according to an embodiment of the present invention.

도 7 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 완성된 구조의 중앙을 절개할 경우에 자성체와 비자성체를 나타낸 도면이다.7 is a view showing a magnetic body and a non-magnetic material when the center of the completed structure of the stacked power inductor according to an embodiment of the present invention.

도 8 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 자성체와 비자성체가 동일 레이어상에 적층되는 것을 도시한 사시도이다.8 is a perspective view illustrating that a magnetic material and a nonmagnetic material of a stacked power inductor according to an embodiment of the present invention are stacked on the same layer.

도 9 는 본 발명의 일실시예에 따른 적층형 파워인덕터의 적층이 끝난 후의 투시도이다.9 is a perspective view after the lamination of the stacked power inductor according to the embodiment of the present invention.

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

110 : 상부커버층 120 : 상부버퍼층110: upper cover layer 120: upper buffer layer

120a, 130a, 140a, 150a, 160a : 자성체120a, 130a, 140a, 150a, 160a: magnetic material

120b, 130b, 140b, 150b, 160b : 비자성체120b, 130b, 140b, 150b, 160b: nonmagnetic material

130 : 상부전극패턴형성층 140 : 중앙형성층130: upper electrode pattern forming layer 140: center forming layer

150 : 하부전극패턴형성층 160 : 하부버퍼층150: lower electrode pattern forming layer 160: lower buffer layer

170 : 하부커버층 200 : 비아홀170: lower cover layer 200: via hole

210 : 전극패턴 220 : 버퍼영역210: electrode pattern 220: buffer area

본 발명은 적층형 파워인덕터에 관한 것으로 보다 상세하게는 내부전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스 성분을 낮게 할 수 있으며, 코일 형성을 수평 구조로 할 수 있어 높은 SRF를 갖을 수 있도록 한 적층형 파워인덕터에 관한 것이다.The present invention relates to a laminated power inductor, and more particularly, to increase the cross-sectional area of an internal electrode to reduce the resistance component of the coil, and to form a coil in a horizontal structure. It relates to a power inductor.

또한, 본 발명은 코일을 종래보다 많이 형성할 수 있어 높은 인덕턴스를 갖 을 수 있도록 한 것이다.In addition, the present invention is to be able to form more coils than the conventional one to have a high inductance.

일반적으로 칩 타입 인덕터는 신호라인용 인덕터와 파워용 혹은 전원라인용 인덕터로 나누어지는데, 신호라인용 인덕터가 수 mA ~ 수십 mA의 정격전류 범위를 갖는 반면 파워인덕터는 수백 mA ~ 수 A 정도의 비교적 큰 정격전류가 요구된다.Generally, chip type inductors are divided into signal line inductors and power or power line inductors. Signal line inductors have a rated current range of several mA to several tens of mA, while power inductors are relatively few hundred mA to several A. Large rated current is required.

전자기기의 소형화에 따라 이들에 사용되는 전자부품 또한 소형화, 경량화가 진행되고 있다. 그러나 이러한 전자기기에 사용되는 전원회로의 상대적인 용적비율은 전자기기 전체의 체적에 대해 증가하는 경향이 있으며, 이것은 각종 전자회로에 사용되는 CPU를 비롯한 각종 LSI가 고속화, 고집적화하고 있는데 반하여, 전원회로의 필수 회로요소인 인덕터 및 변압기와 같은 자기 부품은 소형화가 어려운 것은 사실이다.With the miniaturization of electronic devices, the electronic components used in these devices are also miniaturized and lightweight. However, the relative volume ratio of the power circuit used in such electronic devices tends to increase with respect to the volume of the entire electronic device. This is due to the high speed and high integration of various LSIs including the CPU used in various electronic circuits. It is true that magnetic components such as inductors and transformers, which are essential circuit elements, are difficult to miniaturize.

인덕터 및 변압기와 같은 자기부품은 소형화되어 자성체의 용적이 감소하면 자기코어가 자기포화 되기 쉬워져, 전원으로서 다룰 수 있는 전류량이 줄어드는 문제가 발생한다.When magnetic components such as inductors and transformers are miniaturized and the volume of the magnetic body is reduced, the magnetic core tends to be magnetically saturated, which causes a problem that the amount of current that can be handled as a power source is reduced.

인덕터의 제조에 사용되는 자성체 재료는 페라이트계와 금속자성체계가 있는데, 대량생산 및 소형화에 유리한 적층형 칩타입 인덕터에는 페라이트계 자성재료가 주로 사용된다. Magnetic materials used in the manufacture of inductors include ferrite and metal magnetic systems. Ferrite-based magnetic materials are mainly used in stacked chip type inductors which are advantageous for mass production and miniaturization.

그러나, 페라이트는 투자율과 전기저항이 높은 반면 포화자속밀도가 낮으므로 그대로 사용하면 자기포화에 의한 인덕턴스의 저하가 크고, 직류 중첩특성이 나빠진다.However, ferrite has a high permeability and high electrical resistance, but has a low saturation magnetic flux density. Therefore, when ferrite is used as it is, the decrease in inductance due to magnetic saturation is large and the DC superposition characteristics deteriorate.

따라서, 종래의 칩타입 파워인덕터는 손실이 크고, 전기저항이 낮지만 포화 자속밀도가 높은 금속계자성재료에 도선을 감은 권선형 파워인덕터가 대부분이었고, 적층형 제품의 경우는 사용할 수 있는 전류범위가 매우 작았다.Therefore, the conventional chip-type power inductor has a large loss type and a low electric resistance, but most of the winding type power inductors are wound around a metal-based magnetic material having a high saturation magnetic flux density. Was small.

최근 휴대형 기기 급속한 증가에 따라 배터리의 소모를 최소화할 수 있는 저전력 소모형 부품에 대한 요구가 증가함에 따라, PDA, 노트북, PC 등을 중심으로 증가하고 있다. Recently, with the rapid increase in portable devices, as the demand for low power consumption components capable of minimizing battery consumption increases, the number of PDAs, notebooks, and PCs is increasing.

따라서, 소형화에 한계가 있어 휴대형 기기 등에 탑재가 용이한 소형의 적층형 파워인덕터의 개발이 절실히 요구되어 왔다.Therefore, there is an urgent need for the development of a compact stacked power inductor which is limited in miniaturization and can be easily mounted on a portable device.

본 발명은 상기와 같은 종래 기술이 문제점을 해소하기 위해 안출된 것으로서,The present invention has been made to solve the above problems the prior art,

본 발명의 목적은 내부전극의 단면적을 넓게 형성할 수 있도록 하여 코일의 레지스턴스 성분을 낮게 하는데 있으며 , 코일 형성을 수평 구조로 형성할 수 있도록 하여 높은 SRF를 갖을 수 있도록 하는데 있다. An object of the present invention is to reduce the resistance component of the coil by making the cross-sectional area of the internal electrode wide, and to have a high SRF by forming a coil structure in a horizontal structure.

본 발명의 다른 목적은 버퍼 영역으로 인해 높은 전류에서도 자속이 포화되지 않도록 하는데 있다.Another object of the present invention is to prevent the magnetic flux from being saturated even at high currents due to the buffer region.

본 발명의 또 다른 목적은 버퍼 영역을 형성하여 쉴드 특성을 갖을 수 있도록 하는데 있다.Another object of the present invention is to form a buffer region to have a shielding property.

상기 목적을 달성하기 위한 본 발명의 적층형 파워인덕터는,The laminated power inductor of the present invention for achieving the above object,

칩타입 인덕터에 있어서,In the chip type inductor,

상측에 자성체로 형성되는 상부커버층(110)과;An upper cover layer 110 formed of a magnetic material on the upper side;

비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a nonmagnetic material 120b and a magnetic material 120a are integrally formed, and a buffer region 220 is formed of a nonmagnetic material so as not to directly meet the upper cover layer and the electrode pattern 210 therein;

상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210b)이 형성되는 비자성체(130b)와 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체(130a)가 일체로 형성되는 상부전극패턴형성층(130)과;The magnetic body 130a forming a magnetic flux path that meets the nonmagnetic material 130b in which the electrode pattern 210b is connected to the via hole 200 alternately from the upper side to the lower side, and the lower side to the upper side. The upper electrode pattern forming layer 130 formed integrally with the upper electrode pattern forming layer 130;

비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a nonmagnetic material 140b and a magnetic material 140a are integrally formed, and a magnetic material is formed in the center of the nonmagnetic material, and a via hole 200 is formed in the nonmagnetic material;

비자성체(160b)와 자성체(160a)가 일체로 형성되되, 중앙형성층과 하부전극패턴형성층(150)의 전극패턴과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 하부버퍼층(160)과;The lower buffer layer 160 having the nonmagnetic material 160b and the magnetic material 160a integrally formed with the non-magnetic material so as not to directly meet the electrode patterns of the central forming layer and the lower electrode pattern forming layer 150. ;

상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴형성층(150)과;The nonmagnetic material 150b having the electrode pattern 210 connected to the via hole 200 alternately from the upper side to the lower side and the upper side to the upper side and the magnetic body 150a forming the magnetic flux path meeting the magnetic body formed at the center are integrally formed. A lower electrode pattern forming layer 150 formed of;

하측에 자성체로 형성되는 하부커버층(170b);을 포함하여 이루어지는 것을 특징으로 한다.It characterized in that it comprises a; lower cover layer (170b) formed of a magnetic body on the lower side.

상기 중앙형성층은 적어도 2층 이상 형성하는 것을 특징으로 하며,The central forming layer is characterized in that at least two layers are formed,

상기 하부전극패턴형성층과 상기 상부전극패턴형성층은,The lower electrode pattern forming layer and the upper electrode pattern forming layer,

외부전극과 옴믹 컨택(Ohmic Contact)이 가능하도록 전극패턴의 일측이 경계와 만나는 것을 특징으로 한다.One side of the electrode pattern meets a boundary to enable an external electrode and ohmic contact.

상기 전극패턴은,The electrode pattern is,

형성 방향이 중앙형성층의 자성체와 동일 방향으로 수평되게 구성되어 SRF(Self Resonance Frequency)를 형성시키는 것을 특징으로 한다.The formation direction is horizontally formed in the same direction as the magnetic material of the central forming layer is characterized in that to form a self-resonance frequency (SRF).

상부버퍼층의 비자성체 및 하부버퍼층의 비자성체는,      The nonmagnetic material of the upper buffer layer and the nonmagnetic material of the lower buffer layer are

쉴디드(Shielded) 특성을 가지는 것을 특징으로 한다.It is characterized by having a shielded (Shielded) characteristics.

상기 중앙형성층(140)의 자성체(140a)는,The magnetic body 140a of the central forming layer 140 is,

상부전극패턴형성층(130)의 자성체(130a)와 하부전극패턴형성층(150)의 자성체(150a)와 만나서 자속경로를 형성하는 것을 특징으로 한다.A magnetic flux path may be formed by meeting the magnetic body 130a of the upper electrode pattern forming layer 130 and the magnetic body 150a of the lower electrode pattern forming layer 150.

상기 비자성체는,The nonmagnetic material,

Zn Spinel인 것을 특징으로 한다.Zn Spinel.

이하, 첨부된 도면을 참조하여 본 발명인 적층형 파워인덕터의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the laminated power inductor of the present invention.

도 1 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 사시도이다.1 is a perspective view of a stacked power inductor according to an embodiment of the present invention.

도 2 는 본 발명의 일실시예에 따른 적층형 파워인덕터의 자성체를 도시한 사시도이다.2 is a perspective view illustrating a magnetic material of a stacked power inductor according to an exemplary embodiment of the present invention.

도 3 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 비자성체를 도시한 사시도이다.3 is a perspective view illustrating a nonmagnetic material of a stacked power inductor according to an exemplary embodiment of the present invention.

도 4 는 본 발명의 일실시예에 따른 적층형 파워인덕터의 자성체와 비자성체의 적층 순서에 대한 사시도이다.Figure 4 is a perspective view of the stacking order of the magnetic material and the non-magnetic material of the stacked power inductor according to an embodiment of the present invention.

도 5 는 본 발명의 일실시예에 따른 적층형 파워인덕터의 전극패턴의 구조를 투과도로 나타낸 도면이다.5 is a diagram illustrating the structure of the electrode pattern of the stacked power inductor according to an embodiment of the present invention.

도 6 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 각 층을 적층하여 완성된 구조의 외관을 나타낸 도면이다.6 is a view showing the appearance of the structure completed by stacking each layer of the stacked power inductor according to an embodiment of the present invention.

도 7 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 완성된 구조의 중앙을 절개할 경우에 자성체와 비자성체를 나타낸 도면이다.7 is a view showing a magnetic body and a non-magnetic material when the center of the completed structure of the stacked power inductor according to an embodiment of the present invention.

도 8 은 본 발명의 일실시예에 따른 적층형 파워인덕터의 자성체와 비자성체가 동일 레이어상에 적층되는 것을 도시한 사시도이다.8 is a perspective view illustrating that a magnetic material and a nonmagnetic material of a stacked power inductor according to an embodiment of the present invention are stacked on the same layer.

도 9 는 본 발명의 일실시예에 따른 적층형 파워인덕터의 적층이 끝난 후의 투시도이다.9 is a perspective view after the lamination of the stacked power inductor according to the embodiment of the present invention.

좀 더 상세히 설명하자면, 도4 및 도8에 도시한 바와 같이, 상기 목적을 달성하기 위하여 본 발명인 적층형 파워인덕터는,In more detail, as shown in Figures 4 and 8, in order to achieve the above object, the present invention is a laminated power inductor,

칩타입 인덕터에 있어서,In the chip type inductor,

상측에 자성체로 형성되는 상부커버층(110)과;An upper cover layer 110 formed of a magnetic material on the upper side;

비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a nonmagnetic material 120b and a magnetic material 120a are integrally formed, and a buffer region 220 is formed of a nonmagnetic material so as not to directly meet the upper cover layer and the electrode pattern 210 therein;

상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210b)이 형성되는 비자성체(130b)와 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체(130a)가 일체로 형성되는 상부전극패턴형성층(130)과;The magnetic body 130a forming a magnetic flux path that meets the nonmagnetic material 130b in which the electrode pattern 210b is connected to the via hole 200 alternately from the upper side to the lower side, and the lower side to the upper side, and the magnetic body 140a formed at the center thereof. The upper electrode pattern forming layer 130 formed integrally with the upper electrode pattern forming layer 130;

비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a nonmagnetic material 140b and a magnetic material 140a are integrally formed, and a magnetic material is formed in the center of the nonmagnetic material, and a via hole 200 is formed in the nonmagnetic material;

비자성체(160b)와 자성체(160a)가 일체로 형성되되, 중앙형성층과 하부전극패턴형성층(150)의 전극패턴과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 하부버퍼층(160)과;The lower buffer layer 160 having the nonmagnetic material 160b and the magnetic material 160a integrally formed with the non-magnetic material so as not to directly meet the electrode patterns of the central forming layer and the lower electrode pattern forming layer 150. ;

상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴형성층(150)과;The nonmagnetic material 150b having the electrode pattern 210 connected to the via hole 200 alternately from the upper side to the lower side and the upper side to the upper side and the magnetic body 150a forming the magnetic flux path meeting the magnetic body formed at the center are integrally formed. A lower electrode pattern forming layer 150 formed of;

하측에 자성체로 형성되는 하부커버층(170b);을 포함하여 구성된다.It is configured to include; a lower cover layer (170b) formed of a magnetic body on the lower side.

상기 전극패턴(210)은 비자성체 상에 형성된 비아홀(200)과 상.하층에 전극패턴으로 3차원적 coil로 구성된다. The electrode pattern 210 includes a via hole 200 formed on a nonmagnetic material and a three-dimensional coil as an electrode pattern on upper and lower layers.

특히, 도 5에 도시한 바와 같이 코일(Coil)의 형성 방향이 자로장이 길게 형성되는 방향으로 구성되어 있으며, 코일 형성을 종래의 수직 구조에서 수평 구조로 형성하기 때문에 보다 높은 SRF(Self Resonance Frequency)를 갖는 인덕터를 만들 수 있게 된다.In particular, as shown in FIG. 5, the coil is formed in a direction in which a magnetic field is formed to be long, and since the coil is formed in a horizontal structure in a conventional vertical structure, a higher self-resonance frequency (SRF) is formed. It is possible to make an inductor with.

본 발명에서의 자성체로는 페라이트를 사용하며 이밖에도 Ni계, Ni-Zn계, Ni-Zn-Cu계 등의 물질이 사용될 수 있으며, 비자성체로는 B2O3-SiO2 계 유리, Al2O3-SiO2 계 유리, Zn Spinel, 기타 세라믹 물질 가운데 상기한 페라이트와 열팽창율이 유사한 비 자성체 재료를 사용한다. In the present invention, ferrite is used as the magnetic material. In addition, materials such as Ni-based, Ni-Zn-based, and Ni-Zn-Cu-based materials may be used. As nonmagnetic materials, B2O3-SiO2-based glass, Al2O3-SiO2-based glass, Zn Spinel and other ceramic materials use nonmagnetic materials similar in thermal expansion to the above-mentioned ferrites.

한편, 모재로 사용하는 자성체는 투자율이 높고, 품질계수가 높으며, 고주파임피던스가 높은 것을 사용하는 것이 바람직하다. 그리고 비자성체는 유전율이 낮고, 품질계수가 높으며, 고주파 임피던스가 낮은 것이 바람직하다. 그러나 이 두 물질은 소성시에 상호 간에 화학적인 반응이 일어나서 본래의 물질 특성을 훼손할 수 있다. 또는 상호 간의 소결특성이 달라 동시소성이 어려운 경우가 있을 수 있다. 이러한 경우, 자성체와 비자성체가 만나는 부분은 소결시의 수축 거동을 원활하게 하기 위해서 모재의 자성체와 모재의 비자성체가 아닌 다른 종류의 자성체 내지 비자성체를 사용할 수도 있다. 이러한 중간재를 사용함으로써, 모재 자성체의 소결수축 거동, 모재 비자성체의 소결 수축 거동을 맞추거나, 모재 자성체와 모재 비자성체의 화학적 반응을 억제하여 고유의 물질적 특성을 유지할 수 있다. On the other hand, the magnetic material used as the base material is preferably used that has a high permeability, high quality coefficient, high frequency impedance. The nonmagnetic material is preferably low in dielectric constant, high in quality, and low in high frequency impedance. However, these two materials can undergo chemical reactions with each other during firing, thereby compromising the original material properties. Alternatively, simultaneous sintering may be difficult due to different sintering characteristics. In this case, the magnetic material and the nonmagnetic material meet each other in order to facilitate the shrinkage behavior during sintering, and other types of magnetic or nonmagnetic materials other than the magnetic material of the base material and the nonmagnetic material of the base material may be used. By using such an intermediate material, it is possible to match the sintering shrinkage behavior of the base material magnetic material, the sintering shrinkage behavior of the base material nonmagnetic material, or to suppress the chemical reaction between the base material magnetic material and the base material nonmagnetic material to maintain inherent material properties.

이하, 도면을 참조하여 본 발명을 더욱 구체적으로 설명하도록 한다. Hereinafter, the present invention will be described in more detail with reference to the drawings.

도 2 는 적층형 파워인덕터의 자성체를, 도 3 은 적층형 파워인덕터의 비자성체를 적층한 사시도로, 중앙형성층(140)의 자성체(140a)는 상부전극패턴형성층(130)의 자성체(130a)와 하부전극패턴형성층(150)의 자성체(150a)와 만나서 자속경로를 형성하게 된다.FIG. 2 is a perspective view of a magnetic material of the stacked power inductor, and FIG. 3 is a perspective view of a non-magnetic material of the stacked power inductor. The magnetic material 140a of the center forming layer 140 is the magnetic material 130a and the lower portion of the upper electrode pattern forming layer 130. The magnetic flux path is formed by meeting the magnetic material 150a of the electrode pattern forming layer 150.

그리고, 중앙형성층(140)의 비자성체(140b)는 2개로 구성되어 있으며, 상부 및 하부에 비자성체(130b, 150b)가 형성되어 있으며, 비아홀(200)로 형성되는 전극 패턴(210)이 형성되어 있다.In addition, the nonmagnetic material 140b of the central forming layer 140 is composed of two, nonmagnetic materials 130b and 150b are formed on the upper and lower portions thereof, and an electrode pattern 210 formed of the via hole 200 is formed. It is.

도 5에 도시한 바와 같이, 내부의 전극패턴은 비아 홀 위주로 형성되게 된다. 따라서, 종래의 기술보다 내부 전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스(Resistance)성분을 보다 낮게 형성할 수 있는 장점을 가지고 있다.As shown in FIG. 5, the internal electrode patterns are formed around the via holes. Therefore, the cross-sectional area of the internal electrode can be formed wider than that of the prior art, and thus, the resistance component of the coil can be formed lower.

또한, 코일 형성을 종래 기술의 수직 구조에서 수평 구조로 형성하기 때문에 보다 높은 SRF(Self Resonance Frequency)를 갖는 인덕터를 만들 수 있게 되며, 코일을 종래 발명보다 많은 횟수를 구현할 수 있기 때문에 높은 인덕턴스를 형성할 수 있게 된다.In addition, since the coil is formed in a horizontal structure in the vertical structure of the prior art, it is possible to make an inductor with a higher self-resonance frequency (SRF), and a high inductance is formed because the coil can be implemented more times than the conventional invention. You can do it.

도 7에 도시한 바와 같이, 본 발명인 적층형 파워인덕터의 중앙을 절개하였을때 자성체와 비자성체의 영역을 도시한 것으로, 중앙형성층의 자성체(140a)는 상부전극패턴형성층(130)의 자성체(130a)와 하부전극패턴형성층(150)의 자성체(150a)와 만나서 자속경로를 확보하며, 다른 부분인 비자성체(130b, 150b)로 오픈되어 있는 형상을 하게 된다. 오픈된 부분으로 인해 보다 높은 전류에서도 자속이 포화되지 않게 된다. 상기한 오픈된 부분을 버퍼영역(220)이라 하며, 이 자속 버퍼영역이 비교적 좁은 영역으로 형성되기 때문에 쉴디드(Shielded) 특성을 갖을 수 있게 된다.As shown in FIG. 7, the magnetic body and the non-magnetic body are shown when the center of the stacked power inductor of the present invention is cut. The magnetic body 140a of the center forming layer is the magnetic body 130a of the upper electrode pattern forming layer 130. And the magnetic body 150a of the lower electrode pattern forming layer 150 to secure the magnetic flux path, and have a shape that is opened to the other portions of the nonmagnetic materials 130b and 150b. The open portion prevents the magnetic flux from saturating even at higher currents. The open portion is called the buffer region 220. Since the magnetic flux buffer region is formed as a relatively narrow region, the open portion may have a shielded characteristic.

적층형 파워인덕터의 자성체와 비자성체가 동일 레이어상에 적층되는 것을 도 8에 도시하였으며, 이에 대해 상세히 설명하자면, 본 발명인 적층형 파워인덕터는,The magnetic material and the nonmagnetic material of the stacked power inductor are stacked on the same layer in FIG. 8, which will be described in detail.

칩타입 인덕터에 있어서,In the chip type inductor,

상측에 자성체로 형성되는 상부커버층(110)과;An upper cover layer 110 formed of a magnetic material on the upper side;

비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a nonmagnetic material 120b and a magnetic material 120a are integrally formed, and a buffer region 220 is formed of a nonmagnetic material so as not to directly meet the upper cover layer and the electrode pattern 210 therein;

상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210b)이 형성되는 비자성체(130b)와 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체(130a)가 일체로 형성되는 상부전극패턴형성층(130)과;The magnetic body 130a forming a magnetic flux path that meets the nonmagnetic material 130b in which the electrode pattern 210b is connected to the via hole 200 alternately from the upper side to the lower side, and the lower side to the upper side. The upper electrode pattern forming layer 130 formed integrally with the upper electrode pattern forming layer 130;

비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a nonmagnetic material 140b and a magnetic material 140a are integrally formed, and a magnetic material is formed in the center of the nonmagnetic material, and a via hole 200 is formed in the nonmagnetic material;

비자성체(160b)와 자성체(160a)가 일체로 형성되되, 중앙형성층과 하부전극패턴형성층(150)의 전극패턴과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 하부버퍼층(160)과;The lower buffer layer 160 having the nonmagnetic material 160b and the magnetic material 160a integrally formed with the non-magnetic material so as not to directly meet the electrode patterns of the central forming layer and the lower electrode pattern forming layer 150. ;

상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴형성층(150)과;The nonmagnetic material 150b having the electrode pattern 210 connected to the via hole 200 alternately from the upper side to the lower side and the upper side to the upper side and the magnetic body 150a forming the magnetic flux path meeting the magnetic body formed at the center are integrally formed. A lower electrode pattern forming layer 150 formed of;

하측에 자성체로 형성되는 하부커버층(170b);을 포함하여 구성된다.It is configured to include; a lower cover layer 170b formed of a magnetic material on the lower side.

상기 중앙형성층은 적어도 2층 이상 형성하는 것을 특징으로 한다.The central forming layer is characterized in that at least two layers are formed.

상기 하부전극패턴형성층과 상기 상부전극패턴형성층은,The lower electrode pattern forming layer and the upper electrode pattern forming layer,

외부전극과 옴믹 컨택(Ohmic Contact)이 가능하도록 전극패턴의 일측이 경계 와 만나는 것을 특징으로 한다.One side of the electrode pattern meets the boundary to enable the external electrode and the ohmic contact.

상기 전극패턴은,The electrode pattern is,

형성 방향이 중앙형성층의 자성체와 동일 방향으로 수평되게 구성되어 SRF(Self Resonance Frequency)를 형성시키는 것을 특징으로 한다.The formation direction is horizontally formed in the same direction as the magnetic material of the central forming layer is characterized in that to form a self-resonance frequency (SRF).

상부버퍼층의 비자성체 및 하부버퍼층의 비자성체는,      The nonmagnetic material of the upper buffer layer and the nonmagnetic material of the lower buffer layer are

쉴디드(Shielded) 특성을 가지는 것을 특징으로 한다.It is characterized by having a shielded (Shielded) characteristics.

상기 비자성체는 Zn Spinel인 것을 특징으로 한다.The nonmagnetic material is characterized in that the Zn Spinel.

상기 중앙형성층(140)의 자성체(140a)는,The magnetic body 140a of the central forming layer 140 is,

상부전극패턴형성층(130)의 자성체(130a)와 하부전극패턴형성층(150)의 자성체(150a)와 만나서 자속경로를 형성하는 것을 특징으로 한다.A magnetic flux path may be formed by meeting the magnetic body 130a of the upper electrode pattern forming layer 130 and the magnetic body 150a of the lower electrode pattern forming layer 150.

좀 더 상세히 설명하자면, 상기 상부버퍼층(120)은 내부의 전극패턴(210)이 상부커버층(110)과 직접 만나지 않도록 구성할 수 있도록 버퍼 영역을 비자성체(120b)로 형성하며, 일측에 구성된 자성체(120a)의 좁은 영역이 형성되며 이는 중앙형성층(140)의 자성체(140a)와 만나는 자속경로를 형성한다.In more detail, the upper buffer layer 120 has a buffer region formed of a nonmagnetic material 120b so that the electrode pattern 210 does not directly meet the upper cover layer 110. A narrow region of the magnetic body 120a is formed, which forms a magnetic flux path that meets the magnetic body 140a of the central forming layer 140.

상기 상부전극패턴형성층(130)은 구조가 상기 상부버퍼층(120)과 동일하지만 비자성체(130b)에 인쇄로 형성되는 전극패턴(210)이 형성되어 있다. 또한, 외부전극과 옴믹 컨택(Ohmic Contact)이 가능하도록 전극패턴의 일측이 경계와 만나는 구성을 하고 있다.The upper electrode pattern forming layer 130 has the same structure as the upper buffer layer 120 but has an electrode pattern 210 formed by printing on the nonmagnetic material 130b. In addition, one side of the electrode pattern meets a boundary to enable external contact with the ohmic contact.

상기 중앙형성층(140)의 비자성체(140b)에는 코일을 연결시켜주는 비아홀(200)이 형성되고, 인덕턴스 특성 설계를 위하여 중앙형성층을 복수로 적층하게 된다.The via hole 200 connecting the coil is formed in the nonmagnetic material 140b of the central forming layer 140, and a plurality of central forming layers are stacked to design an inductance characteristic.

상기 하부전극패턴형성층(150)은 상기 상부전극패턴형성층(130)과 동일한 구조를 가지고 있으며, 형상이 거울면 대칭을 하고 있는 꼴이다.The lower electrode pattern forming layer 150 has the same structure as that of the upper electrode pattern forming layer 130, and the shape is mirror symmetric.

상기 하부버퍼층(160)은 상기 상부버퍼층(120)과 동일한 구조를 가지고 있으며, 형상이 거울면 대칭을 하고 있는 꼴이다.The lower buffer layer 160 has the same structure as the upper buffer layer 120, and the shape is mirror symmetric.

이와 같은 본 발명에 의한 적층형 파워인덕터는 전기적 특성에서의 향상 뿐만 아니라 제조방법에 있어서도 높은 생산성 및 경제성을 제공해줄 수 있다. The multilayer power inductor according to the present invention can provide high productivity and economical efficiency in the manufacturing method as well as the improvement in the electrical characteristics.

상기한 구성 및 작용을 통해 내부전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스 성분을 낮게 할 수 있으며 , 코일 형성을 수평 구조로 형성하여 높은 SRF를 갖을 수 있게 된다. It is possible to form a wide cross-sectional area of the internal electrode through the configuration and action described above to lower the resistance component of the coil, it is possible to have a high SRF by forming the coil in a horizontal structure.

또한, 버퍼 영역으로 인해 높은 전류에서도 자속이 포화되지 않으며, 버퍼 영역이 형성되어 있어 쉴드 특성을 갖을 수 있게 된다.In addition, the magnetic flux does not saturate even at a high current due to the buffer region, and the buffer region is formed to have a shield property.

이상에서와 같은 내용의 본 발명이 속하는 기술분야의 당업자는 본 발명의 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시된 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. Those skilled in the art to which the present invention pertains as described above may understand that the present invention may be implemented in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구 범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. The scope of the invention is indicated by the following claims rather than the above description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the invention. do.

본 발명에 따른 적층형 파워인덕터을 통해 전기적 특성에서의 향상 뿐만 아니라 제조방법에 있어서도 높은 생산성 및 경제성을 제공해줄 수 있으며, 내부전극의 단면적을 넓게 형성할 수 있어 코일의 레지스턴스 성분을 낮게 할 수 있으며 , 코일 형성을 수평 구조로 형성하여 높은 SRF를 갖을 수 있는 효과가 있다. The multilayer power inductor according to the present invention can provide not only an improvement in electrical characteristics but also a high productivity and economic efficiency in the manufacturing method, and the cross-sectional area of the internal electrode can be formed wide, thereby reducing the resistance component of the coil. There is an effect that the formation to form a horizontal structure can have a high SRF.

또한, 버퍼 영역으로 인해 높은 전류에서도 자속이 포화되지 않으며, 버퍼 영역이 형성되어 있어 쉴드 특성을 갖을 수 있는 효과가 있다.In addition, the magnetic flux does not saturate even at a high current due to the buffer region, and since the buffer region is formed, there is an effect of having a shield characteristic.

Claims (7)

칩타입 인덕터에 있어서,In the chip type inductor, 상측에 자성체로 형성되는 상부커버층(110)과;An upper cover layer 110 formed of a magnetic material on the upper side; 비자성체(120b)와 자성체(120a)가 일체로 형성되되, 상기 상부커버층과 내부의 전극패턴(210)과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 상부버퍼층(120)과;An upper buffer layer 120 in which a nonmagnetic material 120b and a magnetic material 120a are integrally formed, and a buffer region 220 is formed of a nonmagnetic material so as not to directly meet the upper cover layer and the electrode pattern 210 therein; 상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210b)이 형성되는 비자성체(130b)와 중앙에 형성되는 자성체(140a)와 만나는 자속 경로를 형성하는 자성체(130a)가 일체로 형성되는 상부전극패턴형성층(130)과;The magnetic body 130a forming a magnetic flux path that meets the nonmagnetic material 130b in which the electrode pattern 210b is connected to the via hole 200 alternately from the upper side to the lower side, and the lower side to the upper side, and the magnetic body 140a formed at the center thereof. The upper electrode pattern forming layer 130 formed integrally with the upper electrode pattern forming layer 130; 비자성체(140b)와 자성체(140a)가 일체로 형성되되, 비자성체의 중앙에 자성체가 형성되며, 비자성체에 비아홀(200)이 형성되는 중앙형성층(140)과;A central forming layer 140 in which a nonmagnetic material 140b and a magnetic material 140a are integrally formed, and a magnetic material is formed in the center of the nonmagnetic material, and a via hole 200 is formed in the nonmagnetic material; 비자성체(160b)와 자성체(160a)가 일체로 형성되되, 중앙형성층과 하부전극패턴형성층(150)의 전극패턴과 직접 만나지 않도록 비자성체로 버퍼 영역(220)을 형성한 하부버퍼층(160)과;The lower buffer layer 160 having the nonmagnetic material 160b and the magnetic material 160a integrally formed with the non-magnetic material so as not to directly meet the electrode patterns of the central forming layer and the lower electrode pattern forming layer 150. ; 상측에서 하측, 하측에서 상측으로 교대로 비아홀(200)을 통하여 연결되는 전극 패턴(210)이 형성되는 비자성체(150b)와 중앙에 형성되는 자성체와 만나는 자속 경로를 형성하는 자성체(150a)가 일체로 형성되는 하부전극패턴형성층(150)과;The nonmagnetic material 150b having the electrode pattern 210 connected to the via hole 200 alternately from the upper side to the lower side and the upper side to the upper side and the magnetic body 150a forming the magnetic flux path meeting the magnetic body formed at the center are integrally formed. A lower electrode pattern forming layer 150 formed of; 하측에 자성체로 형성되는 하부커버층(170b);을 포함하여 이루어지는 것을 특징으로 하는 적층형 파워인덕터.Stacked power inductor comprising a; lower cover layer (170b) formed of a magnetic body on the lower side. 제 1 항에 있어서,The method of claim 1, 상기 중앙형성층은 적어도 2층 이상 형성하는 것을 특징으로 하는 적층형 파워인덕터.The central forming layer is at least two layers of power inductor, characterized in that formed. 제 1 항에 있어서,The method of claim 1, 상기 하부전극패턴형성층과 상기 상부전극패턴형성층은,The lower electrode pattern forming layer and the upper electrode pattern forming layer, 외부전극과 옴믹 컨택(Ohmic Contact)이 가능하도록 전극패턴의 일측이 경계와 만나는 것을 특징으로 하는 적층형 파워인덕터.A multilayer power inductor, wherein one side of an electrode pattern meets a boundary to enable an external electrode and ohmic contact. 제 1 항에 있어서,The method of claim 1, 상기 전극패턴은,The electrode pattern is, 형성 방향이 중앙형성층의 자성체와 동일 방향으로 수평되게 구성되어 SRF(Self Resonance Frequency)를 형성시키는 것을 특징으로 하는 적층형 파워인덕터.Multilayer power inductor, characterized in that the forming direction is formed horizontally in the same direction as the magnetic material of the central forming layer to form a self-resonance frequency (SRF). 제 1 항에 있어서,The method of claim 1, 상부버퍼층의 비자성체 및 하부버퍼층의 비자성체는,      The nonmagnetic material of the upper buffer layer and the nonmagnetic material of the lower buffer layer are 쉴디드(Shielded) 특성을 가지는 것을 특징으로 하는 적층형 파워인덕터.Stacked power inductor, characterized in that it has a shielded (Shielded) characteristics. 제 1 항에 있어서,The method of claim 1, 상기 중앙형성층(140)의 자성체(140a)는,The magnetic body 140a of the central forming layer 140 is, 상부전극패턴형성층(130)의 자성체(130a)와 하부전극패턴형성층(150)의 자성체(150a)와 만나서 자속경로를 형성하는 것을 특징으로 하는 적층형 파워인덕터.Stacked power inductor, characterized in that the magnetic flux path is formed by meeting the magnetic body (130a) of the upper electrode pattern forming layer 130 and the magnetic body (150a) of the lower electrode pattern forming layer 150. 제 1 항에 있어서,The method of claim 1, 상기 비자성체는,The nonmagnetic material, Zn Spinel인 것을 특징으로 하는 적층형 파워인덕터.Multilayer power inductor characterized by Zn Spinel.
KR1020060029143A 2006-03-30 2006-03-30 Multilayered Chip Power Inductor KR100614259B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029143A KR100614259B1 (en) 2006-03-30 2006-03-30 Multilayered Chip Power Inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029143A KR100614259B1 (en) 2006-03-30 2006-03-30 Multilayered Chip Power Inductor

Publications (2)

Publication Number Publication Date
KR20060035682A KR20060035682A (en) 2006-04-26
KR100614259B1 true KR100614259B1 (en) 2006-08-22

Family

ID=37144138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029143A KR100614259B1 (en) 2006-03-30 2006-03-30 Multilayered Chip Power Inductor

Country Status (1)

Country Link
KR (1) KR100614259B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982639B1 (en) * 2008-03-11 2010-09-16 (주)창성 Multilayered chip power inductor using the magnetic sheet with soft magnetic metal powder
KR101011633B1 (en) * 2008-04-04 2011-01-28 이기철 high inductance Multilayered Chip Power Inductor.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252116A (en) 2001-02-23 2002-09-06 Toko Inc Laminated electronic component and its manufacturing method
KR20030006996A (en) * 2001-06-27 2003-01-23 가부시키가이샤 무라타 세이사쿠쇼 Multilayer inductor
JP2004193512A (en) 2002-12-13 2004-07-08 Murata Mfg Co Ltd Laminated chip inductor
JP2005167098A (en) 2003-12-04 2005-06-23 Murata Mfg Co Ltd Laminated ceramic electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252116A (en) 2001-02-23 2002-09-06 Toko Inc Laminated electronic component and its manufacturing method
KR20030006996A (en) * 2001-06-27 2003-01-23 가부시키가이샤 무라타 세이사쿠쇼 Multilayer inductor
JP2004193512A (en) 2002-12-13 2004-07-08 Murata Mfg Co Ltd Laminated chip inductor
JP2005167098A (en) 2003-12-04 2005-06-23 Murata Mfg Co Ltd Laminated ceramic electronic component

Also Published As

Publication number Publication date
KR20060035682A (en) 2006-04-26

Similar Documents

Publication Publication Date Title
KR100479625B1 (en) Chip type power inductor and fabrication method thereof
KR101853135B1 (en) Multilayer power inductor and method of manufacturing the same
KR101862401B1 (en) Layered Inductor and Manufacturing Method fo the Same
KR101792281B1 (en) Power Inductor and Manufacturing Method for the Same
US7551052B2 (en) Embedded inductor devices and fabrication methods thereof
US7839651B2 (en) Multilayer ceramic electronic component
KR101373243B1 (en) Layered inductor
US20120056705A1 (en) Layered inductor and manufacturing method thereof
US20140022042A1 (en) Chip device, multi-layered chip device and method of producing the same
KR20180023506A (en) Inductor array component and board for mounting the same
KR20150105787A (en) Chip electronic component and manufacturing method thereof
KR20130031581A (en) Laminated inductor
CN111261392A (en) Power transformer and method for manufacturing the same
KR101338139B1 (en) Power inductor
KR100614259B1 (en) Multilayered Chip Power Inductor
US10319506B2 (en) Coil component
KR20010114120A (en) PCB Inductor and Transformer using the PCB Inductor
US9653203B2 (en) Multilayer inductor
KR101011633B1 (en) high inductance Multilayered Chip Power Inductor.
KR101883036B1 (en) Multilayered electronic component and multilayered chip antenna comprising the same
KR100888437B1 (en) Manufacturing method of chip inductor
KR20150042169A (en) Multilayer type inductor and method of manufacturing the same
KR20150105786A (en) Multilayered electronic component and manufacturing method thereof
KR20120045949A (en) A layered inductor and a manufacturing method thereof
KR101039038B1 (en) Multilayer inductor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120810

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130807

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee