KR100613498B1 - data programing device of read only memory and the same method - Google Patents
data programing device of read only memory and the same method Download PDFInfo
- Publication number
- KR100613498B1 KR100613498B1 KR1020030079877A KR20030079877A KR100613498B1 KR 100613498 B1 KR100613498 B1 KR 100613498B1 KR 1020030079877 A KR1020030079877 A KR 1020030079877A KR 20030079877 A KR20030079877 A KR 20030079877A KR 100613498 B1 KR100613498 B1 KR 100613498B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- nonvolatile memory
- area
- bus line
- central processing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명은 비휘발성 메모리에 고속으로 데이터를 저장하기 위해 기판에 실장된 상태에서 데이터를 입력하는 비휘발성 메모리의 데이터 저장장치 및 방법에 관한 것이다. 본 발명에 의한 비휘발성 메모리의 데이터 저장장치 및 방법은 인터페이스부에서 변환된 입력신호가 버스라인을 통하여 비휘발성 메모리에 저장되도록 구성되어, 각각의 특성에 따른 비휘발성 메모리가 호스트 처리장치에 의해 일관적으로 데이터가 입력됨으로서 생산관리가 용이하고, 별도의 보관과정이 필요치 않아 정전기나 서지 및 방전 등으로 인해 상기 비휘발성 메모리에 저장된 데이터가 손상되는 것이 방지되며, 상기 버스라인이 병렬구조로 형성되는바, 데이터를 고속으로 입력할 수 있는 이점이 있다.The present invention relates to a data storage device and method of a nonvolatile memory for inputting data in a state mounted on a substrate for storing data at a high speed in the nonvolatile memory. The data storage device and method of the nonvolatile memory according to the present invention are configured such that an input signal converted at the interface unit is stored in the nonvolatile memory through a bus line, so that the nonvolatile memory according to each characteristic is consistent by the host processing device. As data is inputted, it is easy to manage production, and there is no need for a separate storage process, thereby preventing data stored in the nonvolatile memory from being damaged due to static electricity, surge, and discharge, and the bus lines are formed in a parallel structure. Bar is advantageous in that data can be input at high speed.
인쇄회로기판, 메모리, 비휘발성, 버스라인, 중앙처리장치, 콘트롤러, 인터페이스부Printed Circuit Boards, Memory, Non-Volatile, Bus Lines, Central Processing Units, Controllers, Interface Units
Description
도 1은 종래 기술의 다른 실시예에 의한 비휘발성 메모리의 저장장치가 도시된 구성도,1 is a block diagram showing a storage device of a nonvolatile memory according to another embodiment of the prior art;
도 2는 본 발명에 의한 비휘발성 메모리의 데이터 저장장치가 도시된 구성도,2 is a block diagram showing a data storage device of a nonvolatile memory according to the present invention;
도 3은 본 발명에 의한 비휘발성 메모리의 데이터 저장방법이 도시된 순서도이다.3 is a flowchart illustrating a data storage method of a nonvolatile memory according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110 : 비휘발성 메모리 115 : 버스라인110: nonvolatile memory 115: busline
120 : 타켓보드 125 : 중앙처리장치120: target board 125: central processing unit
130 : 호스트 처리장치 132 : 입력수단130: host processing unit 132: input means
133 : 출력수단 135 : 보조저장수단133: output means 135: auxiliary storage means
140 : 콘트롤러 145 : 인터페이스부140: controller 145: interface unit
본 발명은 비휘발성 메모리의 데이터 저장장치 및 방법에 관한 것으로서, 보다 상세하게는 비휘발성 메모리에 고속으로 데이터를 저장하기 위해 기판에 실장된 상태에서 데이터를 입력하는 비휘발성 메모리의 데이터 저장장치 및 방법에 관한 것이다.The present invention relates to a data storage device and method for a nonvolatile memory, and more particularly, to a data storage device and method for inputting data in a state mounted on a substrate for storing data at a high speed in the nonvolatile memory. It is about.
근래 전자제품은 지속적인 기술개발과 더불어 기본적인 기능외에도 많은 편리 및 부가적인 기능이 탑재되고 있다. 이에 따라 보다 많은 데이터를 처리하기 위해 중앙처리장치 또는 메모리 등의 반도체 장치의 사용이 증가되고 있다.Recently, electronic products are equipped with many convenient and additional functions in addition to basic functions along with continuous technology development. Accordingly, the use of semiconductor devices such as a central processing unit or a memory is increasing to process more data.
통상, 상기 메모리는 중앙처리장치의 속도를 증가시키기 위한 것으로서, 상기 중앙처리장치의 연산에 필요한 정보가 기입되거나, 보다 빠른 연산을 위해 미리 프로그램된 정보가 저장된 것으로서, 상기 메모리는 전원이 공급될 경우에만 데이터를 저장할 수 있는 휘발성 메모리(RAM;Random Access Memory)와 전원의 유무에 관계없이 저장이 가능한 비휘발성 메모리(ROM;Read Only Memory)로 구분된다.In general, the memory is to increase the speed of the central processing unit, and information necessary for the operation of the central processing unit is written, or information programmed in advance for faster operation is stored, and the memory is supplied with power. It is divided into volatile memory (RAM) that can only store data and non-volatile memory (ROM) that can be stored regardless of power.
상기 휘발성 메모리는 상기 전자제품의 동작중 중앙처리장치의 연산을 위한 임시 저장장소로 사용되어지며, 상기 비휘발성 메모리는 상기 중앙처리장치의 동작을 위한 기본적인 프로그램 및 정보가 저장된다.The volatile memory is used as a temporary storage place for the operation of the central processing unit during the operation of the electronic product, and the nonvolatile memory stores basic programs and information for the operation of the central processing unit.
더욱이 최근에는 전자제품이 소형, 다기능화됨에 따라 비휘발성 메모리의 사 용량이 급증하고 있는 실태이다.Moreover, as electronic products become smaller and more versatile, the use of nonvolatile memory is rapidly increasing.
도 1은 종래 기술의 다른 실시예에 의한 비휘발성 메모리의 저장장치가 도시된 구성도이다.1 is a block diagram illustrating a storage device of a nonvolatile memory according to another embodiment of the prior art.
상기한 비휘발성 메모리에 데이터를 저장하는 장치 및 방법은 작업자가 메모리 라이터 장비를 사용하여 인쇄회로기판에 실장되지 않은 비휘발성 메모리에 데이터를 저장하거나, 도 1과 같이, 상기 비휘발성 메모리(10)가 인쇄회로기판(20)에 직렬로 연결되도록 실장하고, 호스트 처리장치(30)와 연결된 콘트롤러(40)를 통해 입력데이터를 상기 비휘발성 메모리(10)에 저장하는 방법이 주로 사용되고 있다.The apparatus and method for storing data in the nonvolatile memory may include an operator storing data in a nonvolatile memory not mounted on a printed circuit board using a memory writer or as shown in FIG. 1. Is mounted so as to be connected in series to the printed
상기 호스트 처리장치(30)는 보조저장수단(35)을 통해 각각의 비휘발성 메모리에 대한 데이터의 입력 및 변경이 가능함은 물론이다.Of course, the
그러나, 종래 기술에 의한 비휘발성 메모리의 데이터 저장장치 및 방법은 작업자가 메모리 라이터 장비를 사용하여 데이터를 저장하려면 상기 비휘발성 메모리가 인쇄회로기판에 실장되기 전에 저장이 되어야 하므로, 복수의 메모리가 실장되는 경우 각각의 메모리에 대한 대한 별도의 제고관리가 필요하고, 보관과정에서 정전기나 서지 및 방전 등의 원인으로 상기 비휘발성 메모리에 저장된 데이터가 손상되어 전자제품이 정상작동되지 않는 문제점이 있다.However, in the conventional data storage device and method of the nonvolatile memory, since the nonvolatile memory must be stored before the operator mounts the printed circuit board in order to store data using a memory writer device, a plurality of memories are mounted. If there is a separate inventory management for each memory is required, the data stored in the non-volatile memory is damaged due to static electricity, surge and discharge during the storage process, there is a problem that the electronic products do not operate normally.
또한, 비휘발성 메모리를 인쇄회로기판에 실장한 상태에서 데이터를 저장하는 방법은 현재 가장 많이 사용되는 방법으로 상기 비휘발성 메모리가 인쇄회로기판에 실장된 후 IEEE 1149.1 통신규약을 사용하여 데이터, 어드레스, 콘트롤 라인 등을 제어하는 방법이나, 상기한 IEEE 1149.1 통신규약은 데이터를 직렬식으로 저장하기 때문에 데이터의 입력시간이 장시간 소요되는 문제점이 있다.In addition, a method of storing data in a state where a nonvolatile memory is mounted on a printed circuit board is the most widely used method. After the nonvolatile memory is mounted on a printed circuit board, data, an address, The method of controlling a control line or the like, or the above-described IEEE 1149.1 communication protocol stores the data in serial, which causes a problem that the data input time takes a long time.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 비휘발성 메모리가 인쇄회로기판에 실장된 후 중앙처리장치와 연결된 버스라인을 통해 데이터가 입력됨으로서, 생산관리가 용이하고, 보관과정에서 정전기나 서지 및 방전 등의 원인으로 상기 비휘발성 메모리에 저장된 데이터가 손상되는 것이 방지되며, 고속의 데이터 입력이 가능한 비휘발성 메모리의 데이터 저장장치 및 방법을 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems of the prior art, the non-volatile memory is mounted on a printed circuit board, the data is input through the bus line connected to the central processing unit, the production management is easy, storage process The purpose of the present invention is to provide a data storage device and method for a nonvolatile memory, which can prevent data stored in the nonvolatile memory from being damaged due to static electricity, surge, discharge, and the like, and to enable high-speed data input.
상기한 과제를 해결하기 위한 본 발명에 의한 비휘발성 메모리의 데이터 저장장치는 호스트 처리장치로부터 송출된 데이터를 제어하는 콘트롤러와, 상기 콘트롤러와 직렬로 연결되어 상기 데이터를 입력신호로 변환하는 인터페이스부와, 중앙처리장치와 비휘발성 메모리가 실장되어 회로가 형성된 타켓보드와, 상기 중앙처리장치와 비휘발성 메모리 사이에 병렬로 연결된 버스라인으로 구성되어, 상기 인터페이스부에서 변환된 입력신호가 상기 버스라인을 통하여 상기 비휘발성 메모리에 저장되도록 구성된다.According to an aspect of the present invention, there is provided a data storage device of a nonvolatile memory, including: a controller for controlling data transmitted from a host processing device; an interface unit connected in series with the controller and converting the data into an input signal; And a target board having a circuit on which a CPU and a nonvolatile memory are mounted, and a bus line connected in parallel between the CPU and the nonvolatile memory, wherein the input signal converted by the interface unit is configured to replace the busline. And to be stored in the nonvolatile memory.
그리고, 본 발명에 의한 비휘발성 메모리의 데이터 저장방법은 호스트 처리 장치에 저장된 데이터를 송출하는 제 1단계와, 상기 제 1단계에서 송출된 데이터를 통신규약에 정의된 입력신호로 변환하는 제 2단계와, 상기 제 2단계에서 변환된 입력신호를 타켓보드의 중앙처리장치와 비휘발성 메모리를 연결하는 버스라인으로 송출하는 제 3단계와, 상기 제 3단계에서 송출된 입력신호를 상기 비휘발성 메모리에 저장하는 제 4단계를 포함하여 구성된다.The data storage method of the nonvolatile memory according to the present invention includes a first step of transmitting data stored in a host processing apparatus and a second step of converting the data transmitted in the first step into an input signal defined in a communication protocol. And a third step of transmitting the input signal converted in the second step to a bus line connecting the central processing unit of the target board and the nonvolatile memory, and the input signal sent in the third step to the nonvolatile memory. And a fourth step of storing.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 비휘발성 메모리의 데이터 저장장치가 도시된 구성도이다.2 is a block diagram illustrating a data storage device of a nonvolatile memory according to the present invention.
본 발명에 의한 비휘발성 메모리의 데이터 저장장치는 도 2에 도시된 바와 같이, 호스트 처리장치(130)에 입력수단 및 출력수단이 형성되어 있어, 데이터를 추가적으로 입출력하는 것이 가능하게 구성된다. 또한, 보조저장수단(135)이 구비되어 데이터를 불러들이거나 저장, 보관하게 이루어진다.As shown in FIG. 2, in the data storage device of the nonvolatile memory according to the present invention, an input means and an output means are formed in the
그리고, 상기 호스트 처리장치(130)에는 콘트롤러(140)가 연결되어 상기 호스트 처리장치(130)로부터 송출된 데이터를 제어하여 상기 데이터를 데이터영역, 어드레스 영역 및 콘트롤 라인영역으로 구분하여 자료의 송출시키게 된다.A
또한, 상기 콘트롤러(140)는 직렬(seial)케이블을 통해 상기 콘트롤러(140)로부터 입력된 데이터를 입력신호로 변환시키는 인터페이스부(145)가 연결된다.In addition, the
그리고, 상기 인터페이스부(145)에는 병렬(parallel)로 연결된 출력포트가 연결되어 변환된 입력신호를 송출시킨다.In addition, an output port connected in parallel to the
한편, 타켓보드(120)는 중앙처리장치(125)와 비휘발성 메모리(110)를 위시한 많은 전자부품이 장착된 회로가 형성된 인쇄회로기판으로 구성되어 있고, 상기 비휘발성 메모리(110)는 중앙처리장치(CPU)(125)와 다수의 버스(bus)라인(115)으로 연결되어 있다.On the other hand, the
여기서, 상기 버스라인(115)은 컴퓨터 시스템을 구성하는 중앙 처리 장치와 비디오 카드, 각종 입출력 장치, 주변 기기 사이에 주고받는 정보가 전달되는 정보의 통로 또는 전송로로서 병렬(parallel)배열되어 각각의 버스(bus)라인을 통해 동시에 입출력이 가능하다.In this case, the
상기와 같은 구성된 버스라인(115)에는 상기 인터페이스부(145)와 연결된 포트가 연결되어, 상기 인터페이스부(145)로부터 입력된 입력신호가 상기 버스라인(115)을 통해 상기 비휘발성 메모리(110)에 저장되게된다.The port connected to the
여기서, 상기 인터페이스(145)는 상기 입력신호를 아이트리플이(IEEE)1149.1 표준규격에 의한 통신프로토콜을 사용한다.Here, the
즉, 본 발명은 입력신호를 아이트리플이를 이용하여 비휘발성 메모리(110)의 데이터, 어드레스, 콘트롤 라인을 제어할 수 있는 상태로 만든 후, 상기 버스라인(115)을 통하여 상기 비휘발성 메모리(110)에 데이터를 고속으로 저장하는 것이 가능하게 된다.That is, according to the present invention, after the input signal is made to control the data, the address, and the control line of the
상기와 같이 구성된 본 발명의 비휘발성 메모리의 데이터 저장방법을 설명하 면 다음과 같다.Referring to the data storage method of the nonvolatile memory of the present invention configured as described above are as follows.
도 3은 본 발명에 의한 비휘발성 메모리의 데이터 저장방법이 도시된 순서도로서, 본 발명은 호스트 처리장치에 저장된 데이터를 송출하는 제 1단계(S11)와, 상기 제 1단계(S11)에서 송출된 데이터를 통신규약에 정의된 입력신호로 변환하는 제 2단계(S12)와, 상기 제 2단계(S12)에서 변환된 입력신호를 타켓보드의 중앙처리장치와 비휘발성 메모리를 연결하는 버스라인으로 송출하는 제 3단계(S13)와, 상기 제 3단계(S13)에서 송출된 입력신호를 상기 비휘발성 메모리에 저장하는 제 3단계(S13)를 포함하여 구성된다.3 is a flowchart illustrating a data storage method of a nonvolatile memory according to the present invention. The present invention provides a first step (S11) of transmitting data stored in a host processing apparatus and the first step (S11). The second step (S12) of converting the data into the input signal defined in the communication protocol and the input signal converted in the second step (S12) is sent to the bus line connecting the central processing unit of the target board and the nonvolatile memory And a third step S13 of storing the input signal transmitted in the third step S13 in the nonvolatile memory.
상기 제 1단계(S11)에서 상기 호스트 처리장치에 저장된 데이터는 상기 비휘발성 메모리의 종류에 다른 각각 다른 데이터가 저장되어, 상기 비휘발성 메모리의 종류 및 특성에 따라 각각 다른 내용의 데이터가 저장된다.In the first step S11, data stored in the host processor is stored in different types according to the type of the nonvolatile memory, and data of different contents are stored according to the type and characteristics of the nonvolatile memory.
그리고, 상기 제 1단계(S11)에서 저장된 데이터는 상기 제 2단계(S12)에서 입력신호로 변환되는데, 이때 상기 제 2단계(S12)는 아이트리플이(IEEE)-1149.1 표준규약에 따라 데이터, 어드레스, 콘트롤 라인 영역으로 분리되어 변환된다.In addition, the data stored in the first step S11 is converted into an input signal in the second step S12, wherein the second step S12 is performed according to the standards of iTLE-1149.1. It is divided into address and control line area.
이때, 상기 제 2단계(S12)에서 변환된 데이터는 병렬신호로 변환되어 상기 제 3단계(S13)에서 병렬로 연결된 버스라인을 통해 상기 비휘발성 메모리로 입력, 저장되게 된다.At this time, the data converted in the second step (S12) is converted into a parallel signal is input to and stored in the nonvolatile memory via the bus line connected in parallel in the third step (S13).
상기와 같이 구성되는 본 발명에 의한 비휘발성 메모리의 데이터 저장장치 및 방법은 상기 인터페이스부에서 변환된 입력신호가 상기 버스라인을 통하여 상기 비휘발성 메모리에 저장되도록 구성되어, 각각의 특성에 따른 비휘발성 메모리가 호스트 처리장치에 의해 일관적으로 데이터가 입력됨으로서 생산관리가 용이하고, 별도의 보관과정이 필요치 않아 정전기나 서지 및 방전 등으로 인해 상기 비휘발성 메모리에 저장된 데이터가 손상되는 것이 방지되며, 상기 버스라인이 병렬구조로 형성되는바, 데이터를 고속으로 입력할 수 있는 이점이 있다.The data storage device and method of the nonvolatile memory according to the present invention configured as described above are configured such that an input signal converted at the interface unit is stored in the nonvolatile memory through the bus line, and thus nonvolatile according to each characteristic. Since the memory is consistently inputted by the host processing apparatus, it is easy to manage the production, and there is no need for a separate storage process, thereby preventing the data stored in the nonvolatile memory from being damaged due to static electricity, surge, and discharge. Since the bus lines are formed in a parallel structure, there is an advantage that data can be input at high speed.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030079877A KR100613498B1 (en) | 2003-11-12 | 2003-11-12 | data programing device of read only memory and the same method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030079877A KR100613498B1 (en) | 2003-11-12 | 2003-11-12 | data programing device of read only memory and the same method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050045712A KR20050045712A (en) | 2005-05-17 |
KR100613498B1 true KR100613498B1 (en) | 2006-08-17 |
Family
ID=37245360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030079877A KR100613498B1 (en) | 2003-11-12 | 2003-11-12 | data programing device of read only memory and the same method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100613498B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04353953A (en) * | 1991-05-31 | 1992-12-08 | Fujitsu Ltd | Data link transmission/reception system |
JPH05174206A (en) * | 1991-12-19 | 1993-07-13 | Casio Comput Co Ltd | Integrated circuit storage device |
JPH07105168A (en) * | 1993-10-04 | 1995-04-21 | Nec Ic Microcomput Syst Ltd | Microcomputer |
KR200299363Y1 (en) * | 2002-09-03 | 2002-12-31 | 주식회사 스나이퍼코리아 | Portable memory module having a parallel bus interface and a serial bus interface |
KR20030081571A (en) * | 2002-04-12 | 2003-10-22 | 아이지시스템 주식회사 | High performance In-Circuit Emulator |
-
2003
- 2003-11-12 KR KR1020030079877A patent/KR100613498B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04353953A (en) * | 1991-05-31 | 1992-12-08 | Fujitsu Ltd | Data link transmission/reception system |
JPH05174206A (en) * | 1991-12-19 | 1993-07-13 | Casio Comput Co Ltd | Integrated circuit storage device |
JPH07105168A (en) * | 1993-10-04 | 1995-04-21 | Nec Ic Microcomput Syst Ltd | Microcomputer |
KR20030081571A (en) * | 2002-04-12 | 2003-10-22 | 아이지시스템 주식회사 | High performance In-Circuit Emulator |
KR200299363Y1 (en) * | 2002-09-03 | 2002-12-31 | 주식회사 스나이퍼코리아 | Portable memory module having a parallel bus interface and a serial bus interface |
Also Published As
Publication number | Publication date |
---|---|
KR20050045712A (en) | 2005-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002638A (en) | Memory device having a switchable clock output and method therefor | |
US7603501B2 (en) | Communication circuit of serial peripheral interface devices | |
US7587717B2 (en) | Dynamic master/slave configuration for multiple expansion modules | |
CN100421093C (en) | External storage device | |
US5450365A (en) | Memory card control device | |
US5778195A (en) | PC card | |
KR20010071040A (en) | Bridge module | |
KR20100102924A (en) | Semiconductor memory device having multi-chip package for implementing other termination and termination control method thereof | |
US5847450A (en) | Microcontroller having an n-bit data bus width with less than n I/O pins | |
US7394715B1 (en) | Memory system comprising memories with different capacities and storing and reading method thereof | |
KR100561119B1 (en) | Arrangement for the transmission of signals between a data processing unit and a functional unit | |
US7299329B2 (en) | Dual edge command in DRAM | |
KR100613498B1 (en) | data programing device of read only memory and the same method | |
US20060014409A1 (en) | Printed circuit board having an integrated slot mounted thereon | |
US5338981A (en) | Semiconductor device having a decoding circuit for selection chips | |
TW357294B (en) | Apparatus for managing relationships between objects | |
KR100783758B1 (en) | Method for the communication of expansion modules | |
US6151667A (en) | Telecommunication device, more particularly, mobile radio terminal | |
KR100891951B1 (en) | Common module for ddr? sdram and ddr? sdram | |
KR100897602B1 (en) | Semiconductor device including a plurality of memory units and method for testing the semiconductor device | |
JP2008040575A (en) | Serial data transfer device and serial data transfer method | |
US6633948B1 (en) | Stackable dual mode (registered/unbuffered) memory interface cost reduction | |
CN107357752B (en) | Control interface expansion circuit | |
CN113127399B (en) | Universal serial bus device and access method | |
US6789138B1 (en) | Computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |