KR100613097B1 - 반도체 제조 방법 - Google Patents
반도체 제조 방법 Download PDFInfo
- Publication number
- KR100613097B1 KR100613097B1 KR1020040110003A KR20040110003A KR100613097B1 KR 100613097 B1 KR100613097 B1 KR 100613097B1 KR 1020040110003 A KR1020040110003 A KR 1020040110003A KR 20040110003 A KR20040110003 A KR 20040110003A KR 100613097 B1 KR100613097 B1 KR 100613097B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- oxide film
- ion implantation
- etching
- ashing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 65
- 238000004380 ashing Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 23
- 230000008021 deposition Effects 0.000 abstract description 8
- 230000002950 deficient Effects 0.000 abstract description 5
- 125000006850 spacer group Chemical group 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 235000002918 Fraxinus excelsior Nutrition 0.000 abstract description 2
- 239000002956 ash Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조 방법에 관한 것으로, 보다 자세하게는 경화된 포토레지스트 잔여물를 제거하기위해 산화막(희생막)을 증착하여 포토레지스트 패턴과 함께 식각한다. 이온 주입 공정 후 상기 이온 주입 시 경화된 포토레지스트를 제거하기 위한 애싱 공정, 상기 애싱 공정에서 제거되지 않은 포토레지스트 잔여물을 제거하기 위한 산화막 식각하는 과정을 포함하는 것으로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 제조 방법은 이온 주입 공정 시 생기는 경화된 포토레지스트를 애싱하고, 상기 애싱 과정에 제거되지 않은 포토레지스트 잔여물을 CVD 증착을 통해 Si-기판위에 만들어진 산화막과 같이 습식 식각 공정을 통해 완전히 제거한다. 상기 공정은 소자의 불량 요소를 제거하고, 스페이서 형성 및 소자의 특성 향상을 도모하는 효과가 있다.
포토레지스트, 애싱, 이온 주입, 증착
Description
도 1a 내지 도 1c는 종래 기술에 의한 반도체 제조 과정 단면도.
도 2a 내지 도 2f는 본 발명에 의한 반도체 제조 과정 단면도.
본 발명은 반도체 제조 방법에 관한 것으로, 보다 자세하게는 이온 주입 공정 시 생기는 경화(hardened)된 포토레지스트를 애싱하고, 상기 애싱(ashing) 과정에 제거되지 않은 포토레지스트 잔여물(photoresist residue)을 CVD(Chemical Vapor Deposition) 증착을 통해 Si-기판위에 만들어진 산화막과 같이 습식 식각(wet etch) 공정을 통해 완전히 제거한다. 상기 공정은 소자의 불량 요소를 제거하고, 스페이서 형성 및 소자의 특성 향상 시키는 방법에 관한 것이다.
반도체 제조 공정에서 집적 기술 중의 하나는 미세 가공 기술(lithography technology)이다. 상기 반도체 소자의 제조를 위한 미세 가공 기술은 많은 공정 단계에서 포토레지스트(photoresist)를 사용하는 리소그래피 공정이 필연적으로 수반된다. 포토레지스트는 빛에 감응하는 유기 고분자 또는 감광제와 고분자의 혼합물 로 이루어진다. 노광과 용해 과정을 거친 후 기판 위에 패턴을 형성한 포토레지스트는 기판이나 기판상의 막을 식각하는 과정에서 기판으로 패턴을 전사시켜 준다. 상기 고분자를 포토레지스트라 정의하고, 광원을 이용하여 기판상에 미세 패턴을 형성시키는 기술을 광 미세 가공 기술이라고 한다.
이온 주입(implant)은 집적회로를 제조하는데 통상 사용되는 공정중 하나로 이 공정에서 도펀트(dopent) 이온들이 포토레지스트 마스크(photoresist mask)를 통해 선택적으로 반도체 기판표면에 주입된다. 상기 포토레지스트 마스크는 사진 식각공정(photolithography process)을 통해 패턴이 형성이 된다. 상기 이온 주입 공정동안 도펀트 이온들은 포토레지스트 표면과 반응하여 껍질 영역(crust portion)이 생성된다. 상기 껍질 영역은 높은 비투과성(nonporous)의 성질을 가지므로, 이후 종래의 박리 공정(stripping)을 사용하여 제거하기 어렵다.
상기 껍질이 포토레지스트 막에 존재하는 것은 이온 주입 이후의 공정에 악영향을 미친다. 상기 껍질 영역은 포토레지스트 막 내의 구속된 휘발성 솔벤트(volatile solvent) 또는 저분자량 폴리머(polymer)들이 건식(dry) 박리 공정동안 웨이퍼의 온도가 상승될때 쉽게 탈출하지 못하도록 한다는 사실이 발견되었다. 상기 결과로 인해 포토레지스트 막의 플라즈마 박리는 후 공정의 상승된 온도하에 부풀음(blistering) 또는 파열(popping)을 야기시키고 나아가 결함과 미립자의 발생을 야기 시킬수 있다.
종래의 습식 화학 박리제(wet chemical stripper)를 사용하여 이온 주입된 포토레지스트를 박리시키는 데는 긴 처리 시간이 필요한데, 이는 껍질 영역의 용해 반응에는 박리제와의 긴 접촉시간이 필요하기 때문이다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 제조 과정 단면도이다.
도 1a는 실리콘 기판(100) 위에 상부에 회로 패턴을 만들기 위해 포토 에칭 프로세스(PET: Photo Etching Process)를 진행한다. 상기 포토 에칭 프로세스는 반도체 소자등의 제조 공정에서 미세가공 기술이나 기타 분야의 가공 기술등에서 포토레지스트등의 유기 화합물막의 유기 레지스터를 사용한 공정에 필수적이다.
상기 포토 에칭 프로세스 후 이온 주입 공정을 진행한다. 이온 주입 공정은 반도체 소자내에 불순물을 주입하는 방법으로써, 원하는 이온(불순물)을 선택 가속하여 목표물(wafer)에 소정의 양만큼 그리고 소정의 깊이로 선택적으로 주입시키는 물리적인 방법이다.
도 1b는 이온 주입 후 경화된 포토레지스트(102)의 단면도를 보여준다. 상기 경화의 이유는 높은 도펀트 비율과 에너지에 의해 포토레지스트 표면이 경화된다.
상기 이온 주입 공정 후 상기 경화된 포토레지스트(102)를 효과적으로 제거하기 위해 애싱(ashing) 공정 및 박리 공정을 진행한다.
도 1c는 상기 경화된 포토레지스트(102)의 애싱 공정 후 포토레지스트의 잔여물(103)이 남아 있는 모습을 보여주는 단면도이다. 실리콘 기판(100)에 애싱 공정은 H2SO4와 H2O2의 혼합용액이나 이것에 H2O를 첨가한 용액등으로 제거한다. 또는 산소(O2)가스의 방전중에서 드라이 애싱(dry ashing)하는 방법이 사용되고 있다. 상기 용액을 사용한 프로세스에는 용액의 처리, 작업 안정성 문제가 있고, 액체를 사 용한 프로세스를 꺼리는 반도체 소자의 제조 공정등에는 적합하지 않다. O2 플라즈마는 용액을 사용하는 방법에 비교하여 간단하고, 바탕재료가 금속등에 제한할 필요가 없다. 상기 O2 플라즈마를 이용한 애싱 공정은 온도에 비례하기 때문에 고온 상태에서 애싱 공정이 이루어진다.
드라이 애싱 방법은 소정의 제거 속도를 얻기 위해 필요한 방전중에 시료를 배치하므로 전술한 표면에 손상이나 레지스트의 잔여물이 생긴다.
상기 애싱 공정을 통해 포토레지스터가 완벽히 제거하는 것은 거의 불가능하며, 반복적인 처리를 통해 어느 정도까지 포토레지스트 제거가 가능하나 이에는 많은 비용과 시간이 소요된다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 포토레지스트 에칭 공정 이전에 산화막 증착 및 증착 후 습식 식각 공정을 추가하여, 이온 주입 공정 시 경화된 포토레지스트 제거를 위한 애싱 공정 및 상기 애싱 공정 시 제거되지 않은 포토레지스트 잔여물 제거를 위해 상기 산화막 식각 공정을 실시한다. 상기 포토레지스트 잔여물은 산화물 식각 시 제거되어 소자의 불량율을 감소 시키고, 반도체 제조 공정의 생산성 향상을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 CVD 단계, 단층 산화막 에칭 공정, 포토 에칭 공정, 이온 주입 공정, 애싱 공정, 산화막 에칭 공정를 포함하는 것을 특징으로 하는 반도체 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
반도체 소자는 매우 빠른 속도로 축소(scale down)되어지기 때문에, 사진 식각 공정에서 사용되어지는 포토레지스트 마스킹 공정의 수는 다양한 에칭(etching) 또는 이온 주입 요구로 인하여 현저하게 증가한다. 따라서, 포스트 마스킹 클리닝 공정의 수도 증가한다. 포토레지스트의 레이어(layer)가 반도체 웨이퍼 상에서 패턴 되어지고 다음으로 플라즈마 에칭 또는 이온 주입과 같은 제조공정을 받게된다. 패턴된 포토레지스트 레이어는 성능과 신뢰도와 관련하여 결과적인 반도체 장치에 유해하게 영향을 끼칠 수도 있는 포토레지스트 잔여물을 제거해야한다.
도 2a 내지 도 2f는 본 발명에 의한 반도체 제조 과정 단면도이다.
도 2a는 실리콘 기판위에 CVD 증착 공정을 실시한 산화막(201)의 단면도이다. 상기 공정은 애싱 공정 후 생기는 포토레지스트 잔여물이 산화막 상에 존재하도록 하기 위함이다. 상기 산화막(201)은 포토레지스트을 완전히 제거하기 위한 희생막이며, 산화막(201)은 TEOS(Tetra-ethoxy-silane)으로 200Å 이하로 증착한다. 상기 CVD 증착 시 온도는 600℃ 내지 700℃ 이며 TEOS 가스를 사용한다.
도 2b는 상기 산화막(201)과 포토레지스트(202)를 식각한 단면도이다. 상기 산화막(201)과 포토레지스트(202)는 습식 식각(wet etch) 방법으로 이루어진다. 상기 포토레지스트(202)는 실리콘 기판(200)에 미세 회로 패턴을 형성할 수 있게 하는 재료이다. 상기 포토레지스트는 i-line 레지스트, KrF 레지스트, ArF 레지스트, E-beam 레지스트, X-ray 레지스트 등으로 구분된다.
다음, 포토레지스트(202)는 노광 및 현상 공정을 통하여 포토레지스트 패턴을 형성한다.
도 2c는 내지 2d는 상기 공정 후 이온 주입과 상기 공정 후 포토레지스트 패턴의 표면이 경화된 것을 나타내는 단면도이다. 이온 주입 공정은 기판 상에 형성된 회로 패턴과 연결된 부분에 불순물을 미세한 가스 입자의 형태로 가속하여 기판의 내부에 침투시킴으로써 전자 소자의 특성을 만들어 둔다. 포토레지스트(203) 패턴이 원하는 영역 이외의 부분에 이온의 침투를 막아주는 역할을 한다. 상기 역할은 포토레지스트(203) 패턴의 표면이 경화되는 결과를 초래한다.
도 2e는 상기 포토레지트(202)을 제거하기 위한 애싱 공정 단계를 나타내는 단면도이다. 이온 주입 공정 동안 발생되는 포토레지스트 잔류물이나 건식 식각 공정동안 발생되는 포토레지스트 잔류물 또는 폴리머 등을 완전히 제거하기 어렵다. 특히 이온 주입 공정에서 마스크로 사용된 포토레지스트(202)는 전도성을 띄기 때문에 이러한 포토레지스트(202)를 완전히 제거하지 않을 경우에 기판(200)상에 형성되는 도선들 사이에 전기적인 단락을 유발하게 된다. H2SO4을 사용하여 포토레지스트 스트립 공정을 추가적으로 진행하여 경화된 포토레지스트 잔류물(203)을 제거 한다.
도 2f는 습식 식각 후 나타낸 실리콘 기판(200)이다. 상기 산화막(201) 표면에 여전히 잔존하고 있는 포토레지스트 잔류물(203)이 완전히 제거된다. 상기 공정후 스페이서 형성 공정 및 소자의 신뢰성이 향상된다.
상술한 본 발명의 반도체 제조 방법은 CVD 증착으로 산화막을 증착하여 이온 주입 공정 단계 시 생기는 경화된 포토레지스트 잔여물을 산화막 식각 공정시 함께 제거한다. 상기 공정은 산화막위에 남아있는 포토레지스트 잔여물을 효과적으로 제거하고, 소자의 불량 요소를 제거하며, 스페이서 형성 및 소자의 특성 향상을 도모하는 효과가 높기 때문이다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 제조 방법은 이온 주입 공정 시 생기는 경화된 포토레지스트를 애싱하고, 상기 애싱 과정에 제거되지 않은 포토레지스트 잔여물을 CVD 증착을 통해 만들어진 산화막과 같이 습식 식각 공정을 통해 완전히 제거한다. 상기 공정은 소자의 불량 요소를 제거하고, 스페이서 형성 및 소자의 특성 향상을 도모하는 효과가 있다.
Claims (4)
- 반도체 제조 방법에 있어서,기판 상에 산화막을 증착하는 단계;상기 산화막 상에 포토 레지스트 패턴을 형성하는 단계;상기 포토 레지스트 패턴을 마스크로 하여 상기 산화막을 식각하는 단계;상기 포토 레지스트와 노출된 기판에 이온 주입하는 단계;상기 포토 레지스트를 제거하는 애슁 단계; 및상기 포토 레지스트의 잔여물과 산화막을 습식 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 제조 방법.
- 제 1항에 있어서,상기 산화막 증착 시 CVD 방법으로 증착하는 것을 특징으로 하는 반도체 제조 방법.
- 제 1항에 있어서,상기 산화막은 TEOS 막으로, 두께는 100Å 내지 500Å이며, 공정온도는 600℃ 내지 700℃ 인것을 특징으로 하는 반도체 제조 방법.
- 제 1항에 있어서,상기 포토 레지스트 패턴을 마스크로 하여 상기 산화막을 식각하는 단계에서, 상기 산화막은 습식 식각 공정으로 제거되는 것을 특징으로 하는 반도체 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110003A KR100613097B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110003A KR100613097B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060072162A KR20060072162A (ko) | 2006-06-28 |
| KR100613097B1 true KR100613097B1 (ko) | 2006-08-16 |
Family
ID=37165388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040110003A KR100613097B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100613097B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027709A (ko) * | 1998-10-29 | 2000-05-15 | 김규현 | 비소 이온 주입후 실리콘웨이퍼의 결정결함 형성 억제 방법 |
-
2004
- 2004-12-22 KR KR1020040110003A patent/KR100613097B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027709A (ko) * | 1998-10-29 | 2000-05-15 | 김규현 | 비소 이온 주입후 실리콘웨이퍼의 결정결함 형성 억제 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1020000027709 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060072162A (ko) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524936B2 (en) | Process for removal of photoresist after post ion implantation | |
| US5811358A (en) | Low temperature dry process for stripping photoresist after high dose ion implantation | |
| US6358676B1 (en) | Method for reworking photoresist | |
| US6716570B2 (en) | Low temperature resist trimming process | |
| JP2010093264A (ja) | 半導体素子の微細パターンの形成方法 | |
| KR20120101358A (ko) | 이온주입 포토레지스트 스트립핑을 위한 스핀온 제제 및 방법 | |
| US20030222345A1 (en) | Stabilization of resist material through ion implantation | |
| US6406836B1 (en) | Method of stripping photoresist using re-coating material | |
| JP2639372B2 (ja) | 半導体装置の製造方法 | |
| KR100613097B1 (ko) | 반도체 제조 방법 | |
| KR100327771B1 (ko) | 이온충격공정을견디기위해화학처리된포토레지스트 | |
| KR20040031933A (ko) | 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 | |
| CN111834201A (zh) | 半导体工艺方法 | |
| US11803125B2 (en) | Method of forming a patterned structure and device thereof | |
| JP2007173730A (ja) | 半導体装置の製造方法 | |
| Mochiji et al. | Improved Dry Etching Resistance of Electron‐Beam Resist by Ion Exposure Process | |
| KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
| KR100197664B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100272517B1 (ko) | 반도체 소자의 마스크 제조 방법 | |
| KR100584498B1 (ko) | 포토레지스트 패턴 제거 방법 | |
| KR20110047872A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100383762B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100384784B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR20040005498A (ko) | 반도체 소자의 제조 방법 | |
| CN111627798A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100722 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |