KR100613090B1 - Pixel and Light Emitting Display Using The Same - Google Patents

Pixel and Light Emitting Display Using The Same Download PDF

Info

Publication number
KR100613090B1
KR100613090B1 KR1020040112531A KR20040112531A KR100613090B1 KR 100613090 B1 KR100613090 B1 KR 100613090B1 KR 1020040112531 A KR1020040112531 A KR 1020040112531A KR 20040112531 A KR20040112531 A KR 20040112531A KR 100613090 B1 KR100613090 B1 KR 100613090B1
Authority
KR
South Korea
Prior art keywords
transistor
pixel
supplied
data
scan
Prior art date
Application number
KR1020040112531A
Other languages
Korean (ko)
Other versions
KR20060073695A (en
Inventor
최상무
김홍권
권오경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040112531A priority Critical patent/KR100613090B1/en
Publication of KR20060073695A publication Critical patent/KR20060073695A/en
Application granted granted Critical
Publication of KR100613090B1 publication Critical patent/KR100613090B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 원하는 휘도의 영상을 표시할 수 있도록 한 화소에 관한 것이다.The present invention relates to a pixel capable of displaying an image of desired luminance.

본 발명의 화소는 발광소자와; 상기 발광소자와 접속되며 데이터신호에 대응되는 픽셀전류를 상기 발광소자로 공급하기 위한 화소회로와; 데이터선, 주사선 및 상기 화소회로와 접속되어 상기 데이터신호를 상기 화소회로로 공급하기 위한 제 1스위칭블록과; 상기 화소회로, 주사선 및 피드백선과 접속되며 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 제 2스위칭블록을 구비하며; 상기 화소회로는 상기 픽셀전류를 생성하기 위한 적어도 하나의 트랜지스터와, 상기 트랜지스터의 문턱전압에 대응하는 전압을 충전하기 위한 적어도 하나의 커패시터를 구비한다. The pixel of the present invention includes a light emitting element; A pixel circuit connected to the light emitting element and for supplying a pixel current corresponding to a data signal to the light emitting element; A first switching block connected to a data line, a scan line, and the pixel circuit to supply the data signal to the pixel circuit; A second switching block connected to the pixel circuit, the scan line, and the feedback line, for supplying the pixel current to the feedback line; The pixel circuit includes at least one transistor for generating the pixel current, and at least one capacitor for charging a voltage corresponding to the threshold voltage of the transistor.

이러한 구성에 의하여, 본 발명에서는 데이터에 대응하는 계조전류와 화소에서 흐르는 픽셀전류를 비교하고, 비교된 결과에 대응하여 픽셀전류가 계조전류와 유사한 전류값으로 변화되도록 계조전압(데이터신호)을 변경함으로써 원하는 휘도의 영상을 표시할 수 있다. 그리고, 본 발명에서는 화소들 각각이 트랜지스터의 문턱전압을 보상하는 구조를 갖기 때문에 1수평기간 동안 원하는 픽셀전류를 생성할 수 있다. With this arrangement, in the present invention, the gradation current corresponding to the data and the pixel current flowing in the pixel are compared, and the gradation voltage (data signal) is changed so that the pixel current is changed to a current value similar to the gradation current in response to the comparison result. Thus, an image of desired luminance can be displayed. In the present invention, since each pixel has a structure that compensates for the threshold voltage of the transistor, it is possible to generate a desired pixel current for one horizontal period.

Description

화소 및 이를 이용한 발광 표시장치{Pixel and Light Emitting Display Using The Same} Pixel and Light Emitting Display Using The Same}             

도 1은 종래의 발광 표시장치를 나타내는 도면이다.1 illustrates a conventional light emitting display device.

도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.2 is a diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.

도 3은 도 2에 도시된 데이터 집적회로의 실시예를 나타내는 블록도이다. 3 is a block diagram illustrating an embodiment of the data integrated circuit shown in FIG. 2.

도 4는 도 2에 도시된 데이터 집적회로의 다른 실시예를 나타내는 블록도이다. 4 is a block diagram illustrating another embodiment of the data integrated circuit shown in FIG. 2.

도 5는 도 3 및 도 4에 도시된 전압 조정부를 상세히 나타내는 블록도이다.FIG. 5 is a detailed block diagram illustrating the voltage adjuster illustrated in FIGS. 3 and 4.

도 6은 도 5에 도시된 스위칭소자의 턴-온 및 턴-오프 타이밍을 나타내는 도면이다.FIG. 6 is a diagram illustrating turn-on and turn-off timings of the switching device illustrated in FIG. 5.

도 7은 도 5에 도시된 전압 증감부에서 제어되는 전압범위를 나타내는 도면이다.FIG. 7 is a diagram illustrating a voltage range controlled by the voltage increase and decrease unit illustrated in FIG. 5.

도 8은 본 발명의 제 1실시예에 의한 화소를 개략적으로 나타내는 도면이다.8 is a diagram schematically illustrating a pixel according to a first embodiment of the present invention.

도 9는 도 8에 도시된 화소의 상세구조를 나타내는 도면이다.9 is a diagram illustrating a detailed structure of a pixel illustrated in FIG. 8.

도 10은 도 9에 도시된 화소로 공급되는 구동파형을 나타내는 도면이다.FIG. 10 is a diagram illustrating a driving waveform supplied to the pixel illustrated in FIG. 9.

도 11은 도 8에 도시된 화소의 다른 실시예를 나타내는 도면이다.FIG. 11 is a diagram illustrating another embodiment of the pixel illustrated in FIG. 8.

도 12는 도 11에 도시된 화소로 공급되는 구동파형을 나타내는 도면이다.FIG. 12 is a diagram illustrating a driving waveform supplied to the pixel illustrated in FIG. 11.

도 13 내지 도 14는 도 8에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.13 to 14 are diagrams illustrating still another embodiment of the pixel illustrated in FIG. 8.

도 15는 본 발명의 제 2실시예에 의한 화소를 개략적으로 나타내는 도면이다.15 is a diagram schematically showing a pixel according to a second embodiment of the present invention.

도 16은 도 15에 도시된 화소의 상세구조를 나타내는 도면이다.FIG. 16 is a diagram illustrating a detailed structure of the pixel illustrated in FIG. 15.

도 17은 도 16에 도시된 화소로 공급되는 구동파형을 나타내는 도면이다.17 is a diagram illustrating a driving waveform supplied to the pixel illustrated in FIG. 16.

도 18 내지 도 21은 도 15에 도시된 화소의 다른 실시예를 나타내는 도면이다.18 to 21 are diagrams illustrating other embodiments of the pixel illustrated in FIG. 15.

도 22는 화소들에 포함되는 화소회로의 다른 실시예를 나타내는 도면이다.22 is a diagram illustrating another embodiment of a pixel circuit included in pixels.

도 23은 도 15에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.FIG. 23 is a diagram illustrating still another embodiment of the pixel illustrated in FIG. 15.

도 24는 도 23에 도시된 화소의 구동방법을 나타내는 도면이다.24 is a diagram illustrating a method of driving the pixel illustrated in FIG. 23.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10,110 : 주사 구동부 20,120 : 데이터 구동부10,110: scan driver 20,120: data driver

30,130 : 화상 표시부 40,140 : 화소30,130: image display unit 40,140: pixel

50,150 : 타이밍 제어부 129 : 데이터 집적회로50,150: timing controller 129: data integrated circuit

144,145 : 스위칭블록 146 : 화소회로144,145: switching block 146: pixel circuit

200 : 쉬프트 레지스터부 210 : 샘플링 래치부200: shift register portion 210: sampling latch portion

220 : 홀딩 래치부 230 : 전압 디지털-아날로그 변환부220: holding latch portion 230: voltage digital to analog converter

240 : 전류 디지털-아날로그 변환부 250 : 전압 조정부240: current digital-analog converter 250: voltage regulator

252 : 비교부 254 : 전압 증감부252: comparator 254: voltage increase and decrease

256 : 제어부 260 : 버퍼부256: control unit 260: buffer unit

270 : 레벨 쉬프터부270 level shifter

본 발명은 화소 및 이를 이용한 발광 표시장치에 관한 것으로, 특히 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치에 관한 것이다.The present invention relates to a pixel and a light emitting display device using the same, and more particularly, to a pixel and a light emitting display device using the same to display an image of a desired brightness.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. The flat panel display includes a liquid crystal display, a field emission display, a plasma display panel, a light emitting display, and the like.

평판표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 자발광소자이다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응되는 전류를 발광소자로 공급함으로써 발광소자에서 빛이 발광되게 한다. Among the flat panel display devices, the light emitting display device is a self-light emitting device that generates light by recombination of electrons and holes. Such a light emitting display device has an advantage in that it has a fast response speed and is driven with low power consumption. In general, a light emitting display device emits light from a light emitting device by supplying a current corresponding to the data signal to the light emitting device using a transistor formed for each pixel.

도 1은 종래의 발광 표시장치를 나타내는 도면이다.1 illustrates a conventional light emitting display device.

도 1을 참조하면, 종래의 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(40)을 포함하는 화상 표시부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다. Referring to FIG. 1, a conventional light emitting display device includes an image display unit 30 including pixels 40 formed in an area partitioned by scan lines S1 to Sn and data lines D1 to Dm; Controlling the scan driver 10 for driving the scan lines S1 to Sn, the data driver 20 for driving the data lines D1 to Dm, the scan driver 10 and the data driver 20 The timing control part 50 is provided.

타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다.The timing controller 50 generates a data drive control signal DCS and a scan drive control signal SCS in response to the synchronization signals supplied from the outside. The data drive control signal DCS generated by the timing controller 50 is supplied to the data driver 20, and the scan drive control signal SCS is supplied to the scan driver 10. The timing controller 50 supplies the data Data supplied from the outside to the data driver 20.

주사 구동부(10)는 타이밍 제어부(50)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(10)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다. The scan driver 10 receives the scan drive control signal SCS from the timing controller 50. The scan driver 10 receiving the scan driving control signal SCS generates a scan signal and sequentially supplies the generated scan signal to the scan lines S1 to Sn.

데이터 구동부(20)는 타이밍 제어부(50)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(20)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다.The data driver 20 receives the data drive control signal DCS from the timing controller 50. The data driver 20 receiving the data driving control signal DCS generates a data signal and supplies the generated data signal to the data lines D1 to Dm in synchronization with the scan signal.

화상 표시부(30)는 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받아 각각의 화소들(40)로 공급한다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(40) 각각은 데이터신호에 대응하여 제 1전원(VDD)으로부터 발광소자를 경유하여 제 2전원(VSS)으로 흐르는 전류를 제어함으로써 데이터신호에 대응되는 빛을 생성한다.The image display unit 30 receives the first power source VDD and the second power source VSS from the outside and supplies the same to the pixels 40. Each of the pixels 40 supplied with the first power source VDD and the second power source VSS receives a current flowing from the first power source VDD to the second power source VSS via the light emitting element in response to the data signal. The control generates light corresponding to the data signal.

즉, 종래의 발광 표시장치에서 화소들(40) 각각은 데이터신호에 대응되어 소정 휘도의 빛을 생성한다. 하지만, 종래에는 화소들(40) 각각에 포함되는 트랜지스터의 문턱전압 불균일 등에 의하여 원하는 휘도의 빛이 생성되지 못한다. 그리고, 종래에는 데이터신호에 대응하여 화소들(40) 각각에서 실제 흐르는 전류를 측정 및 제어할 수 있는 방법이 없었다.That is, in the conventional light emitting display device, each of the pixels 40 generates light having a predetermined luminance in response to a data signal. However, in the related art, light having a desired luminance may not be generated due to a nonuniform threshold voltage of a transistor included in each of the pixels 40. In the related art, there is no method of measuring and controlling the current flowing in each of the pixels 40 in response to the data signal.

따라서, 본 발명의 목적은 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치를 제공하는 것이다.
Accordingly, an object of the present invention is to provide a pixel and a light emitting display device using the same to display an image having a desired luminance.

상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 발광소자와; 상기 발광소자와 접속되며 데이터신호에 대응되는 픽셀전류를 상기 발광소자로 공급하기 위한 화소회로와; 데이터선, 주사선 및 상기 화소회로와 접속되어 상기 데이터신호를 상기 화소회로로 공급하기 위한 제 1스위칭블록과; 상기 화소회로, 주사선 및 피드백선과 접속되며 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 제 2스위칭블 록을 구비하며; 상기 화소회로는 상기 픽셀전류를 생성하기 위한 적어도 하나의 트랜지스터와, 상기 트랜지스터의 문턱전압에 대응하는 전압을 충전하기 위한 적어도 하나의 커패시터를 구비하는 화소를 제공한다. In order to achieve the above object, the first aspect of the present invention and the light emitting device; A pixel circuit connected to the light emitting element and for supplying a pixel current corresponding to a data signal to the light emitting element; A first switching block connected to a data line, a scan line, and the pixel circuit to supply the data signal to the pixel circuit; A second switching block connected to the pixel circuit, the scan line, and the feedback line, for supplying the pixel current to the feedback line; The pixel circuit provides a pixel having at least one transistor for generating the pixel current and at least one capacitor for charging a voltage corresponding to the threshold voltage of the transistor.

바람직하게, 상기 제 1스위칭블록은 상기 주사선으로부터 주사신호가 공급될 때 상기 데이터선으로 공급되는 상기 데이터신호를 상기 화소회로로 공급하기 위한 적어도 하나의 트랜지스터를 구비한다. 상기 제 2스위칭블록은 상기 주사선으로 주사신호가 공급될 때 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 적어도 하나의 트랜지스터를 구비한다. Preferably, the first switching block includes at least one transistor for supplying the data signal supplied to the data line to the pixel circuit when a scan signal is supplied from the scan line. The second switching block includes at least one transistor for supplying the pixel current to the feedback line when a scan signal is supplied to the scan line.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 2 내지 도 24를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIG. 2 to FIG. 24 that can be easily implemented by those skilled in the art.

도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.2 is a diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시예에 의한 발광 표시장치는 주사선들(S1 내지 Sn), 데이터선들(D1 내지 Dm) 및 피드백선들(F1 내지 Fm)에 의하여 구획된 영역에 형성되는 화소들(140)을 포함하는 화상 표시부(130)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이 밍 제어부(150)를 구비한다.Referring to FIG. 2, a light emitting display device according to an exemplary embodiment of the present invention includes pixels formed in regions partitioned by scan lines S1 to Sn, data lines D1 to Dm, and feedback lines F1 to Fm. An image display unit 130 including 140, a scan driver 110 for driving the scan lines S1 to Sn, a data driver 120 for driving the data lines D1 to Dm, and a scan. A timing controller 150 for controlling the driver 110 and the data driver 120 is provided.

화상 표시부(130)는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En), 데이터선들(D1 내지 Dm) 및 피드백선들(F1 내지 Fm)에 접속되는 화소들(140)을 구비한다. 여기서, 발광 제어선들(E1 내지 En)은 화소(140)의 구성에 따라서 생략될 수도 있다. 주사선들(S1 내지 Sn)은 수평방향으로 형성되어 화소들(140)로 주사신호를 공급한다. 발광 제어선들(E1 내지 En)은 주사선들(S1 내지 Sn)과 나란하게 형성되어 화소들(140)로 발광 제어신호를 공급한다. The image display unit 130 includes pixels 140 connected to the scan lines S1 to Sn, the emission control lines E1 to En, the data lines D1 to Dm, and the feedback lines F1 to Fm. Here, the emission control lines E1 to En may be omitted according to the configuration of the pixel 140. The scan lines S1 to Sn are formed in a horizontal direction to supply scan signals to the pixels 140. The emission control lines E1 to En are formed in parallel with the scan lines S1 to Sn to supply the emission control signal to the pixels 140.

데이터선들(D1 내지 Dm)은 수직방향으로 형성되어 화소들(140)로 데이터신호를 공급한다. 피드백선들(F1 내지 Fm)은 화소들(140)로부터 공급되는 픽셀전류를 데이터 구동부(120)로 공급한다. 이를 위해, 피드백선들(F1 내지 Fm)은 데이터선들(D1 내지 Dm)과 나란하게 형성된다. 그리고, 피드백선들(F1 내지 Fm)은 현재 데이터신호가 공급되는 화소들(140)로부터 전류를 공급받는다. 다시 말하여, 현재 주사신호를 공급받는 화소들(140)에서 생성된 픽셀전류가 피드백선들(F1 내지 Fm)을 경유하여 데이터 구동부(120)로 공급된다. The data lines D1 to Dm are formed in the vertical direction to supply data signals to the pixels 140. The feedback lines F1 to Fm supply the pixel current supplied from the pixels 140 to the data driver 120. To this end, the feedback lines F1 to Fm are formed in parallel with the data lines D1 to Dm. The feedback lines F1 to Fm receive current from the pixels 140 to which the current data signal is supplied. In other words, the pixel current generated in the pixels 140 currently receiving the scan signal is supplied to the data driver 120 via the feedback lines F1 to Fm.

한편, 화소들(140)은 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는 화소들(140) 각각은 데이터선(D)으로부터의 데이터신호에 대응하여 제 1전원(VDD)으로부터 발광소자를 경유하여 제 2전원(VSS)으로 흐르는 전류를 제어한다. 그리고, 화소들(140)은 데이터신호가 공급될 때 데이터신호에 대응되는 전류(픽셀전류)를 피드백선(F)으로 공급한다. On the other hand, the pixels 140 are supplied with the first power source VDD and the second power source VSS from the outside. Each of the pixels 140 supplied with the first power source VDD and the second power source VSS has a second power source via the light emitting element from the first power source VDD in response to a data signal from the data line D. FIG. Control the current flowing to (VSS). The pixels 140 supply a current (pixel current) corresponding to the data signal to the feedback line F when the data signal is supplied.

타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다.The timing controller 150 generates a data drive control signal DCS and a scan drive control signal SCS in response to external synchronization signals. The data driving control signal DCS generated by the timing controller 150 is supplied to the data driver 120, and the scan driving control signal SCS is supplied to the scan driver 110. The timing controller 150 supplies the data Data supplied from the outside to the data driver 120.

주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다. 또한, 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 발광 제어신호를 생성하고, 생성된 발광 제어신호를 발광 제어선들(E1 내지 En)로 순차적으로 공급한다. The scan driver 110 receives the scan driving control signal SCS from the timing controller 150. The scan driver 110 supplied with the scan driving control signal SCS generates a scan signal and sequentially supplies the generated scan signal to the scan lines S1 to Sn. In addition, the scan driver 110 receiving the scan driving control signal SCS generates an emission control signal and sequentially supplies the generated emission control signal to the emission control lines E1 to En.

데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다. 여기서, 데이터 구동부(120)는 데이터신호로써 소정의 계조전압을 데이터선들(D)로 공급한다.The data driver 120 receives the data drive control signal DCS from the timing controller 150. The data driver 120 receiving the data driving control signal DCS generates a data signal and supplies the generated data signal to the data lines D1 to Dm in synchronization with the scan signal. Here, the data driver 120 supplies a predetermined gray scale voltage to the data lines D as a data signal.

그리고, 데이터 구동부(120)는 피드백선들(F1 내지 Fm)을 경유하여 화소들(140) 각각으로부터 픽셀전류를 공급받는다. 픽셀전류를 공급받은 데이터 구동부(120)는 픽셀전류의 전류값이 데이터(Data)에 대응되는 전류인지 체크한다. 예를 들어, 데이터(Data)의 비트수(또는 계조값)에 대응하여 화소(140)에서 흘러야 하는 픽셀전류가 10㎂인 경우 데이터 구동부(120)는 자신에게 공급되는 픽셀전류가 10㎂인지 체크한다. 여기서, 화소들(140) 각각에서 원하는 전류가 공급되지 않는 경우 데이터 구동부(120)는 화소들(140) 각각에서 원하는 전류가 흐를 수 있도록 계조전압을 변경한다. 이를 위해, 데이터 구동부(120)는 j(j는 자연수)개의 채널로 구성되는 적어도 하나 이상의 데이터 집적회로(129)를 구비한다. 도 2에서는 도시의 편의성을 위하여 데이터 구동부(120)에 2개의 데이터 집적회로(129)를 도시하였다. The data driver 120 receives the pixel current from each of the pixels 140 via the feedback lines F1 to Fm. The data driver 120 receiving the pixel current checks whether the current value of the pixel current corresponds to the data. For example, when the pixel current to flow in the pixel 140 corresponding to the number of bits (or gradation value) of the data (Data) is 10 ㎂, the data driver 120 checks whether the pixel current supplied to it is 10 ㎂ do. Here, when the desired current is not supplied from each of the pixels 140, the data driver 120 changes the gray voltage so that a desired current flows from each of the pixels 140. To this end, the data driver 120 includes at least one data integrated circuit 129 including j channels (where j is a natural number). In FIG. 2, two data integrated circuits 129 are illustrated in the data driver 120 for convenience of illustration.

도 3은 도 2에 도시된 데이터 집적회로를 상세히 나타내는 도면이다.3 is a view illustrating in detail the data integrated circuit shown in FIG. 2.

도 3을 참조하면, 데이터 집적회로(129)는 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(200)와, 샘플링 신호에 응답하여 데이터(Data)를 순차적으로 저장하기 위한 샘플링 래치부(210)와, 샘플링 래치부(210)의 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터(Data)들을 전압 디지털-아날로그 변환부(이하, "VDAC부"라 함)(230) 및 전류 디지털-아날로그 변환부(이하 "IDAC부"라 함)(240)로 공급하기 위한 홀딩 래치부(220)와, 데이터(Data)의 계조값에 대응하여 계조전압(Vdata)을 생성하는 VDAC부(230)와, 데이터(Data)의 계조값에 대응하여 계조전류(Idata)를 생성하는 IDAC부(240)와, 피드백선들(F1 내지 Fj)로부터 공급되는 픽셀전류(Ipixel)에 대응하여 계조전압(Vdata)을 변경시키기 위한 전압 조정블록(250)과, 전압 조정블록(250)으로부터 공급되는 계조전압(Vdata)을 데이터선들(D1 내지 Dj)로 공급하기 위한 버퍼부(260)를 구비한다. Referring to FIG. 3, the data integrated circuit 129 may include a shift register unit 200 for sequentially generating sampling signals, and a sampling latch unit 210 for sequentially storing data in response to the sampling signals. The data data of the sampling latch unit 210 may be temporarily stored, and the stored data may be stored in a voltage digital-to-analog converter (hereinafter referred to as a "VDAC unit") 230 and a current digital-to-analog converter. Holding latch 220 for supplying to the 240 (hereinafter referred to as " IDAC unit "), VDAC unit 230 for generating a gradation voltage Vdata corresponding to the gradation value of data Data, and data Changing the gray scale voltage Vdata in response to the IDAC unit 240 generating the gray scale current Idata corresponding to the gray scale value of Data and the pixel current Ipixel supplied from the feedback lines F1 to Fj. The voltage adjusting block 250 and the gray scale voltage Vdata supplied from the voltage adjusting block 250 A buffer unit 260 for supplying the data lines D1 to Dj is provided.

쉬프트 레지스터부(200)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(200)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링신호를 생성한다. 이를 위해, 쉬프트 레지스터부(200)는 j개의 쉬프트 레지스터(2001 내지 200j)를 구비한다. The shift register unit 200 receives a source shift clock SSC and a source start pulse SSP from the timing controller 150. The shift register unit 200 supplied with the source shift clock SSC and the source start pulse SSP generates j sampling signals sequentially while shifting the source start pulse SSP every one period of the source shift clock SSC. do. To this end, the shift register unit 200 includes j shift registers 2001 to 200j.

샘플링 래치부(210)는 쉬프트 레지스터(200)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(210)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(2101 내지 210j)를 구비한다. 그리고, 각각의 샘플링 래치들(2101 내지 210j)은 데이터(Data)의 비트수에 대응되는 크기를 갖느다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치(2101 내지 210j) 각각은 k비트의 크기로 설정된다. The sampling latch unit 210 sequentially stores data Data in response to sampling signals sequentially supplied from the shift register 200. Here, the sampling latch unit 210 includes j sampling latches 2101 to 210j to store j data. Each of the sampling latches 2101 to 210j has a size corresponding to the number of bits of the data. For example, when the data are k bits, each of the sampling latches 2101 to 210j is set to a size of k bits.

홀딩 래치부(220)는 소스 출력 인에이블(SOE) 신호가 입력될 때 샘플링 래치부(210)로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀딩 래치부(220)는 소스 출력 인에이블(SOE) 신호가 입력될 때 자신에게 저장된 데이터(Data)를 VDAC부(230) 및 IDAC부(240)로 공급한다. 이를 위해, 홀딩 래치부(220)는 k비트로 설정된 j개의 홀딩 래치(2201 내지 220j)를 구비한다. The holding latch unit 220 receives data from the sampling latch unit 210 and stores the data when the source output enable signal SOE is input. The holding latch unit 220 supplies data stored therein to the VDAC unit 230 and the IDAC unit 240 when the source output enable signal SOE is input. To this end, the holding latch unit 220 includes j holding latches 2201 to 220j set to k bits.

VDAC부(230)는 데이터(Data)의 비트값(즉, 계조값)에 대응하여 계조전압(Vdata)을 생성하고, 생성된 계조전압(Vdata)을 전압 조정블록(250)으로 공급한다. 여기서, VDAC부(230)는 홀딩 래치부(220)로부터 공급되는 j개의 데이터(Data)에 대응하여 j개의 계조전압(Vdata)을 생성한다.The VDAC unit 230 generates a gray voltage Vdata corresponding to a bit value (that is, a gray value) of the data Data, and supplies the generated gray voltage Vdata to the voltage adjusting block 250. Here, the VDAC unit 230 generates j gray voltages Vdata corresponding to j data Data supplied from the holding latch unit 220.

IDAC부(240)는 데이터(Data)의 비트값에 대응하여 계조전류(Idata)를 생성하고, 생성된 계조전류(Idata)를 전압 조정블록(250)로 공급한다. 여기서, IDAC부 (240)는 홀딩 래치부(220)로부터 공급되는 j개의 데이터(Data)에 대응하여 j개의 계조전류(Idata)를 생성한다.The IDAC unit 240 generates a gradation current Idata corresponding to the bit value of the data, and supplies the generated gradation current Idata to the voltage adjusting block 250. Here, the IDAC unit 240 generates j gradation currents Idata corresponding to j data Data supplied from the holding latch unit 220.

전압 조정블록(250)은 계조전압(Vdata), 계조전류(Idata) 및 픽셀전류(Ipixel)를 공급받는다. 계조전압(Vdata), 계조전류(Idata) 및 픽셀전류(Ipixel)를 공급받은 전압 조정블록(250)은 계조전류(Idata)와 픽셀전류(Ipixel)의 전류차를 비교하고, 비교된 전류차에 대응되어 계조전압(Vdata)을 조정한다. 이상적으로 전압 조정블록(250)은 계조전류(Idata)와 픽셀전류(Ipixel)가 동일한 값으로 설정될 수 있도록 계조전압(Vdata)의 전압값을 조정한다. 이를 위하여, 전압 조정블록(250)은 j개의 전압 조정부(2501 내지 250j)를 구비한다.The voltage adjustment block 250 is supplied with a gray voltage Vdata, a gray current Idata, and a pixel current Ipixel. The voltage adjusting block 250 supplied with the gradation voltage Vdata, the gradation current Idata, and the pixel current Ipixel compares the current difference between the gradation current Idata and the pixel current Ipixel, and compares the current difference with each other. Correspondingly, the gradation voltage Vdata is adjusted. Ideally, the voltage adjusting block 250 adjusts the voltage value of the gray voltage Vdata so that the gray current Idata and the pixel current Ipixel can be set to the same value. To this end, the voltage adjusting block 250 includes j voltage adjusting units 2501 to 250j.

버퍼부(260)는 전압 조정블록(250)으로부터 공급되는 계조전압(Vdata)을 j개의 데이터선들(D1 내지 Dj)로 공급한다. 이를 위해, 버퍼부(260)는 j개의 버퍼(2601 내지 260j)를 구비한다. The buffer unit 260 supplies the gray voltage Vdata supplied from the voltage adjusting block 250 to the j data lines D1 to Dj. To this end, the buffer unit 260 includes j buffers 2601 to 260j.

한편, 본 발명에서는 도 4와 같이 홀딩 래치부(220)와 VDAC부(230) 및 IDAC부(240)의 사이에 레벨 쉬프터부(270)를 더 포함할 수 있다. 레벨 쉬프터부(270)는 홀딩 래치부(220)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 VDAC부(230) 및 IDAC부(240)로 공급한다. 외부 시스템으로부터 데이터 집적회로(129)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 전압레벨에 대응되는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 데이터 집적회로(129)외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬트터부(270)에서 높은 전압레벨로 승압시킨 다.Meanwhile, in the present invention, as shown in FIG. 4, the level shifter unit 270 may be further included between the holding latch unit 220, the VDAC unit 230, and the IDAC unit 240. The level shifter unit 270 increases the voltage level of the data Data supplied from the holding latch unit 220 and supplies it to the VDAC unit 230 and the IDAC unit 240. When data having a high voltage level is supplied to the data integrated circuit 129 from an external system, a manufacturing cost increases because circuit components corresponding to the voltage level need to be installed. Therefore, the data Data having a low voltage level is supplied from the outside of the data integrated circuit 129, and the data Sheet having the low voltage level is boosted by the level sheeter 270 to a high voltage level.

도 5는 도 4에 도시된 전압 조정부를 상세히 나타내는 도면이다. 도 5에서는 설명의 편의성을 위하여 j번째 전압 조정부(250j)를 도시하기로 한다.FIG. 5 is a view illustrating in detail the voltage adjusting unit illustrated in FIG. 4. In FIG. 5, the j th voltage adjustor 250j is illustrated for convenience of description.

도 5를 참조하면, 본 발명의 전압 조정부(250j)는 비교부(252), 전압 증감부(254), 제어부(256), 커패시터(C) 및 스위칭소자(M1)를 구비한다. Referring to FIG. 5, the voltage adjuster 250j includes a comparator 252, a voltage increase and decrease unit 254, a controller 256, a capacitor C, and a switching device M1.

스위칭소자(M1)는 VDAC부(230)와 버퍼(260j) 사이에 설치된다. 이와 같은 스위칭소자(M1)는 제어부(256)의 제어에 의하여 턴-온 또는 턴-오프된다. 실제로, 스위칭소자(M1)는 도 6과 같이 1수평기간 중 데이터신호 공급기간(제 1기간)에만 턴-온되고, 그 외의 피드백 기간(제 2기간)에는 턴-오프된다.The switching element M1 is provided between the VDAC unit 230 and the buffer 260j. The switching device M1 is turned on or turned off under the control of the controller 256. In practice, the switching element M1 is turned on only in the data signal supply period (first period) during one horizontal period as shown in Fig. 6, and is turned off in the other feedback period (second period).

커패시터(C)는 스위칭소자(M1)와 버퍼(260j)의 공통단자인 제 1노드(N1)와 전압 증감부(254) 사이에 설치된다. 제 1노드(N1)와 전압 증감부(254) 사이에 설치된 제 1커패시터(C1)는 전압 증감부(254)로부터 공급되는 전압에 대응하여 제 1노드(N1)의 전압값을 증감시킨다. 즉, 전압 증감부(254)에서 높은 전압이 공급되면 커패시터(C)에 의하여 제 1노드(N1)의 전압값이 증가되고, 전압 증감부(254)에서 낮은 전압이 공급되면 커패시터(C)에 의하여 제 1노드(N1)의 전압값이 감소된다. The capacitor C is provided between the first node N1, which is a common terminal of the switching element M1, and the buffer 260j, and the voltage increase / decrease unit 254. The first capacitor C1 provided between the first node N1 and the voltage increase / decrease unit 254 increases or decreases the voltage value of the first node N1 in response to the voltage supplied from the voltage increase / decrease unit 254. That is, when a high voltage is supplied from the voltage increase / decrease unit 254, the voltage value of the first node N1 is increased by the capacitor C. When a low voltage is supplied from the voltage increase / decrease unit 254, the capacitor C is increased. As a result, the voltage value of the first node N1 is reduced.

비교부(252)는 IDAC부(240)로부터 계조전류(Idata)를 공급받고, 화소(140)로부터 픽셀전류(Ipixel)를 공급받는다. 여기서, 픽셀전류(Ipixel)는 현재 데이터신호가 공급되는 화소(140)로부터 공급된다. 픽셀전류(Ipixel) 및 계조전류(Idata) 를 공급받은 비교부(252)는 계조전류(Idata)와 픽셀전류(Ipixel)를 비교하고, 비교된 결과에 대응하는 제 1제어신호 또는 제 2제어신호를 전압 증감부(254)로 공급한다. 예를 들어, 비교부(252)는 계조전류(Idata)가 픽셀전류(Ipixel)보다 큰 경우 제 1제어신호를 생성하고, 계조전류(Idata)가 픽셀전류(Ipixel)보다 작은 경우 제 2제어신호를 생성하여 전압 증감부(254)로 공급한다.The comparator 252 receives the gradation current Idata from the IDAC unit 240 and the pixel current Ipixel from the pixel 140. Here, the pixel current Ipixel is supplied from the pixel 140 to which the current data signal is supplied. The comparison unit 252, which receives the pixel current Ipixel and the gradation current Idata, compares the gradation current Idata and the pixel current Ipixel, and compares the first control signal or the second control signal corresponding to the result of the comparison. Is supplied to the voltage increase / decrease unit 254. For example, the comparator 252 generates the first control signal when the gradation current Idata is greater than the pixel current Ipixel, and the second control signal when the gradation current Idata is smaller than the pixel current Ipixel. Is generated and supplied to the voltage increase / decrease unit 254.

전압 증감부(254)는 제 1제어신호 또는 제 2제어신호에 대응되는 전압값을 커패시터(C)로 공급한다. 예를 들어, 전압 증감부(254)는 제 1제어신호가 입력될 때 제 1노드(N1)의 전압이 낮아지도록 소정 전압을 커패시터(C)로 공급한다. 여기서, 제 1노드(N1)의 전압(즉, 계조전압(Vdata))이 하강하면 화소들(140)에서 흐르는 픽셀전류(Ipixel)값이 증가된다. 그리고, 전압 증감부(254)는 제 2제어신호가 입력될 때 제 1노드(N1)의 전압이 상승되도록 소정 전압을 커패시터(C)로 공급한다. 여기서, 제 1노드(N1)의 전압(즉, 계조전압(Vdata))이 상승하면 화소들(140)에서 흐르는 픽셀전류(Ipixel)값이 감소된다. The voltage increase / decrease unit 254 supplies a voltage value corresponding to the first control signal or the second control signal to the capacitor C. For example, the voltage increase / decrease unit 254 supplies a predetermined voltage to the capacitor C so that the voltage of the first node N1 is lowered when the first control signal is input. Here, when the voltage of the first node N1 (ie, the gray voltage Vdata) falls, the pixel current Ipixel flowing in the pixels 140 increases. The voltage increasing / decreasing unit 254 supplies a predetermined voltage to the capacitor C so that the voltage of the first node N1 is increased when the second control signal is input. Herein, when the voltage of the first node N1 (ie, the gray voltage Vdata) increases, the pixel current Ipixel flowing in the pixels 140 decreases.

제어부(256)는 1수평기간(1H) 중 데이터신호 공급기간 동안 스위칭소자(M1)를 턴-온시키고, 피드백기간 동안 스위칭소자(M1)를 턴-오프시킨다. 그리고, 제어부(256)는 피드백기간 동안 서서히 증가되는 카운팅신호를 전압 증감부(254)로 공급된다. 예를 들어, 제어부(256)는 "1"로부터 "l"(l은 자연수)까지 증가되는 카운팅신호를 전압 증감부(254)로 공급한다. 이를 위하여, 제어부(256)의 내부에는 도시되지 않은 카운터가 포함된다. 제어부(256)의 카운팅신호는 리셋신호(Reset)가 공급될 때 초기화된다. 여기서, 리셋신호(Reset)는 1수평기간 단위로 공급되는 신호로 설정된다. 예를 들어, 리셋신호(Reset)는 수평 동기신호(H) 또는 주사신호 등으로 이용될 수 있다. The controller 256 turns on the switching element M1 during the data signal supply period during one horizontal period 1H, and turns off the switching element M1 during the feedback period. The controller 256 supplies a counting signal that gradually increases during the feedback period to the voltage increase / decrease unit 254. For example, the control unit 256 supplies a counting signal that increases from "1" to "l" (l is a natural number) to the voltage increase / decrease unit 254. To this end, a counter (not shown) is included in the control unit 256. The counting signal of the controller 256 is initialized when the reset signal Reset is supplied. Here, the reset signal Reset is set to a signal supplied in units of one horizontal period. For example, the reset signal Reset may be used as the horizontal synchronization signal H or the scan signal.

동작과정을 상세히 설명하면, 먼저 제어부(256)는 1수평기간(1H) 중 데이터신호 공급기간 동안 스위칭소자(M1)를 턴-온시킨다. 스위칭소자(M1)가 턴-온되면 VDAC부(230)로부터 공급되는 계조전압(Vdata)이 버퍼(260j)를 경유하여 데이터선(Dj)으로 공급된다. 데이터선(Dj)으로 공급된 계조전압(Vdata)은 데이터신호로써 주사신호에 의해 선택된 화소(140)로 공급된다. 데이터신호를 공급받은 화소(140)는 데이터신호에 대응되는 픽셀전류(Ipixel)를 피드백선(Fj)으로 공급한다. Referring to the operation process in detail, first, the control unit 256 turns on the switching element M1 during the data signal supply period during one horizontal period 1H. When the switching device M1 is turned on, the gray voltage Vdata supplied from the VDAC unit 230 is supplied to the data line Dj via the buffer 260j. The gray voltage Vdata supplied to the data line Dj is supplied to the pixel 140 selected by the scan signal as a data signal. The pixel 140 receiving the data signal supplies the pixel current Ipixel corresponding to the data signal to the feedback line Fj.

이후, 1수평기간(1H) 중 피드백기간 동안 제어부(256)는 스위칭소자(M1)를 턴-오프 시킨다. 스위칭소자(M1)가 턴-오프되면 제 1노드(N1)가 플로팅된다. 이때, 제 1노드(N1)는 도시되지 않은 기생 커패시터 등에 의하여 계조전압(Vdata)의 전압을 유지한다. Thereafter, the control unit 256 turns off the switching element M1 during the feedback period of one horizontal period 1H. When the switching device M1 is turned off, the first node N1 is floated. At this time, the first node N1 maintains the voltage of the gray voltage Vdata by a parasitic capacitor (not shown).

피드백기간 동안 비교부(252)는 IDAC부(240)로부터 공급되는 계조전류(Idata)와 픽셀전류(Ipixel)를 공급받는다. 여기서, 계조전류(Idata)는 데이터(data)에 대응하여 화소(140)에서 실제로 흘러야되는 이상적인 전류값이고, 픽셀전류(Ipixel)는 화소(140)에서 실제 흐르는 전류값이다. 픽셀전류(Ipixel) 및 계조전류(Idata)를 공급받은 비교부(252)는 픽셀전류(Ipixel) 및 계조전류(Idata)를 비교하고, 비교 결과에 대응하여 제 1제어신호 또는 제 2제어신호를 생성하여 전압 증감부(254)로 공급한다. During the feedback period, the comparator 252 receives the gradation current Idata and the pixel current Ipixel supplied from the IDAC unit 240. Here, the gradation current Idata is an ideal current value that should actually flow in the pixel 140 in response to the data, and the pixel current Ipixel is a current value that actually flows in the pixel 140. The comparison unit 252, which is supplied with the pixel current Ipixel and the gradation current Idata, compares the pixel current Ipixel and the gradation current Idata, and applies the first control signal or the second control signal in response to the comparison result. It generates and supplies to the voltage increase and decrease unit 254.

피드백기간 동안 제어부(256)는 "1"로부터 "l"까지 증가되는 카운팅신호를 전압 증감부(254)로 공급한다. 카운팅신호를 공급받은 전압 증감부(254)는 비교부(252)로부터 공급되는 제 1제어신호 또는 제 2제어신호에 대응하여 커패시터(C)로 소정의 전압값을 공급한다. 여기서, 전압 증감부(254)는 제 1제어신호 또는 제 2제어신호에 대응하여 계조전류(Idata)와 픽셀전류(Ipixel)가 동일 또는 유사해질 수 있도록 커패시터(C)로 공급되는 전압값을 제어한다. 그러면, 제 1노드(N1)의 전압값이 커패시터(C)로 공급되는 전압값에 대응하여 변화된다. 즉, 커패시터(C)로 공급되는 전압값에 대응하여 제 1노드(N1)에 인가된 계조전압(Vdata)이 변화되고, 이 변화된 전압은 버퍼(260i)를 경유하여 화소(140)로 공급된다.During the feedback period, the controller 256 supplies a counting signal that is increased from " 1 " to " l " to the voltage increase / decrease unit 254. The voltage increase / decrease unit 254 receiving the counting signal supplies a predetermined voltage value to the capacitor C in response to the first control signal or the second control signal supplied from the comparator 252. Here, the voltage increase / decrease unit 254 controls the voltage value supplied to the capacitor C so that the gradation current Idata and the pixel current Ipixel may be the same or similar to the first control signal or the second control signal. do. Then, the voltage value of the first node N1 is changed corresponding to the voltage value supplied to the capacitor C. That is, the gray voltage Vdata applied to the first node N1 is changed in correspondence to the voltage value supplied to the capacitor C, and the changed voltage is supplied to the pixel 140 via the buffer 260i. .

그러면, 화소(140)에서는 변화된 계조전압(Vdata)에 대응하는 픽셀전류(Ipixel)가 생성된다. 실제로, 본 발명에서는 피드백기간 동안 이와 같은 과정을 l번 반복하면서 화소(140)에 흐르는 픽셀전류(Ipixel)를 대략 계조전류(Idata)와 동일하도록 제어한다. Then, the pixel 140 generates the pixel current Ipixel corresponding to the changed gray voltage Vdata. In practice, the present invention controls the pixel current Ipixel flowing through the pixel 140 to be approximately equal to the gradation current Idata while repeating the above process l times during the feedback period.

한편, 전압 증감부(254)에서 증감되는 전압범위는 카운팅신호에 의하여 결정된다. 예를 들어, 전압 증감부(254)는 첫번째 카운팅신호(예를 들면, "1")가 공급될 때 도 7과 같이 제 1전압(V1)의 범위내에서 전압을 증감한다. 그리고, 전압 증감부(254)는 두번째 카운팅신호(예를 들면, "2")가 공급될 때 제 1전압(V1)보다 낮은 제 2전압(V2)의 범위내에서 전압을 증감한다. 여기서, 제 2전압(V2)은 제 1전압(V1)의 대략 1/2로 설정될 수 있다. 그리고, 전압 증감부(254)는 세번째 카운팅신호(예를 들면, "3")가 공급될 때 제 2전압(V2)보다 낮은 제 3전압(V3)의 범위내에서 전압을 증감한다. 즉, 카운팅신호가 증가될 수록 전압 증감부(254)에서 증감 되는 전압범위는 낮아진다. 여기서, 낮아지는 전압범위는 이전 전압범위의 1/2로 설정될 수 있다. 이와 같은 방식으로 전압 증감부(254)는 계조전압(Idata) 및 픽셀전류(Ipixel)가 동일 또는 유사해질 수 있도록 커패시터(C)로 공급되는 전압를 제어한다.On the other hand, the voltage range which is increased or decreased in the voltage increase / decrease unit 254 is determined by the counting signal. For example, the voltage increase / decrease unit 254 increases or decreases the voltage within the range of the first voltage V1 as shown in FIG. 7 when the first counting signal (eg, “1”) is supplied. The voltage increasing / decreasing unit 254 increases or decreases the voltage within the range of the second voltage V2 lower than the first voltage V1 when the second counting signal (eg, “2”) is supplied. Here, the second voltage V2 may be set to about 1/2 of the first voltage V1. The voltage increasing / decreasing unit 254 increases or decreases the voltage within the range of the third voltage V3 lower than the second voltage V2 when the third counting signal (eg, “3”) is supplied. That is, as the counting signal increases, the voltage range increased or decreased in the voltage increase / decrease unit 254 is lowered. Here, the lowering voltage range may be set to 1/2 of the previous voltage range. In this manner, the voltage increase / decrease unit 254 controls the voltage supplied to the capacitor C so that the gray voltage Idata and the pixel current Ipixel can be the same or similar.

도 8은 본 발명의 제 1실시예에 의한 화소를 나타내는 도면이다. 도 8에서는 설명의 편의성을 위하여 제 m데이터선(Dm) 및 제 n주사선(Sn)에 접속된 화소를 도시하기로 한다.8 is a diagram illustrating a pixel according to a first embodiment of the present invention. In FIG. 8, pixels connected to the m-th data line Dm and the n-th scan line Sn are illustrated for convenience of description.

도 8을 참조하면, 본 발명의 제 1실시예에 의한 화소(140)는 발광소자(OLED)와, 제 n주사선(Sn) 및 제 m데이터선(Dm)에 접속되는 제 1스위칭블록(144)과, 제 m데이터선(Dm)으로부터 공급되는 계조전압(Vdata : 데이터신호)에 대응되는 픽셀전류(Ipixel)를 발광소자(OLED)로 공급하기 위한 화소회로(146)와, 화소회로(146)로부터의 픽셀전류(Ipixel)를 제 m피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급하기 위한 제 2스위칭블록(145)을 구비한다. Referring to FIG. 8, the pixel 140 according to the first embodiment of the present invention includes a first switching block 144 connected to the light emitting device OLED, the nth scan line Sn, and the mth data line Dm. ), A pixel circuit 146 for supplying a pixel current Ipixel corresponding to the grayscale voltage Vdata (data signal) supplied from the m-th data line Dm to the light emitting element OLED, and a pixel circuit 146. And a second switching block 145 for supplying the pixel current Ipixel from) to the data driver 120 via the mth feedback line Fm.

제 1스위칭블록(144)은 제 n주사선(Sn)으로부터 공급되는 주사신호에 대응되어 제 m데이터선(Dm)으로부터 공급되는 데이터신호를 화소회로(146)로 공급한다. 이를 위해, 제 1스위칭블록(144)은 적어도 하나의 트랜지스터를 구비한다.The first switching block 144 supplies the data signal supplied from the mth data line Dm to the pixel circuit 146 in response to the scan signal supplied from the nth scan line Sn. To this end, the first switching block 144 includes at least one transistor.

제 2스위칭블록(145)은 제 n주사선(Sn)으로부터 공급되는 주사신호에 대응되어 화소회로(146)로부터 픽셀전류(Ipixel)를 제 m피드백선(Fm)으로 공급한다. 이를 위해, 제 2스위칭블록(145)은 적어도 하나의 트랜지스터를 구비한다. The second switching block 145 supplies the pixel current Ipixel from the pixel circuit 146 to the mth feedback line Fm in response to a scan signal supplied from the nth scan line Sn. To this end, the second switching block 145 includes at least one transistor.

화소회로(146)는 제 m데이터선(Dm)으로부터 제 1스위칭블록(144)을 경유하여 계조전압(Vdata)을 공급받는다. 계조전압(Vdata)을 공급받은 화소회로(146)는 계조전압(Vdata)에 대응하는 픽셀전류(Ipixel)를 제 2스위칭블록(145) 또는 발광소자(OLED)로 공급한다. 여기서, 화소회로(146)는 자신에게 포함된 트랜지스터의 문턱전압을 보상할 수 있는 구조를 갖는다. 실제로, 화소회로(146)는 현재 공지되어 트랜지스터의 문턱전압을 보상할 수 있는 다양한 회로들 중 어느 하나로 선택될 수 있다. The pixel circuit 146 receives the grayscale voltage Vdata from the mth data line Dm via the first switching block 144. The pixel circuit 146 supplied with the gray voltage Vdata supplies the pixel current Ipixel corresponding to the gray voltage Vdata to the second switching block 145 or the light emitting device OLED. Here, the pixel circuit 146 has a structure capable of compensating the threshold voltage of the transistor included therein. In practice, the pixel circuit 146 may be selected from any of a variety of circuits currently known and capable of compensating for the threshold voltage of transistors.

도 9는 도 8에 도시된 본 발명의 제 1실시예에 의한 화소를 상세히 나타내는 회로도이다.FIG. 9 is a circuit diagram illustrating in detail a pixel according to the first embodiment of the present invention shown in FIG. 8.

도 9을 참조하면, 제 1스위칭블록(144)은 제 1트랜지스터(M11)를 구비한다. 제 1트랜지스터(M11)의 제 1전극은 제 m데이터선(Dm)과 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 화소회로(146)에 접속된다. 이와 같은 제 1트랜지스터(M10)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온된다. 한편, 제 1전극은 소오스전극 및 드레인전극 중 어느 하나를 의미하며, 제 2전극은 제 1전극과 다른 전극을 의미한다. 예를 들어, 제 1전극이 소오스전극으로 설정될 때 제 2전극은 드레인전극으로 설정된다. Referring to FIG. 9, the first switching block 144 includes a first transistor M11. The first electrode of the first transistor M11 is connected to the mth data line Dm, and the gate electrode is connected to the nth scan line Sn. The second electrode of the first transistor M11 is connected to the pixel circuit 146. The first transistor M10 is turned on when the scan signal is supplied to the nth scan line Sn. Meanwhile, the first electrode means any one of the source electrode and the drain electrode, and the second electrode means an electrode different from the first electrode. For example, when the first electrode is set as the source electrode, the second electrode is set as the drain electrode.

제 2스위칭블록(145)은 제 2트랜지스터(M12)를 구비한다. 제 2트랜지스터(M12)의 제 1전극은 화소회로(146)에 접속되고, 제 2전극은 제 m피드백선(Fm)과 접속된다. 그리고, 제 2트랜지스터(M12)의 게이트전극은 제 n주사선(Sn)에 접속된 다. 이와 같은 제 2트랜지스터(M12)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온된다. The second switching block 145 has a second transistor M12. The first electrode of the second transistor M12 is connected to the pixel circuit 146, and the second electrode is connected to the mth feedback line Fm. The gate electrode of the second transistor M12 is connected to the nth scan line Sn. The second transistor M12 is turned on when the scan signal is supplied to the nth scan line Sn.

화소회로(146)는 제 3트랜지스터(M13), 제 4트랜지스터(M14), 제 5트랜지스터(M15), 제 6트랜지스터(M16), 제 7트랜지스터(M17), 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다. 제 3트랜지스터(M13)(또는 구동 트랜지스터)의 제 1전극은 제 1전원(VDD)에 접속되고, 게이트전극은 제 1커패시터(C1)에 접속된다. 그리고, 제 3트랜지스터(M13)의 제 2전극은 제 6트랜지스터(M16)의 제 1전극에 접속된다. 이와 같은 제 3트랜지스터(M13)는 계조전압(Vdata)에 대응하여 제 1전원(VDD)으로부터 발광소자(OLED)로 흐르는 픽셀전류(Ipixel)를 제어한다. The pixel circuit 146 includes the third transistor M13, the fourth transistor M14, the fifth transistor M15, the sixth transistor M16, the seventh transistor M17, the first capacitor C1, and the second transistor M13. Capacitor C2 is provided. The first electrode of the third transistor M13 (or the driving transistor) is connected to the first power source VDD, and the gate electrode is connected to the first capacitor C1. The second electrode of the third transistor M13 is connected to the first electrode of the sixth transistor M16. The third transistor M13 controls the pixel current Ipixel flowing from the first power supply VDD to the light emitting device OLED in response to the gray voltage Vdata.

제 1커패시터(C1)는 제 1스위칭블록(144) 및 제 3트랜지스터(M13)의 게이트전극 사이에 접속된다. 이와 같은 제 1트랜지스터(C1)는 제 3트랜지스터(M13)의 문턱전압에 대응되는 전압을 충전한다. The first capacitor C1 is connected between the first switching block 144 and the gate electrode of the third transistor M13. The first transistor C1 charges a voltage corresponding to the threshold voltage of the third transistor M13.

제 4트랜지스터(M14)는 제 1트랜지스터(M11)와 제 1커패시터(C1)의 공통단자인 제 2노드(N2)와 제 1전원(VDD)의 사이에 접속된다. 이와 같은 제 4트랜지스터(M14)는 제 n-1주사선(Sn-1)으로부터 주사신호가 공급될 때 턴-온된다. The fourth transistor M14 is connected between the second node N2, which is a common terminal of the first transistor M11 and the first capacitor C1, and the first power source VDD. The fourth transistor M14 is turned on when the scan signal is supplied from the n-th scan line Sn-1.

제 2커패시터(C2)는 제 2노드(N2)와 제 1전원(VDD) 사이에 접속된다. 즉, 제 2커패시터(C2)는 제 4트랜지스터(M14)와 병렬로 접속된다. 이와 같은 제 2커패시터(C2)는 데이터신호에 대응되는 전압을 충전한다. The second capacitor C2 is connected between the second node N2 and the first power source VDD. That is, the second capacitor C2 is connected in parallel with the fourth transistor M14. The second capacitor C2 charges a voltage corresponding to the data signal.

제 5트랜지스터(M15)는 제 3트랜지스터(M13)의 게이트전극과 제 2전극 사이에 접속된다. 이와 같은 제 5트랜지스터(M15)는 제 n-1주사선(Sn-1)으로 주사신호 가 공급될 때 턴-온된다. The fifth transistor M15 is connected between the gate electrode and the second electrode of the third transistor M13. The fifth transistor M15 is turned on when the scan signal is supplied to the n−1 th scan line Sn−1.

제 6트랜지스터(M16) 및 제 7트랜지스터(M17)는 제 3트랜지스터(M13)와 발광소자(OLED) 사이에 직렬로 접속된다. 여기서, 제 6트랜지스터(M16)는 제 n주사선(Sn)과 접속되어 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-오프되고, 그 외의 경우에는 턴-온된다. 제 7트랜지스터(M17)는 제 n-1주사선(Sn-1)과 접속되어 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-오프되고, 그 외의 경우에는 턴-온된다. 이를 위하여, 제 6트랜지스터(M16) 및 제 7트랜지스터(M17)는 화소(140)에 포함된 나머지 트랜지스터들(M11 내지 M15)과 다른 도전형으로 형성된다. 예를 들어, 트랜지스터들(M11 내지 M15)이 피모스(PMOS)로 형성되는 경우 제 6 및 제 7트랜지스터(M16,M17)는 엔모스(NMOS)로 형성되고, 트랜지스터들(M11 내지 M15)이 엔모스(NMOS)로 형성되는 경우 제 6 및 제 7트랜지스터(M16,M17)는 피모스(PMOS)로 형성된다. The sixth transistor M16 and the seventh transistor M17 are connected in series between the third transistor M13 and the light emitting element OLED. Here, the sixth transistor M16 is turned off when the scan signal is supplied to the nth scan line Sn, connected to the nth scan line Sn, and is turned on in other cases. The seventh transistor M17 is turned off when the scan signal is supplied to the n-1 th scan line Sn-1, connected to the n th -th scan line Sn-1, and is turned on in other cases. . To this end, the sixth transistor M16 and the seventh transistor M17 are formed in a different conductivity type from the remaining transistors M11 to M15 included in the pixel 140. For example, when the transistors M11 to M15 are formed of PMOS, the sixth and seventh transistors M16 and M17 are formed of NMOS, and the transistors M11 to M15 are formed of PMOS. In the case of NMOS, the sixth and seventh transistors M16 and M17 are formed of PMOS.

도 10은 도 9에 도시된 화소로 공급되는 주사신호를 나타내는 도면이다.FIG. 10 is a diagram illustrating a scan signal supplied to the pixel illustrated in FIG. 9.

도 10을 참조하면, 먼저 l-1(l은 자연수)번째 수평기간(l-1H) 동안 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 4트랜지스터(M14) 및 제 5트랜지스터(M15)가 턴-온되고, 제 7트랜지스터(M17)가 턴-오프된다. Referring to FIG. 10, first, a scan signal is supplied to an n−1 th scan line Sn−1 during an l−1 (l is a natural number) horizontal period (l−1H). When the scan signal is supplied to the n-1 th scan line Sn-1, the fourth transistor M14 and the fifth transistor M15 are turned on, and the seventh transistor M17 is turned off.

제 4트랜지스터(M14)가 턴-온되면 제 2노드(N2)에 제 1전원(VDD)의 전압이 인가된다. 제 5트랜지스터(M15)가 턴-온되면 제 3트랜지스터(M13)가 다이오드 형 태로 접속된다. 그러면, 제 3트랜지스터(M13)의 게이트단자로는 제 1전원(VDD)에서 자신의 문턱전압(Vth)을 감한 전압값이 인가된다. 이 경우, 제 1커패시터(C1)에는 제 3트랜지스터(M13)의 문턱전압에 해당하는 전압이 충전된다. 즉, 본 발명의 화소는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 제 1커패시터(C1)에 제 3트랜지스터(M3)의 문턱전압을 충전한다. 한편, 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간동안 제 7트랜지스터(M17)가 턴-오프되기 때문에 발광소자(OLED)로 전류가 공급되지 않는다. When the fourth transistor M14 is turned on, the voltage of the first power source VDD is applied to the second node N2. When the fifth transistor M15 is turned on, the third transistor M13 is connected in a diode form. Then, a voltage value obtained by subtracting its threshold voltage Vth from the first power supply VDD is applied to the gate terminal of the third transistor M13. In this case, the first capacitor C1 is charged with a voltage corresponding to the threshold voltage of the third transistor M13. That is, the pixel of the present invention charges the threshold voltage of the third transistor M3 to the first capacitor C1 when the scan signal is supplied to the n-1 th scan line Sn-1. On the other hand, since the seventh transistor M17 is turned off during the period in which the scan signal is supplied to the n-1 th scan line Sn-1, no current is supplied to the light emitting device OLED.

이후, j번째 수평기간(jH) 동안 제 n주사선(Sn)으로 주사신호가 공급된다. 제 n주사선(Sn)으로 주사신호가 공급되면 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 턴-온되고, 제 6트랜지스터(M16)가 턴-오프된다. Thereafter, the scan signal is supplied to the nth scan line Sn during the jth horizontal period jH. When the scan signal is supplied to the nth scan line Sn, the first transistor M11 and the second transistor M12 are turned on, and the sixth transistor M16 is turned off.

제 1트랜지스터(M1)가 턴-온되면 데이터신호 공급기간 동안 계조전압(Vdata)이 스위칭소자(M1), 데이터선(Dm) 및 제 1트랜지스터(M11)를 경유하여 제 2노드(N2)로 공급된다. 그러면, 제 2커패시터(C2)에는 제 1전원(VDD)과 계조전압(Vdata)의 차전압에 대응되는 소정의 전압이 충전된다. When the first transistor M1 is turned on, the grayscale voltage Vdata is transferred to the second node N2 through the switching element M1, the data line Dm, and the first transistor M11 during the data signal supply period. Supplied. Then, the second capacitor C2 is charged with a predetermined voltage corresponding to the difference voltage between the first power source VDD and the gray voltage Vdata.

피드백 기간동안 제 3트랜지스터(M13)는 제 2커패시터(C2) 및 제 1커패시터(C1)에 충전된 전압에 대응되어 픽셀전류(Ipixel)를 제 2트랜지스터(M12)로 공급한다. 제 2트랜지스터(M12)로 공급된 픽셀전류(Ipixel)는 제 2트랜지스터(M12) 및 피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급한다. 이때, 데이터 구동부(120)는 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 제 m데이터선(Dm)으로 공급되는 전압값을 증감시킨다. 실제로, 피드백기간 동안 제 m데이터선(Dm)으로 공급되 는 전압값은 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 적어도 1번 이상 변화된다. During the feedback period, the third transistor M13 supplies the pixel current Ipixel to the second transistor M12 in response to the voltage charged in the second capacitor C2 and the first capacitor C1. The pixel current Ipixel supplied to the second transistor M12 is supplied to the data driver 120 via the second transistor M12 and the feedback line Fm. In this case, the data driver 120 increases or decreases the voltage value supplied to the m-th data line Dm so that a desired pixel current Ipixel can flow. In fact, the voltage value supplied to the m-th data line Dm during the feedback period is changed at least once so that the desired pixel current Ipixel can flow.

한편, 피드백 기간동안 제 6트랜지스터(M16)가 턴-오프되기 때문에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 못한다. 즉, 계조전압(Vdata)에 대응하여 원하는 픽셀전류가 흐르기 이전에 픽셀전류(Ipixel)는 발광소지(OLED)로 공급되지 않는다. 이후, 제 n주사선(Sn)으로의 주사신호 공급이 중단되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M16)가 턴-온되면 제 3트랜지스터(M13)로부터의 픽셀전류(Ipixel)가 제 6트랜지스터(M16) 및 제 7트랜지스터(M17)를 경유하여 발광소자(OLED)로 공급되고, 이에 따라 발광소자(OLED)에서는 소정의 휘도의 빛이 발생된다. 여기서, 픽셀전류(Ipixel)는 피드백 기간동안 원하는 전류값을 갖도록 적어도 한번 변화되기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다. On the other hand, the pixel current Ipixel is not supplied to the light emitting device OLED because the sixth transistor M16 is turned off during the feedback period. That is, the pixel current Ipixel is not supplied to the light emitting diode OLED before the desired pixel current flows in response to the grayscale voltage Vdata. Thereafter, when the supply of the scan signal to the nth scan line Sn is stopped, the sixth transistor M6 is turned on. When the sixth transistor M16 is turned on, the pixel current Ipixel from the third transistor M13 is supplied to the light emitting device OLED via the sixth transistor M16 and the seventh transistor M17. Accordingly, light of a predetermined luminance is generated in the light emitting device OLED. Here, since the pixel current Ipixel is changed at least once to have a desired current value during the feedback period, the light emitting device OLED may generate light having a desired luminance.

도 11은 도 9에 도시된 제 1스위칭블록의 다른 실시예를 나타내는 도면이다. 도 9에서 제 1스위칭블록(144)을 제외한 구성은 도 9에 도시된 화소와 동일하므로 상세한 설명은 생략하기로 한다. FIG. 11 is a diagram illustrating another embodiment of the first switching block illustrated in FIG. 9. Since the configuration except for the first switching block 144 in FIG. 9 is the same as the pixel illustrated in FIG. 9, a detailed description thereof will be omitted.

도 11을 참조하면, 본 발명의 제 1스위칭블록(144)은 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비한다. 제 1트랜지스터(M11)의 제 1전극은 제 m데이터선(Dm)과 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 제 2트랜지스터(M12)의 제 1전극과 접속된다. 이와 같은 제 1트랜지스터(M11)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 계조전압(Vdata)을 화소회로(146)로 공급한다. Referring to FIG. 11, the first switching block 144 of the present invention includes a first transistor M11 and a second transistor M12. The first electrode of the first transistor M11 is connected to the mth data line Dm, and the gate electrode is connected to the nth scan line Sn. The second electrode of the first transistor M11 is connected to the first electrode of the second transistor M12. When the scan signal is supplied to the nth scan line Sn, the first transistor M11 is turned on to supply the gray voltage Vdata to the pixel circuit 146.

제 2트랜지스터(M12)의 제 1전극은 제 1트랜지스터(M11)의 제 2전극과 접속되고, 게이트전극은 발광 제어선(En)과 접속된다. 그리고, 제 2트랜지스터(M12)의 제 2전극은 화소회로(146)와 접속된다. 여기서, 제 2트랜지스트(M12)의 제 1전극 및 제 2전극은 전기적으로 접속된다. 따라서, 제 1트랜지스터(M11)가 턴-온되면 제 2트랜지스터(M12)의 턴-온 또는 턴-오프와 무관하게 계조전압(Vdata)이 화소회로(146)로 공급된다. 이와 같은 제 2트랜지스터(M12)는 제 1트랜지스터(M11)의 스위칭 에러를 줄이기 위하여 사용된다. 실제로, 제 1스위칭블록(144)에 제 2트랜지스터(M12)가 설치되면 스위칭에러를 줄일 수 있고, 이에 따라 구동의 신뢰성을 향상시킬 수 있다. The first electrode of the second transistor M12 is connected to the second electrode of the first transistor M11, and the gate electrode is connected to the emission control line En. The second electrode of the second transistor M12 is connected to the pixel circuit 146. Here, the first electrode and the second electrode of the second transistor M12 are electrically connected. Therefore, when the first transistor M11 is turned on, the gray voltage Vdata is supplied to the pixel circuit 146 regardless of the turn-on or turn-off of the second transistor M12. The second transistor M12 is used to reduce the switching error of the first transistor M11. In fact, when the second transistor M12 is installed in the first switching block 144, switching errors may be reduced, thereby improving driving reliability.

도 12는 도 11에 도시된 화소로 공급되는 주사신호를 나타내는 도면이다.FIG. 12 is a diagram illustrating a scan signal supplied to the pixel illustrated in FIG. 11.

도 12를 참조하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 5트랜지스터(M15) 및 제 6트랜지스터(M16)가 턴-온되고 제 8트랜지스터(M8)가 턴-오프된다. 제 5트랜지스터(M15)가 턴-온되면 제 2노드(N2)에 제 1전원(VDD)의 전압이 인가된다. 제 6트랜지스터(M16)가 턴-온되면 제 4트랜지스터(M14)가 다이오드 형태로 접속된다. 그러면, 제 4트랜지스터(M14)의 게이트단자로는 제 1전원(VDD)에서 자신의 문턱전압(Vth)을 감한 전압값이 인가된다. 이 경우, 제 1커패시터(C1)에는 제 4트랜지스터(M14)의 문턱전압에 해당하는 전압이 충전된다. 즉, 본 발명의 화소는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 제 1커패시터(C1)에 제 4트랜지스터(M14)의 문턱전압을 충전한다. 한편, 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간동안 제 8트랜지스터(M18)가 턴-오프되기 때문에 발광소자(OLED)로 전류가 공급되지 않는다. Referring to FIG. 12, when the scan signal is first supplied to the n−1 th scan line Sn−1, the fifth transistor M15 and the sixth transistor M16 are turned on and the eighth transistor M8 is turned on. Is off. When the fifth transistor M15 is turned on, the voltage of the first power source VDD is applied to the second node N2. When the sixth transistor M16 is turned on, the fourth transistor M14 is connected in the form of a diode. Then, a voltage value obtained by subtracting its threshold voltage Vth from the first power supply VDD is applied to the gate terminal of the fourth transistor M14. In this case, the first capacitor C1 is charged with a voltage corresponding to the threshold voltage of the fourth transistor M14. That is, the pixel of the present invention charges the threshold voltage of the fourth transistor M14 to the first capacitor C1 when the scan signal is supplied to the n-1 th scan line Sn-1. On the other hand, since the eighth transistor M18 is turned off during the period in which the scan signal is supplied to the n-1 th scan line Sn-1, no current is supplied to the light emitting device OLED.

이후, j번째 수평기간(jH) 동안 제 n주사선(Sn)으로 주사신호가 공급됨과 동시에 제 n발광 제어선(En)으로 발광 제어신호가 공급된다. 여기서, 발광 제어신호는 주사신호와 반대되는 극성으로 설정된다. 제 n주사선(Sn)으로 주사신호가 공급되면 제 1트랜지스터(M11) 및 제 3트랜지스터(M13)가 턴-온되고, 제 7트랜지스터(M17)가 턴-오프된다. 제 1트랜지스터(M11)가 턴-온되면 데이터신호 공급기간 동안 계조전압(Vdata)이 스위칭소자(M1), 데이터선(Dm), 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 경유하여 제 2노드(N2)로 공급된다. 그러면, 제 2커패시터(C2)에는 제 1전원(VDD)과 계조전압(Vdata)의 차전압에 대응되는 소정의 전압이 충전된다. Thereafter, the scan signal is supplied to the nth scan line Sn during the jth horizontal period jH and the emission control signal is supplied to the nth emission control line En. Here, the light emission control signal is set to the polarity opposite to the scan signal. When the scan signal is supplied to the nth scan line Sn, the first transistor M11 and the third transistor M13 are turned on, and the seventh transistor M17 is turned off. When the first transistor M11 is turned on, the gray scale voltage Vdata during the data signal supply period passes through the switching element M1, the data line Dm, the first transistor M11, and the second transistor M12. It is supplied to the second node N2. Then, the second capacitor C2 is charged with a predetermined voltage corresponding to the difference voltage between the first power source VDD and the gray voltage Vdata.

피드백 기간동안 제 4트랜지스터(M14)는 제 2커패시터(C2) 및 제 1커패시터(C1)에 충전된 전압에 대응되어 픽셀전류(Ipixel)를 제 3트랜지스터(M13)로 공급한다. 제 3트랜지스터(M13)로 공급된 픽셀전류(Ipixel)는 제 3트랜지스터(M13) 및 피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급한다. 이때, 데이터 구동부(120)는 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 제 m데이터선(Dm)으로 공급되는 전압값을 증감시킨다. 실제로, 피드백기간 동안 제 m데이터선(Dm)으로 공급되는 전압값은 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 적어도 1번 이상 변화된 다. During the feedback period, the fourth transistor M14 supplies the pixel current Ipixel to the third transistor M13 corresponding to the voltage charged in the second capacitor C2 and the first capacitor C1. The pixel current Ipixel supplied to the third transistor M13 is supplied to the data driver 120 via the third transistor M13 and the feedback line Fm. In this case, the data driver 120 increases or decreases the voltage value supplied to the m-th data line Dm so that a desired pixel current Ipixel can flow. In fact, the voltage value supplied to the m-th data line Dm during the feedback period is changed at least once so that the desired pixel current Ipixel can flow.

한편, 피드백 기간동안 제 7트랜지스터(M17)가 턴-오프되기 때문에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 못한다. 즉, 계조전압(Vdata)에 대응하여 원하는 픽셀전류가 흐르기 이전에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 않는다. 이후, 제 n주사선(Sn)으로의 주사신호 공급이 중단되면 제 7트랜지스터(M17)가 턴-온된다. 제 7트랜지스터(M17)가 턴-온되면 제 4트랜지스터(M14)로부터의 픽셀전류(Ipixel)가 제 7트랜지스터(M17) 및 제 8트랜지스터(M18)를 경유하여 발광소자(OLED)로 공급되고, 이에 따라 발광소자(OLED)에서는 소정의 휘도의 빛이 발생된다. 여기서, 픽셀전류(Ipixel)는 피드백 기간동안 적어도 한번 원하는 전류값을 갖도록 변화되기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다. On the other hand, the pixel current Ipixel is not supplied to the light emitting device OLED because the seventh transistor M17 is turned off during the feedback period. That is, the pixel current Ipixel is not supplied to the light emitting device OLED before the desired pixel current flows in response to the gray voltage Vdata. Thereafter, when the supply of the scan signal to the nth scan line Sn is stopped, the seventh transistor M17 is turned on. When the seventh transistor M17 is turned on, the pixel current Ipixel from the fourth transistor M14 is supplied to the light emitting device OLED via the seventh transistor M17 and the eighth transistor M18. Accordingly, light of a predetermined luminance is generated in the light emitting device OLED. Here, the pixel current Ipixel is changed to have a desired current value at least once during the feedback period, so that the light emitting device OLED may generate light having a desired luminance.

도 13은 도 9에 도시된 제 1스위칭블록의 다른 실시예를 나타내는 도면이다. 도 13에서 제 1스위칭블록(144)을 제외한 구성은 도 9에 도시된 화소와 동일하므로 상세한 설명은 생략하기로 한다. FIG. 13 is a diagram illustrating another embodiment of the first switching block illustrated in FIG. 9. Since the configuration except for the first switching block 144 in FIG. 13 is the same as the pixel illustrated in FIG. 9, a detailed description thereof will be omitted.

도 13을 참조하면, 제 1스위칭블록(144)은 트랜스미션 게이트(Transmission Gate) 형태로 접속된 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비한다. 피모스(PMOS) 도전형으로 형성된 제 1트랜지스터(M11)의 게이트전극은 제 n주사선(Sn)에 접속되고 제 1전극은 데이터선(Dm)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 화소회로(146)에 접속된다. 엔모스(NMOS) 도전형으로 형성된 제 2트랜지스터(M12)의 게이트전극은 제 n발광 제어선(En)에 접속되고 제 2전극은 데이터선(Dm)에 접속된다. 그리고, 제 2트랜지스터(M12)의 제 1전극은 화소회로(146)에 접속된다. 이와 같은 제 2트랜지스터(M12)는 발광 제어신호가 공급될 때 턴-온되어 계조전압(Vdata)을 화소회로(146)로 공급된다. Referring to FIG. 13, the first switching block 144 includes a first transistor M11 and a second transistor M12 connected in the form of a transmission gate. The gate electrode of the first transistor M11 formed in the PMOS conductivity type is connected to the nth scan line Sn and the first electrode is connected to the data line Dm. The second electrode of the first transistor M11 is connected to the pixel circuit 146. The gate electrode of the second transistor M12 formed of the NMOS conductivity type is connected to the nth emission control line En and the second electrode is connected to the data line Dm. The first electrode of the second transistor M12 is connected to the pixel circuit 146. The second transistor M12 is turned on when the emission control signal is supplied to supply the gray voltage Vdata to the pixel circuit 146.

즉, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)는 동일한 시간에 턴-온되어 데이터선(Dm)과 화소회로(146)를 전기적으로 접속시킨다. 여기서, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 트랜스미션 게이트 형태로 접속되면 스위칭 에러를 최소화할 수 있다. 실제로, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 트랜스미션 게이트 형태로 접속되면 전압-전류 특성 곡선이 대략 직선 형태로 설정되기 때문에 스위칭 에러를 최소화할 수 있다. That is, the first transistor M11 and the second transistor M12 are turned on at the same time to electrically connect the data line Dm and the pixel circuit 146. Here, when the first transistor M11 and the second transistor M12 are connected in the form of a transmission gate, switching errors can be minimized. In practice, when the first transistor M11 and the second transistor M12 are connected in the form of a transmission gate, the switching error can be minimized because the voltage-current characteristic curve is set in a substantially straight line shape.

한편, 본 발명에서 제 1스위칭블록(144)은 도 14와 같이 트랜스미션 게이트 형태로 접속된 트랜지스터들(M111,M112,M121,M122)을 더 구비할 수 있다. 실제로, 제 1스위칭블록(144)은 트랜스미션 게이트 형태로 접속된 적어도 하나 이상의 앤모스 트랜지스터 및 피모스 트랜지스터를 구비한다. Meanwhile, in the present invention, the first switching block 144 may further include transistors M111, M112, M121, and M122 connected in the form of a transmission gate as shown in FIG. 14. In practice, the first switching block 144 has at least one NMOS transistor and a PMOS transistor connected in the form of a transmission gate.

도 15는 본 발명의 제 2실시예에 의한 화소를 나타내는 도면이다. 도 15에서는 설명의 편의성을 위하여 제 m데이터선(Dm) 및 제 n주사선(Sn)에 접속된 화소를 도시하기로 한다. 15 is a diagram illustrating a pixel according to a second embodiment of the present invention. In FIG. 15, a pixel connected to the m-th data line Dm and the n-th scan line Sn is illustrated for convenience of description.

도 15를 참조하면, 본 발명의 제 2실시예에 의한 화소(140)는 발광소자(OLED)와, 제 n주사선(Sn), 제 n발광 제어선(En) 및 제 m데이터선(Dm)에 접속되는 제 1스위칭블록(144)과, 제 m데이터선(Dm)으로부터 공급되는 계조전압(Vdata)에 대응되는 픽셀전류(Ipixel)를 발광소자(OLED)로 공급하기 위한 화소회로(146)와, 화소회로(146)로부터의 픽셀전류(Ipixel)를 제 m피드백선(Fm)으로 공급하기 위한 제 2스위칭블록(145)을 구비한다. Referring to FIG. 15, the pixel 140 according to the second exemplary embodiment of the present invention includes a light emitting device OLED, an nth scan line Sn, an nth emission control line En, and an mth data line Dm. A pixel circuit 146 for supplying the first switching block 144 connected to the first switching block 144 and the pixel current Ipixel corresponding to the grayscale voltage Vdata supplied from the m-th data line Dm to the light emitting device OLED. And a second switching block 145 for supplying the pixel current Ipixel from the pixel circuit 146 to the mth feedback line Fm.

본 발명이 제 2실시예에 의한 화소(140)에서 화소회로(146)는 발광 제어선(En)과 접속된다. 여기서, 발광 제어선(En)은 발광소자(OLED)로 공급되는 픽셀전류(Ipixel)의 공급시점을 제어하기 위하여 사용된다. 이를 위해, 발광 제어선(En)으로 공급되는 발광 제어신호는 주사신호와 중첩되도록 순차적으로 공급된다. 다시 말하여, 제 n-1발광 제어선(En-1)으로 공급되는 발광 제어신호는 제 n-1주사선(Sn-1)으로 공급되는 주사신호와 중첩되게 공급되고, 제 n발광 제어선(En)으로 공급되는 발광 제어신호는 제 n주사선(Sn)으로 공급되는 주사신호와 중첩되게 공급된다. 그리고, 발광 제어신호의 극성은 주사신호의 극성과 반대로 설정된다. In the pixel 140 according to the second embodiment of the present invention, the pixel circuit 146 is connected to the emission control line En. Here, the emission control line En is used to control the supply time of the pixel current Ipixel supplied to the light emitting element OLED. To this end, the emission control signal supplied to the emission control line En is sequentially supplied to overlap the scan signal. In other words, the light emission control signal supplied to the n-1th light emission control line En-1 is supplied to overlap with the scan signal supplied to the n-1th scan line Sn-1, and the nth light emission control line ( The light emission control signal supplied to En) is supplied to overlap with the scan signal supplied to the nth scan line Sn. The polarity of the light emission control signal is set opposite to that of the scan signal.

제 1스위칭블록(144)은 제 n주사선(Sn)으로부터 공급되는 주사신호 및 제 n발광 제어선(En)으로 공급되는 발광 제어신호에 대응되어 제 m데이터선(Dm)으로부터 공급되는 데이터신호를 화소회로(146)로 공급한다. 이를 위해, 제 1스위칭블록(144)은 적어도 하나의 트랜지스터를 구비한다.The first switching block 144 corresponds to a scan signal supplied from the nth scan line Sn and a light emission control signal supplied to the nth emission control line En to receive a data signal supplied from the mth data line Dm. Supply to the pixel circuit 146. To this end, the first switching block 144 includes at least one transistor.

제 2스위칭블록(145)은 제 n주사선(Sn)으로부터 공급되는 주사신호에 대응되어 화소회로(146)로부터의 픽셀전류(Ipixel)를 제 m피드백선(Fm)으로 공급한다. 여기서, 제 m피드백선(Fm)으로 공급되는 픽셀전류(Ipixel)는 데이터 구동부(120)로 공급된다. The second switching block 145 supplies the pixel current Ipixel from the pixel circuit 146 to the mth feedback line Fm in response to the scan signal supplied from the nth scan line Sn. Here, the pixel current Ipixel supplied to the mth feedback line Fm is supplied to the data driver 120.

화소회로(146)는 제 m데이터선(Dm)으로부터 제 1스위칭블록(144)을 경유하여 계조전압(Vdata)을 공급받는다. 계조전압(Vdata)을 공급받은 화소회로(146)는 계조전압(Vdata)에 대응하는 픽셀전류(Ipixel)를 제 2스위칭블록(145) 또는 발광소자(OLED)로 공급한다. 여기서, 발광소자(OLED)로 픽셀전류(Ipixel)가 공급되면 발광소자(OLED)는 픽셀전류(Ipixel)에 대응하여 소정의 빛을 발생한다. 한편, 본 발명의 화소회로(146)는 자신에게 포함된 트랜지스터의 문턱전압을 보상할 수 있는 구조를 갖는다. 실제로, 화소회로(146)는 발광 제어선과 접속되며 트랜지스터의 문턱전압을 보상할 수 있는 공지된 다수의 화소들 중 어느 하나로 선택될 수 있다. The pixel circuit 146 receives the grayscale voltage Vdata from the mth data line Dm via the first switching block 144. The pixel circuit 146 supplied with the gray voltage Vdata supplies the pixel current Ipixel corresponding to the gray voltage Vdata to the second switching block 145 or the light emitting device OLED. Here, when the pixel current Ipixel is supplied to the light emitting device OLED, the light emitting device OLED generates predetermined light corresponding to the pixel current Ipixel. On the other hand, the pixel circuit 146 of the present invention has a structure that can compensate for the threshold voltage of the transistor included therein. In practice, the pixel circuit 146 may be selected from any one of a plurality of known pixels that are connected to the emission control line and can compensate for the threshold voltage of the transistor.

도 16은 도 15에 도시된 본 발명의 제 2실시예에 의한 화소를 상세히 나타내는 도면이다. FIG. 16 is a diagram illustrating in detail a pixel according to the second embodiment of the present invention illustrated in FIG. 15.

도 16을 참조하면, 제 1스위칭블록(144)은 제 1트랜지스터(M11)를 구비한다. 제 1트랜지스터(M11)의 제 1전극은 제 m데이터선(Dm)과 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 화소회로(146)에 접속된다. 이와 같은 제 1트랜지스터(M11)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온된다.Referring to FIG. 16, the first switching block 144 includes a first transistor M11. The first electrode of the first transistor M11 is connected to the mth data line Dm, and the gate electrode is connected to the nth scan line Sn. The second electrode of the first transistor M11 is connected to the pixel circuit 146. The first transistor M11 is turned on when the scan signal is supplied to the nth scan line Sn.

제 2스위칭블록(145)은 제 2트랜지스터(M12)를 구비한다. 제 2트랜지스터(M12)의 제 1전극은 화소회로(146)에 접속되고, 제 2전극은 제 m피드백선(Fm)과 접속된다. 그리고, 제 2트랜지스터(M12)의 게이트전극은 제 n주사선(Sn)에 접속된다. 이와 같은 제 2트랜지스터(M12)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온된다. The second switching block 145 has a second transistor M12. The first electrode of the second transistor M12 is connected to the pixel circuit 146, and the second electrode is connected to the mth feedback line Fm. The gate electrode of the second transistor M12 is connected to the nth scan line Sn. The second transistor M12 is turned on when the scan signal is supplied to the nth scan line Sn.

화소회로(146)는 제 3트랜지스터(M13), 제 4트랜지스터(M14), 제 5트랜지스터(M15), 제 6트랜지스터(M16), 제 7트랜지스터(M17), 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다. 제 3트랜지스터(M13)의 제 1전극은 제 1전원(VDD)에 접속되고, 게이트전극은 제 1커패시터(C1)에 접속된다. 그리고, 제 3트랜지스터(M13)의 제 2전극은 제 6트랜지스터(M16)의 제 1전극에 접속된다. 이와 같은 제 3트랜지스터(M13)는 계조전압(Vdata)에 대응하여 제 1전원(VDD)으로부터 발광소자(OLED)로 흐르는 픽셀전류(Ipixel)를 제어한다. The pixel circuit 146 includes the third transistor M13, the fourth transistor M14, the fifth transistor M15, the sixth transistor M16, the seventh transistor M17, the first capacitor C1, and the second transistor M13. Capacitor C2 is provided. The first electrode of the third transistor M13 is connected to the first power source VDD, and the gate electrode is connected to the first capacitor C1. The second electrode of the third transistor M13 is connected to the first electrode of the sixth transistor M16. The third transistor M13 controls the pixel current Ipixel flowing from the first power supply VDD to the light emitting device OLED in response to the gray voltage Vdata.

제 1커패시터(C1)는 제 1스위칭블록(144) 및 제 3트랜지스터(M13)의 게이트전극 사이에 접속된다. 이와 같은 제 1트랜지스터(C1)는 제 3트랜지스터(M13)의 문턱전압에 대응되는 전압을 충전한다. The first capacitor C1 is connected between the first switching block 144 and the gate electrode of the third transistor M13. The first transistor C1 charges a voltage corresponding to the threshold voltage of the third transistor M13.

제 4트랜지스터(M14)는 제 1트랜지스터(M11)와 제 1커패시터(C1)의 공통단자인 제 2노드(N2)와 제 1전원(VDD)의 사이에 접속된다. 이와 같은 제 4트랜지스터(M14)는 제 n-1주사선(Sn-1)으로부터 주사신호가 공급될 때 턴-온된다. The fourth transistor M14 is connected between the second node N2, which is a common terminal of the first transistor M11 and the first capacitor C1, and the first power source VDD. The fourth transistor M14 is turned on when the scan signal is supplied from the n-th scan line Sn-1.

제 2커패시터(C2)는 제 2노드(N2)와 제 1전원(VDD) 사이에 접속된다. 즉, 제 2커패시터(C2)는 제 4트랜지스터(M14)와 병렬로 접속된다. 이와 같은 제 2커패시터(C2)는 데이터신호에 대응되는 전압을 충전한다. The second capacitor C2 is connected between the second node N2 and the first power source VDD. That is, the second capacitor C2 is connected in parallel with the fourth transistor M14. The second capacitor C2 charges a voltage corresponding to the data signal.

제 5트랜지스터(M15)는 제 3트랜지스터(M13)의 게이트전극과 제 2전극 사이에 접속된다. 이와 같은 제 5트랜지스터(M15)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온된다. The fifth transistor M15 is connected between the gate electrode and the second electrode of the third transistor M13. The fifth transistor M15 is turned on when the scan signal is supplied to the n−1 th scan line Sn−1.

제 6트랜지스터(M16) 및 제 7트랜지스터(M17)는 제 3트랜지스터(M13)와 발광소자(OLED) 사이에 직렬로 접속된다. 제 6트랜지스터(M16)는 제 n발광 제어선과 접속되어 제 n발광 제어선으로 발광 제어신호가 공급될 때 턴-오프된다. 제 7트랜지스터(M17)는 제 n-1발광 제어선(En-1)과 접속되어 제 n-1발광 제어선(En-1)으로 발광 제어신호가 공급될 때 턴-오프된다. The sixth transistor M16 and the seventh transistor M17 are connected in series between the third transistor M13 and the light emitting element OLED. The sixth transistor M16 is connected to the nth emission control line and is turned off when the emission control signal is supplied to the nth emission control line. The seventh transistor M17 is connected to the nth-1th emission control line En-1 and is turned off when the emission control signal is supplied to the nth-1th emission control line En-1.

도 17은 도 16에 도시된 화소로 공급되는 주사신호를 나타내는 도면이다.FIG. 17 illustrates a scan signal supplied to the pixel illustrated in FIG. 16.

도 17을 참조하면, 먼저 j-1(j는 자연수)번째 수평기간(j-1H) 동안 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 그리고, j-1번째 수평기간(j-1H) 동안 제 n-1발광 제어선(En-1)으로 발광 제어신호가 공급된다. Referring to FIG. 17, a scan signal is first supplied to an n−1 th scan line Sn−1 during a j−1 (j is a natural number) th horizontal period j−1H. The light emission control signal is supplied to the n-1th light emission control line En-1 during the j-1th horizontal period j-1H.

제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 4트랜지스터(M14) 및 제 5트랜지스터(M15)가 턴-온된다. 제 n-1발광 제어선(En-1)으로 발광 제어신호가 공급되면 제 7트랜지스터(M17)가 턴-오프된다. 제 4트랜지스터(M14)가 턴-온되면 제 2노드(N2)에 제 1전원(VDD)의 전압이 인가된다. 제 5트랜지스터(M15)가 턴-온되면 제 3트랜지스터(M13)가 다이오드 형태로 접속된다. 그러면, 제 3트랜지스터(M13)의 게이트단자로는 제 1전원(VDD)에서 자신의 문턱전압(Vth)을 감한 전압값이 인가된다. 이 경우, 제 1커패시터(C1)에는 제 3트랜지스터(M13)의 문턱전압에 해당하는 전압이 충전된다. When the scan signal is supplied to the n-1 th scan line Sn-1, the fourth transistor M14 and the fifth transistor M15 are turned on. When the emission control signal is supplied to the n-th emission control line En-1, the seventh transistor M17 is turned off. When the fourth transistor M14 is turned on, the voltage of the first power source VDD is applied to the second node N2. When the fifth transistor M15 is turned on, the third transistor M13 is connected in the form of a diode. Then, a voltage value obtained by subtracting its threshold voltage Vth from the first power supply VDD is applied to the gate terminal of the third transistor M13. In this case, the first capacitor C1 is charged with a voltage corresponding to the threshold voltage of the third transistor M13.

즉, 본 발명의 화소는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 제 1커패시터(C1)에 제 3트랜지스터(M3)의 문턱전압을 충전한다. 한편, 제 n-1주사선 (Sn-1)으로 주사신호가 공급되는 기간동안 제 7트랜지스터(M17)가 턴-오프되기 때문에 발광소자(OLED)로 전류가 공급되지 않는다. That is, the pixel of the present invention charges the threshold voltage of the third transistor M3 to the first capacitor C1 when the scan signal is supplied to the n-1 th scan line Sn-1. On the other hand, since the seventh transistor M17 is turned off during the period in which the scan signal is supplied to the n-1 th scan line Sn-1, no current is supplied to the light emitting device OLED.

제 j번째 수평기간(jH) 동안 제 n주사선(Sn)으로 주사신호가 공급된다. 그리고, 제 j번째 수평기간(jH) 동안 제 n발광 제어선(En)으로 발광 제어신호가 공급된다. 제 n주사선(Sn)으로 주사신호가 공급되면 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 턴-온된다. 제 n발광 제어선(En)으로 발광 제어신호가 공급되면 제 6트랜지스터(M6)가 턴-오프된다. The scan signal is supplied to the nth scan line Sn during the jth horizontal period jH. The light emission control signal is supplied to the nth light emission control line En during the jth horizontal period jH. When the scan signal is supplied to the nth scan line Sn, the first transistor M11 and the second transistor M12 are turned on. When the emission control signal is supplied to the nth emission control line En, the sixth transistor M6 is turned off.

제 1트랜지스터(M1)가 턴-온되면 데이터신호 공급기간 동안 계조전압(Vdata)이 스위칭소자(M1), 데이터선(Dm) 및 제 1트랜지스터(M11)를 경유하여 제 2노드(N2)로 공급된다. 그러면, 제 2커패시터(C2)에는 제 1전원(VDD)과 계조전압(Vdata)의 차전압에 대응되는 소정의 전압이 충전된다. When the first transistor M1 is turned on, the grayscale voltage Vdata is transferred to the second node N2 through the switching element M1, the data line Dm, and the first transistor M11 during the data signal supply period. Supplied. Then, the second capacitor C2 is charged with a predetermined voltage corresponding to the difference voltage between the first power source VDD and the gray voltage Vdata.

피드백 기간동안 제 3트랜지스터(M13)는 제 2커패시터(C2) 및 제 1커패시터(C1)에 충전된 전압에 대응되어 픽셀전류(Ipixel)를 제 2트랜지스터(M12)로 공급한다. 제 2트랜지스터(M12)로 공급된 픽셀전류(Ipixel)는 피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급한다. 이때, 데이터 구동부(120)는 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 제 m데이터선(Dm)으로 공급되는 전압값을 증감시킨다. 실제로, 피드백기간 동안 제 m데이터선(Dm)으로 공급되는 전압값은 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 적어도 1번 이상 변화된다. During the feedback period, the third transistor M13 supplies the pixel current Ipixel to the second transistor M12 in response to the voltage charged in the second capacitor C2 and the first capacitor C1. The pixel current Ipixel supplied to the second transistor M12 is supplied to the data driver 120 via the feedback line Fm. In this case, the data driver 120 increases or decreases the voltage value supplied to the m-th data line Dm so that a desired pixel current Ipixel can flow. In fact, the voltage value supplied to the m-th data line Dm during the feedback period is changed at least once so that the desired pixel current Ipixel can flow.

한편, 피드백 기간동안 제 6트랜지스터(M16)가 턴-오프되기 때문에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 못한다. 즉, 계조전압(Vdata)에 대응하여 원하는 픽셀전류가 흐르기 이전에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 않는다. 이후, 제 n발광 제어선(En)으로의 발광 제어신호의 공급이 중단되면 제 6트랜지스터(M16)가 턴-온된다. 제 6트랜지스터(M16)가 턴-온되면 제 3트랜지스터(M13)로부터의 픽셀전류(Ipixel)가 제 6트랜지스터(M16) 및 제 7트랜지스터(M17)를 경유하여 발광소자(OLED)로 공급되고, 이에 따라 발광소자(OLED)에서는 소정의 휘도의 빛이 발생된다. 여기서, 픽셀전류(Ipixel)는 피드백 기간동안 적어도 한번 변화 원하는 전류값을 갖도록 변화되기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다. On the other hand, the pixel current Ipixel is not supplied to the light emitting device OLED because the sixth transistor M16 is turned off during the feedback period. That is, the pixel current Ipixel is not supplied to the light emitting device OLED before the desired pixel current flows in response to the gray voltage Vdata. Thereafter, when supply of the emission control signal to the nth emission control line En is stopped, the sixth transistor M16 is turned on. When the sixth transistor M16 is turned on, the pixel current Ipixel from the third transistor M13 is supplied to the light emitting device OLED via the sixth transistor M16 and the seventh transistor M17. Accordingly, light of a predetermined luminance is generated in the light emitting device OLED. Here, since the pixel current Ipixel is changed to have a desired current value that changes at least once during the feedback period, the light emitting device OLED may generate light having a desired luminance.

도 18은 도 16에 도시된 제 1스위칭블록의 다른 실시예를 나타내는 도면이다. 도 18에서 제 1스위칭블록(144)을 제외한 구성은 도 16에 도시된 화소와 동일하므로 상세한 설명은 생략하기로 한다. 18 is a diagram illustrating another embodiment of the first switching block illustrated in FIG. 16. Since the configuration except for the first switching block 144 in FIG. 18 is the same as the pixel illustrated in FIG. 16, a detailed description thereof will be omitted.

도 18을 참조하면, 본 발명의 제 1스위칭블록은(144)은 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비한다. 제 1트랜지스터(M11)의 제 1전극은 제 m데이터선(Dm)과 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 제 2트랜지스터(M12)의 제 1전극과 접속된다. 이와 같은 제 1트랜지스터(M11)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 계조전압(Vdata)을 화소회로(146)로 공급한다. Referring to FIG. 18, the first switching block 144 of the present invention includes a first transistor M11 and a second transistor M12. The first electrode of the first transistor M11 is connected to the mth data line Dm, and the gate electrode is connected to the nth scan line Sn. The second electrode of the first transistor M11 is connected to the first electrode of the second transistor M12. When the scan signal is supplied to the nth scan line Sn, the first transistor M11 is turned on to supply the gray voltage Vdata to the pixel circuit 146.

제 2트랜지스터(M12)의 제 1전극은 제 1트랜지스터(M11)의 제 2전극과 접속되고, 게이트전극은 발광 제어선(En)과 접속된다. 그리고, 제 2트랜지스터(M12)의 제 2전극은 화소회로(146)와 접속된다. 여기서, 제 2트랜지스트(M12)의 제 1전극 및 제 2전극은 전기적으로 접속된다. 따라서, 제 1트랜지스터(M11)가 턴-온되면 제 2트랜지스터(M12)의 턴-온 또는 턴-오프와 무관하게 계조전압(Vdata)이 화소회로(146)로 공급된다. 이와 같은 제 2트랜지스터(M12)는 제 1트랜지스터(M11)의 스위칭 에러를 줄이기 위하여 사용된다. 실제로, 제 1스위칭블록(144)에 제 2트랜지스터(M12)가 설치되면 스위칭에러를 줄일 수 있고, 이에 따라 구동의 신뢰성을 향상시킬 수 있다. The first electrode of the second transistor M12 is connected to the second electrode of the first transistor M11, and the gate electrode is connected to the emission control line En. The second electrode of the second transistor M12 is connected to the pixel circuit 146. Here, the first electrode and the second electrode of the second transistor M12 are electrically connected. Therefore, when the first transistor M11 is turned on, the gray voltage Vdata is supplied to the pixel circuit 146 regardless of the turn-on or turn-off of the second transistor M12. The second transistor M12 is used to reduce the switching error of the first transistor M11. In fact, when the second transistor M12 is installed in the first switching block 144, switching errors may be reduced, thereby improving driving reliability.

도 19는 도 16에 도시된 제 1스위칭블록의 또 다른 실시예를 나타내는 도면이다. 도 19에서 제 1스위칭블록(144)을 제외한 구성은 도 16에 도시된 화소와 동일하므로 상세한 설명은 생략하기로 한다. FIG. 19 is a diagram illustrating still another embodiment of the first switching block illustrated in FIG. 16. Since the configuration except for the first switching block 144 in FIG. 19 is the same as the pixel illustrated in FIG. 16, a detailed description thereof will be omitted.

도 19를 참조하면, 제 1스위칭블록(144)은 트랜스미션 게이트(Transmission Gate) 형태로 접속된 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비한다. 피모스(PMOS) 도전형으로 형성된 제 1트랜지스터(M11)의 게이트전극은 제 n주사선(Sn)에 접속되고 제 1전극은 데이터선(Dm)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 화소회로(146)에 접속된다. 엔모스(NMOS) 도전형으로 형성된 제 2트랜지스터(M12)의 게이트전극은 제 n발광 제어선(En)에 접속되고 제 2전극은 데이터선(Dm)에 접속된다. 그리고, 제 2트랜지스터(M12)의 제 1전극은 화소회로(146)에 접속된다. 이와 같은 제 2트랜지스터(M12)는 발광 제어신호가 공급될 때 턴-온되어 계조전압(Vdata)을 화소회로(146)로 공급된다. Referring to FIG. 19, the first switching block 144 includes a first transistor M11 and a second transistor M12 connected in the form of a transmission gate. The gate electrode of the first transistor M11 formed in the PMOS conductivity type is connected to the nth scan line Sn and the first electrode is connected to the data line Dm. The second electrode of the first transistor M11 is connected to the pixel circuit 146. The gate electrode of the second transistor M12 formed of the NMOS conductivity type is connected to the nth emission control line En and the second electrode is connected to the data line Dm. The first electrode of the second transistor M12 is connected to the pixel circuit 146. The second transistor M12 is turned on when the emission control signal is supplied to supply the gray voltage Vdata to the pixel circuit 146.

즉, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)는 동일한 시간에 턴-온되어 데이터선(Dm)과 화소회로(146)를 전기적으로 접속시킨다. 여기서, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 트랜스미션 게이트 형태로 접속되면 스위칭 에러를 최소화할 수 있다. 실제로, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 트랜스미션 게이트 형태로 접속되면 전압-전류 특성 곡선이 대략 직선 형태로 설정되기 때문에 스위칭 에러를 최소화할 수 있다. That is, the first transistor M11 and the second transistor M12 are turned on at the same time to electrically connect the data line Dm and the pixel circuit 146. Here, when the first transistor M11 and the second transistor M12 are connected in the form of a transmission gate, switching errors can be minimized. In practice, when the first transistor M11 and the second transistor M12 are connected in the form of a transmission gate, the switching error can be minimized because the voltage-current characteristic curve is set in a substantially straight line shape.

한편, 본 발명에서 제 1스위칭블록(144)은 도 20과 같이 트랜스미션 게이트 형태로 접속된 트랜지스터들(M111,M112,M121,M122)을 더 구비할 수 있다. 실제로, 제 1스위칭블록(144)은 트랜스미션 게이트 형태로 접속된 적어도 하나 이상의 앤모스 트랜지스터 및 피모스 트랜지스터를 구비한다. Meanwhile, in the present invention, the first switching block 144 may further include transistors M111, M112, M121, and M122 connected in the form of a transmission gate as shown in FIG. 20. In practice, the first switching block 144 has at least one NMOS transistor and a PMOS transistor connected in the form of a transmission gate.

그리고, 본 발명에서 설명된 화소들은 도 21과 같이 엔모스 트랜지스터들로 변경될 수 있다. 실제로 도 21의 화소는 도 18에 도시된 화소의 피모스 트랜지스터들을 엔모스 트랜지스터로 변경하여 구성된다. 도 21과 같이 화소들이 엔모스 트랜지스터들로 구성되면 당업자에게 널리 알려진 바와 같이 주사신호 및 발광 제어신호의 극성이 반전될 뿐 그 외의 동작과정을 동일하다.The pixels described in the present invention may be changed to NMOS transistors as shown in FIG. 21. In fact, the pixel of FIG. 21 is configured by changing the PMOS transistors of the pixel shown in FIG. 18 into NMOS transistors. As shown in FIG. 21, when the pixels are formed of NMOS transistors, polarities of the scan signal and the emission control signal are reversed, as is well known to those skilled in the art.

또한, 본 발명의 화소회로(146)에서 제 2커패시터(C2)는 도 22와 같이 제 1커패시터(C1)와 제 4트랜지스터(M14)의 공통노드인 제 3노드(N3)와 제 1전원(VDD) 사이에 설치될 수 있다. 도 22에서 제 2커패시터(C2)의 설치위치만 변경될 뿐 구동과정은 도 18에 도시된 화소와 동일하다.In addition, in the pixel circuit 146 of the present invention, the second capacitor C2 is the third node N3 and the first power source, which are common nodes of the first capacitor C1 and the fourth transistor M14, as shown in FIG. 22. VDD) can be installed between. In FIG. 22, only the installation position of the second capacitor C2 is changed, and the driving process is the same as that of the pixel illustrated in FIG. 18.

그리고, 본 발명에서는 도 23에 기재된 바와 같이 발광소자(OLED)로 공급되 는 픽셀전류의 공급시점을 제어하기 위하여 하나의 트랜지스터(M16)이 포함될 수 있다. 이 경우, 도 24에 도시된 바와 같이 제 n발광 제어선(En)으로 공급되는 발광 제어신호가 대략 2개의 주사신호와 중첩되도록 공급된다. In addition, in the present invention, as illustrated in FIG. 23, one transistor M16 may be included to control the timing of supplying the pixel current supplied to the light emitting device OLED. In this case, as illustrated in FIG. 24, the emission control signal supplied to the nth emission control line En is supplied to overlap with approximately two scan signals.

상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.The above detailed description and drawings are merely exemplary of the present invention, which are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Accordingly, those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical protection scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

상술한 바와 같이, 본 발명의 실시 예에 따른 화소 및 이를 이용한 발광 표시장치에 의하면 데이터에 대응하는 계조전류와 화소에서 흐르는 픽셀전류를 비교하고, 비교된 결과에 대응하여 픽셀전류가 계조전류와 유사한 전류값으로 변화되도록 계조전압(데이터신호)을 변경함으로써 원하는 휘도의 영상을 표시할 수 있다. 특히, 본 발명에서는 화소들각각으로부터 픽셀전류를 피드백받아 계조전압을 변경시키기 때문에 화소들 각각에 포함된 트랜지스터들의 불균일과 무관하게 원하는 휘도의 영상을 표시할 수 있다. 그리고, 본 발명에서는 화소들 각각은 트랜지스터의 문턱전압을 보상할 수 있는 구조를 갖는다. 이와 같이 화소들 각각이 트랜지스터 의 문턱전압을 보상할 수 있는 구조로 형성되면 빠른 시간안에 원하는 픽셀전류를 생성할 수 있다. As described above, according to the pixel and the light emitting display device using the same according to the embodiment of the present invention, the gradation current corresponding to the data and the pixel current flowing in the pixel are compared, and the pixel current is similar to the gradation current in response to the comparison result. By changing the gradation voltage (data signal) so as to change to the current value, an image of desired luminance can be displayed. In particular, in the present invention, since the gradation voltage is changed by feeding back pixel current from each pixel, an image having a desired luminance can be displayed regardless of non-uniformity of transistors included in each pixel. In the present invention, each of the pixels has a structure capable of compensating the threshold voltage of the transistor. As such, when each of the pixels is formed in a structure capable of compensating the threshold voltage of the transistor, a desired pixel current can be generated in a short time.

Claims (10)

발광소자와;A light emitting element; 상기 발광소자와 접속되며 데이터신호에 대응되는 픽셀전류를 상기 발광소자로 공급하기 위한 화소회로와;A pixel circuit connected to the light emitting element and for supplying a pixel current corresponding to a data signal to the light emitting element; 데이터선, 주사선 및 상기 화소회로와 접속되어 상기 데이터신호를 상기 화소회로로 공급하기 위한 제 1스위칭블록과;A first switching block connected to a data line, a scan line, and the pixel circuit to supply the data signal to the pixel circuit; 상기 화소회로, 주사선 및 피드백선과 접속되며 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 제 2스위칭블록을 구비하며;A second switching block connected to the pixel circuit, the scan line, and the feedback line, for supplying the pixel current to the feedback line; 상기 화소회로는 상기 픽셀전류를 생성하기 위한 적어도 하나의 트랜지스터와, 상기 트랜지스터의 문턱전압에 대응하는 전압을 충전하기 위한 적어도 하나의 커패시터를 구비하는 화소.The pixel circuit includes at least one transistor for generating the pixel current, and at least one capacitor for charging a voltage corresponding to the threshold voltage of the transistor. 제 1항에 있어서, The method of claim 1, 상기 제 1스위칭블록은 상기 주사선으로부터 주사신호가 공급될 때 상기 데이터선으로 공급되는 상기 데이터신호를 상기 화소회로로 공급하기 위한 적어도 하나의 트랜지스터를 구비하는 화소. And the first switching block includes at least one transistor for supplying the data signal supplied to the data line to the pixel circuit when a scan signal is supplied from the scan line. 제 2항에 있어서,The method of claim 2, 상기 제 1스위칭블록과 접속되며 상기 주사신호와 반대의 극성을 가지는 발 광 제어신호를 공급받는 발광 제어선을 더 구비하는 화소. And a light emission control line connected to the first switching block and receiving a light emission control signal having a polarity opposite to that of the scan signal. 제 3항에 있어서,The method of claim 3, wherein 상기 제 1스위칭블록은The first switching block is 상기 주사선으로 주사신호가 공급될 때 턴-온되어 상기 데이터선으로부터 공급되는 상기 데이터신호를 상기 화소회로로 공급하기 위한 제 1트랜지스터와,A first transistor which is turned on when a scan signal is supplied to the scan line and supplies the data signal supplied from the data line to the pixel circuit; 상기 제 1트랜지스터와 상기 화소회로 사이에 접속되며 게이트전극이 상기 발광 제어선과 접속되는 제 2트랜지스터를 구비하며,A second transistor connected between the first transistor and the pixel circuit and having a gate electrode connected to the emission control line; 상기 상기 제 2트랜지스터의 제 1전극 및 제 2전극은 전기적으로 접속되는 화소. And a first electrode and a second electrode of the second transistor are electrically connected to each other. 제 4항에 있어서,The method of claim 4, wherein 상기 제 1스위칭블록은 The first switching block is 상기 주사선과 접속된 적어도 하나의 피모스 도전형의 제 1트랜지스터와, At least one first transistor of a PMOS conductivity type connected to the scan line; 상기 제 1트랜지스터과 트랜스미션 게이트 형태로 접속되며 상기 발광 제어선과 접속되는 적어도 하나의 엔모스 도전형의 제 2트랜지스터를 구비하는 화소. And at least one NMOS conductive second transistor connected to the first transistor in the form of a transmission gate and connected to the emission control line. 제 1항에 있어서,The method of claim 1, 상기 제 2스위칭블록은 상기 주사선으로 주사신호가 공급될 때 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 적어도 하나의 트랜지스터를 구비하는 화 소. And the second switching block includes at least one transistor for supplying the pixel current to the feedback line when a scan signal is supplied to the scan line. 제 3항에 있어서,The method of claim 3, wherein 상기 화소회로는 The pixel circuit 상기 데이터신호에 대응되어 제 1전원으로부터 상기 발광소자로 공급되는 상기 픽셀전류를 생성하는 제 1트랜지스터와,A first transistor configured to generate the pixel current supplied from the first power source to the light emitting device in response to the data signal; 상기 제 1스위칭블록과 상기 제 1트랜지스터 사이에 접속되어 상기 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전하기 위한 제 1커패시터와,A first capacitor connected between the first switching block and the first transistor to charge a voltage corresponding to the threshold voltage of the first transistor; 상기 제 1커패시터와 상기 제 1스위칭블록의 공통단자인 제 1노드와 상기 제 1전원 사이에 접속되며 제 n(n은 자연수)-1 주사선에 의해 제어되는 제 2트랜지스터와,A second transistor connected between a first node, which is a common terminal of the first capacitor and the first switching block, and the first power source, and controlled by an nth (n is a natural number) -1 scan line; 상기 제 1노드와 상기 제 1전원 사이에 접속되어 상기 데이터신호에 대응되는 전압을 충전하기 위한 제 2커패시터와,A second capacitor connected between the first node and the first power source to charge a voltage corresponding to the data signal; 상기 제 2트랜지스터의 게이트전극과 제 2전극 사이에 접속되며 상기 제 n-1주사선에 의해 제어되는 제 3트랜지스터를 구비하는 화소.And a third transistor connected between the gate electrode and the second electrode of the second transistor and controlled by the n-th scan line. 제 7항에 있어서,The method of claim 7, wherein 상기 주사선 및 발광 제어선 중 어느 하나에 접속되고, 상기 픽셀전류가 상기 발광소자로 공급되는 시점을 제어하는 적어도 하나의 제 4트랜지스터를 더 구비하는 화소.And at least one fourth transistor connected to any one of the scan line and the light emission control line to control a time point at which the pixel current is supplied to the light emitting element. 제 8항에 있어서,The method of claim 8, 상기 적어도 하나의 제 4트랜지스터는 상기 제 2스위칭블록과 교번적으로 구동되면서 상기 픽셀전류를 상기 발광소자로 공급하는 화소. And the at least one fourth transistor is alternately driven with the second switching block to supply the pixel current to the light emitting device. 주사선들과;Scan lines; 상기 주사선들과 교차되는 방향으로 형성되는 데이터선들 및 피드백선들과;Data lines and feedback lines formed in a direction crossing the scan lines; 상기 주사선들, 데이터선들 및 피드백선들과 접속되는 복수의 화소를 포함하는 화상 표시부와;An image display unit including a plurality of pixels connected to the scan lines, data lines, and feedback lines; 상기 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와;A scan driver for sequentially supplying scan signals to the scan lines; 상기 데이터선들로 계조전압을 공급하고, 상기 계조전압에 대응하여 상기 화소들 각각에서 흐르는 픽셀전류를 상기 피드백선을 경유하여 공급받으며 상기 공급받은 픽셀전류에 대응하여 상기 데이터선들로 공급되는 전압값을 증감시키는 데이터 구동부를 구비하며,A gray voltage is supplied to the data lines, a pixel current flowing in each of the pixels corresponding to the gray voltage is supplied through the feedback line, and a voltage value supplied to the data lines in correspondence to the supplied pixel current. It has a data driver to increase and decrease, 상기 화소는 제 1항 내지 제 9항 중 어느 한 항에 기재된 화소인 발광 표시장치. The light emitting display device of claim 1, wherein the pixel is a pixel according to claim 1.
KR1020040112531A 2004-12-24 2004-12-24 Pixel and Light Emitting Display Using The Same KR100613090B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112531A KR100613090B1 (en) 2004-12-24 2004-12-24 Pixel and Light Emitting Display Using The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112531A KR100613090B1 (en) 2004-12-24 2004-12-24 Pixel and Light Emitting Display Using The Same

Publications (2)

Publication Number Publication Date
KR20060073695A KR20060073695A (en) 2006-06-28
KR100613090B1 true KR100613090B1 (en) 2006-08-16

Family

ID=37166592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112531A KR100613090B1 (en) 2004-12-24 2004-12-24 Pixel and Light Emitting Display Using The Same

Country Status (1)

Country Link
KR (1) KR100613090B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442368B (en) * 2006-10-26 2014-06-21 Semiconductor Energy Lab Electronic device, display device, and semiconductor device and method for driving the same
KR101499243B1 (en) * 2009-01-23 2015-03-09 삼성디스플레이 주식회사 Display device and driving method thereof
KR101525807B1 (en) 2009-02-05 2015-06-05 삼성디스플레이 주식회사 Display device and driving method thereof

Also Published As

Publication number Publication date
KR20060073695A (en) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100604066B1 (en) Pixel and Light Emitting Display Using The Same
US10192491B2 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
KR100613091B1 (en) Data Integrated Circuit and Driving Method of Light Emitting Display Using The Same
KR100698699B1 (en) Data Driving Circuit and Driving Method of Light Emitting Display Using the same
KR100658265B1 (en) Data driving circuit and driving method of light emitting display using the same
US20060139264A1 (en) Data driver and light emitting diode display device including the same
KR20080080753A (en) Pixel, organic light emitting display device and driving method thereof
KR20100010594A (en) Organic light emitting display
KR100703430B1 (en) Pixel and Organic Light Emitting Display Using the same
KR100613088B1 (en) Data Integrated Circuit and Light Emitting Display Using The Same
KR100700846B1 (en) Data driver and light emitting display for the same
KR100645696B1 (en) Pixel and Light Emitting Display Using The Same
KR100703429B1 (en) Pixel and Organic Light Emitting Display Using the same
KR100613093B1 (en) Data driver and light emitting display for the same
KR100611914B1 (en) Data Integrated Circuit and Driving Method of Light Emitting Display Using The Same
KR100645695B1 (en) Pixel and Light Emitting Display Using the same
KR100604067B1 (en) Buffer and Light Emitting Display with Data integrated Circuit Using the same
KR100613090B1 (en) Pixel and Light Emitting Display Using The Same
KR100688820B1 (en) Data Integrated Circuit and Light Emitting Display Using The Same
KR100658266B1 (en) Data driving circuit and driving method of light emitting display using the same
KR100613094B1 (en) Data driver and light emitting display for the same
KR100613087B1 (en) Pixel and Light Emitting Display Using The Same
KR100611913B1 (en) Data driver and light emitting display for the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14