KR100613089B1 - 화소 및 이를 이용한 발광 표시장치 - Google Patents

화소 및 이를 이용한 발광 표시장치 Download PDF

Info

Publication number
KR100613089B1
KR100613089B1 KR1020040112522A KR20040112522A KR100613089B1 KR 100613089 B1 KR100613089 B1 KR 100613089B1 KR 1020040112522 A KR1020040112522 A KR 1020040112522A KR 20040112522 A KR20040112522 A KR 20040112522A KR 100613089 B1 KR100613089 B1 KR 100613089B1
Authority
KR
South Korea
Prior art keywords
transistor
current
scan
data
pixel
Prior art date
Application number
KR1020040112522A
Other languages
English (en)
Other versions
KR20060073686A (ko
Inventor
최상무
김홍권
권오경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040112522A priority Critical patent/KR100613089B1/ko
Publication of KR20060073686A publication Critical patent/KR20060073686A/ko
Application granted granted Critical
Publication of KR100613089B1 publication Critical patent/KR100613089B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 원하는 휘도의 영상을 표시할 수 있도록 한 화소에 관한 것이다.
본 발명의 화소는 발광소자와, 제 1주사선으로부터 공급되는 제 1주사신호에 대응하여 특정 수평기간 동안 턴-온 및 턴오프를 적어도 한번 이상 반복하는 제 1트랜지스터와, 제 2주사선으로부터 공급되는 제 2주사신호에 대응하여 상기 특정 수평기간 동안 턴-온 상태를 유지하는 제 2트랜지스터와, 상기 제 1트랜지스터를 경유하여 데이터선으로부터 공급되는 데이터신호에 대응하는 픽셀전류를 상기 발광소자로 공급하기 위한 구동부를 구비한다.
이러한 구성에 의하여, 본 발명에서는 원하는 휘도의 영상을 표시할 수 있다.

Description

화소 및 이를 이용한 발광 표시장치{Pixel and Light Emitting Display Using The Same}
도 1은 종래의 발광 표시장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 3은 도 2에 도시된 화소의 제 1실시예를 나타내는 도면이다.
도 4는 도 3에 도시된 화소의 구동방법을 나타내는 파형도이다.
도 5는 도 2에 도시된 데이터 집적회로의 실시예를 나타내는 블록도이다.
도 6은 도 2에 도시된 데이터 집적회로의 다른 실시예를 나타내는 블록도이다.
도 7은 도 5에 도시된 전류 조정부 및 선택부를 상세히 나타내는 도면이다.
도 8은 도 7에 도시된 선택부로 공급되는 선택신호를 나타내는 도면이다.
도 9는 도 7에 도시된 전류 제어부를 상세히 나타내는 회로도이다.
도 10은 도 7에 도시된 비교부를 상세히 나타내는 회로도이다.
도 11은 도 2에 도시된 화소의 제 2실시예를 나타내는 도면이다.
도 12는 도 11에 도시된 화소의 구동방법을 나타내는 파형도이다.
도 13은 도 2에 도시된 화소의 제 3실시예를 나타내는 도면이다.
도 14는 도 2에 도시된 화소의 제 4실시예를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10,110 : 주사 구동부 20,120 : 데이터 구동부
30,130 : 화상 표시부 40,140 : 화소
50,150 : 타이밍 제어부 129 : 데이터 집적회로
142 : 구동부 200 : 쉬프트 레지스터부
210 : 샘플링 래치부 220 : 홀딩 래치부
230 : 전류 디지털-아날로그 변환부 240 : 전류 조종블록
242 : 비교부 244 : 전류 제어부
250 : 선택블록 260 : 레벨 쉬프터부
본 발명은 화소 및 이를 이용한 발광 표시장치에 관한 것으로, 특히 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 자발광소자이다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응되는 전류를 발광소자로 공급함으로써 발광소자에서 빛이 발광되게 한다.
도 1은 종래의 발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(40)을 포함하는 화상 표시부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다.
주사 구동부(10)는 타이밍 제어부(50)로부터 주사 구동제어신호(SCS)를 공급 받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(10)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다.
데이터 구동부(20)는 타이밍 제어부(50)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(20)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다.
화상 표시부(30)는 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받아 각각의 화소들(40)로 공급한다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(40) 각각은 데이터신호에 대응하여 제 1전원(VDD)으로부터 발광소자를 경유하여 제 2전원(VSS)으로 흐르는 전류를 제어함으로써 데이터신호에 대응되는 빛을 생성한다.
즉, 종래의 발광 표시장치에서 화소들(40) 각각은 데이터신호에 대응되어 소정 휘도의 빛을 생성한다. 하지만, 종래에는 화소들(40) 각각에 포함되는 트랜지스터의 문턱전압 불균일 등에 의하여 원하는 휘도의 빛이 생성되지 못한다. 그리고, 종래에는 데이터신호에 대응하여 화소들(40) 각각에서 실제 흐르는 전류를 측정 및 제어할 수 있는 방법이 없었다.
따라서, 본 발명의 목적은 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 발광소자와, 제 1주사선으로부터 공급되는 제 1주사신호에 대응하여 특정 수평기간 동안 턴-온 및 턴오프를 적어도 한번 이상 반복하는 제 1트랜지스터와, 제 2주사선으로부터 공급되는 제 2주사신호에 대응하여 상기 특정 수평기간 동안 턴-온 상태를 유지하는 제 2트랜지스터와, 상기 제 1트랜지스터를 경유하여 데이터선으로부터 공급되는 데이터신호에 대응하는 픽셀전류를 상기 발광소자로 공급하기 위한 구동부를 구비하는 화소를 제공한다.
바람직하게, 상기 제 1트랜지스터는 상기 데이터선과 상기 구동부 사이에 접속되며 상기 특정 수평기간 중 제 1기간 동안 턴-온되고, 상기 제 1기간을 제외한 제 2기간 동안 적어도 한번 턴-온 및 턴-오프된다. 상기 제 2트랜지스터는 상기 구동부 및 발광소자의 공통단자와 상기 데이터선 사이에 접속된다. 상기 구동부와 상기 발광소자 사이에 접속되어 발광 제어선으로부터 공급되는 발광 제어신호에 대응하여 상기 특정 수평기간 동안 턴-오프되고, 그 외의 기간동안 턴-온되는 제 3트랜지스터를 더 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 2 내지 도 14를 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 의한 발광 표시장치는 제 1주사선(S11 내지 S1n), 제 2주사선들(S21 내지 S2n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 포함하는 화상 표시부(130)와, 제 1주사선들(S11 내지 S1n), 제 2주사선들(S21 내지 S2n) 및 발광 제어선들(E1 내지 En)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.
화상 표시부(130)는 제 1주사선들(S11 내지 S1n), 제 2주사선들(S21 내지 S2n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 구비한다. 화소들(140)은 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(140) 각각은 데이터선(D)으로부터 공급되는 데이터신호에 대응하여 제 1전원(VDD)으로부터 발광소자를 경유하여 제 2전원(VSS)으로 흐르는 픽셀전류를 제어한다. 그리고, 화소들(140)은 수평기간의 일부기간 동안 픽셀전류를 데이터선(D)을 경유하여 데이터 구동부(120)로 공급한다. 이를 위하여, 화소들(140) 각각은 도 3과 같이 구성될 수 있다. 도 3에 도시돤 화소(140)의 상세한 구조는 후술하기로 한다.
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다.
주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 제 1주사선들(S11 내지 S1n)로 제 1주사신호를 순차적으로 공급함과 동시에 제 2주사선들(S21 내지 S2n)로 제 2주사신호를 순차적으로 공급한다.
여기서, 주사 구동부(110)는 도 4에 도시된 바와 같이 특정 수평기간의 제 1기간 동안 화소(140)에 포함된 제 1트랜지스터(M1)가 턴-온되고, 제 2기간 동안 제 1트랜지스터(M1)가 적어도 한번 이상 턴-온 및 턴-오프를 반복하도록 제 1주사신호를 공급한다. 그리고, 주사 구동부(110)는 특정 수평기간 동안 화소(140)에 포함된 제 2트랜지스터(M2)가 턴-온되도록 제 2주사신호를 공급한다. 그리고, 주사 구동부(110)는 제 1주사신호 및 제 2주사신호가 공급되는 기간 특정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프되고, 그 외의 기간동안 턴-온될 수 있도록 발광 제어신호를 공급한다. 즉, 발광 제어신호는 제 1주사신호 및 제 2주사신호와 중첩되게 공급되며 그 폭은 제 2주사신호의 폭과 동일하거나 넓게 설정된다.
데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이 터신호를 생성하고, 생성된 데이터신호를 데이터선들(D1 내지 Dm)로 공급한다. 여기서, 데이터 구동부(120)는 전류 싱크(Current Sink) 타입으로 구성된다. 다시 말하여, 데이터 구동부(120)는 데이터신호로써 계조전류에 대응되는 전류를 화소(140)로부터 공급받는다.
그리고, 데이터 구동부(120)는 각각의 수평기간 중 제 2기간의 일부기간, 즉 제 1트랜지스터(M1)가 턴-오프되는 기간 동안 화소들(140)로부터 픽셀전류를 공급받고, 공급받은 픽셀전류가 계조전류에 대응되는 전류값인지 체크한다. 예를 들어, 데이터(Data)의 비트수(또는 계조값)에 대응하여 생성되는 계조전류가 10㎂인 경우 데이터 구동부(120)는 픽셀전류가 10㎂인지 체크한다. 여기서, 화소들(140) 각각에서 원하는 전류가 공급되지 않는 경우 데이터 구동부(120)는 화소들(140) 각각에서 원하는 전류가 흐를 수 있도록 데이터선(D)으로 공급되는 전류값을 증감한다. 이를 위해, 데이터 구동부(120)는 j(j는 자연수)개의 채널로 구성되는 적어도 하나 이상의 데이터 집적회로(129)를 구비한다. 데이터 집적회로(129)의 상세한 구성은 후술하기로 한다.
도 3은 도 2에 도시된 화소의 제 1실시예를 나타내는 도면이다. 도 3에서는 설명의 편의성을 위하여 제 m데이터선(Dm), n번째 제 1주사선(S1n), n번째 제 2주사선(S2n) 및 제 n발광 제어선(En)과 접속된 화소를 도시하기로 한다.
도 3을 참조하면, 본 발명의 제 1실시예에 의한 화소(140)는 발광소자(OLED), 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 구동부 (142)를 구비한다.
제 1트랜지스터(M1)는 데이터선(Dm)과 구동부(142) 사이에 접속되어 데이터선(Dm)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 1트랜지스터(M1)는 n번째 제 1주사선(S1n)으로 공급되는 제 1주사신호에 의하여 제어된다.
제 2트랜지스터(M2)는 구동부(142) 및 발광소자(OLED)의 공통단자와 데이터선(Dm) 사이에 접속되어 데이터선(Dm)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 2트랜지스터(M2)는 n번째 제 2주사선(S2n)으로 공급되는 제 2주사신호에 의하여 제어된다.
제 3트랜지스터(M3)는 구동부(142)와 발광소자(OLED) 사이에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 n발광 제어선(En)으로부터 공급되는 발광 제어신호에 의하여 제어된다. 여기서, 발광 제어신호는 n번째 제 1주사선(S1n) 및 n번째 제 2주사선(S2n)으로 공급되는 제 1 및 제 2주사신호와 중첩되게 공급된다. 제 3트랜지스터(M3)는 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 기간 동안 턴-온된다.
구동부(142)는 제 1트랜지스터(M1)로부터 공급되는 데이터신호에 대응하여 픽셀전류를 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)로 공급한다. 이를 위해, 구동부(142)는 데이터신호에 대응되는 전압을 충전하기 위한 커패시터(C)와, 커패시터(C)에 충전된 전압에 대응되는 픽셀전류를 공급하기 위한 제 4트랜지스터(M4)를 구비한다. 여기서, 구동부(142)의 구조는 도 3에 도시된 구조에 한정되지 않고, 현재 공지되어 사용되는 다양한 회로들 중 어느 하나로 선택될 수 있다. 그리 고, 도 3에서는 설명의 편의성을 위하여 트래지스터들(M1 내지 M4)을 피모스(PMOS) 도전형으로 도시하였지만, 본 발명이 이에 한정되는 것은 아니다.
도 3 및 도 4를 참조하여 화소(140)의 동작과정을 상세히 설명하면, 먼저 한 프레임의 특정 수평기간 동안 n번째 제 1주사선(S1n)으로 제 1주사신호가 공급됨과 동시에 n번째 제 2주사선(S2n)으로 제 2주사신호가 공급된다.
n번째 제 2주사선(S2n)으로 공급된 제 2주사신호는 제 2트랜지스터(M2)로 공급된다. 그러면, 제 2트랜지스터(M2)는 특정 수평기간 동안 턴-온 상태를 유지한다.
n번째 제 1주사선(S1n)으로 공급된 제 1주사신호는 제 1트랜지스터(M1)로 공급된다. 이때, 특정 수평기간 중 제 1기간 동안 제 1트랜지스터(M1)가 턴-온된다. 제 1기간 동안 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온되었기 때문에 데이터선(Dm), 제 1트랜지스터(M1), 구동부(142) 및 제 2트랜지스터(M2)로 이어지는 전류패스가 형성된다. 그러면, 화소(140)로부터 데이터신호에 대응되는 전류가 데이터 구동부(120)로 공급된다. 실제로, 데이터 구동부(120)는 계조전류에 대응되는 전류를 화소(140)로부터 공급받는다. 이때, 구동부(142)에 포함된 커패시터(C)에 데이터신호에 대응되는 전압이 충전된다. 즉, 제 1기간 동안 커패시터(C)에는 데이터 구동부(120)로 싱크되는 전류(데이터신호)에 대응되는 전압에 충전된다.
이후, 제 2기간 중 적어도 한번 이상 제 1트랜지스터(M1)가 턴-오프된다. 제 1트랜지스터(M1)가 턴-오프되면 커패시터(C)에 충전된 전압에 대응되는 픽셀전류가 구동부(142)로부터 제 2트랜지스터(M2), 데이터선(Dm)을 경유하여 데이터 구 동부(120)로 공급된다. 픽셀전류를 공급받은 데이터 구동부(120)는 화소(140)에서 원하는 픽셀전류가 흐를 수 있도록 데이터선(Dm)으로 공급될 전류값을 증감한다.
이후, 제 2기간 중 제 1트랜지스터(M1)가 턴-온되면 데이터 구동부(120)에서 증감된 전류에 대응되는 전압이 커패시터(C)에 충전된다. 실제로, 본 발명에서는 제 2기간 동안 제 1트랜지스터(M1)를 적어도 한번 이상 턴-온 및 턴-오프시키면서 원하는 픽셀전류가 흐를 수 있도록 커패시터(C)의 충전전압을 제어한다. 이와 같은 본 발명에서 제 1기간 및 제 2기간을 합한 기간은 1수평기간과 동일하거나, 1수평기간 보다 작게 설정된다.
한편, 특정 수평기간 동안 제 n발광 제어선(En)으로 발광 제어신호가 공급되기 때문에 제 3트랜지스터(M3)가 턴-오프되고, 이에 따라 발광소자(OLED)로 픽셀전류가 공급되지 않는다. 그리고, 특정 수평기간 이후에 제 n발광 제어선(En)으로 발광 제어신호가 공급되지 않기 때문에 픽셀전류가 발광소자(OLED)로 공급된다. 여기서, 픽셀전류는 특정 수평기간 동안 원하는 전류값으로 설정되기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
도 5는 도 2에 도시된 데이터 집적회로를 상세히 나타내는 도면이다. 도 5는 설명의 편의성을 위하여 데이터 집적회로(129)가 j개의 채널을 갖는다고 가정하기로 한다.
도 5를 참조하면, 데이터 집적회로(129)는 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(200)와, 생플링 신호에 응답하여 데이터(Data)를 순차 적으로 저장하기 위한 샘플링 래치부(210)와, 샘플링 래치부(210)의 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터(Data)들을 전류 디지털-아날로그 변환부(이하 "IDAC부"라 함)(230)로 공급하기 위한 홀딩 래치부(220)와, 데이터(Data)의 계조값에 대응하여 계조전류(Idata)를 생성하는 IDAC부(230)와, 픽셀전류(Ipixel)에 대응하여 화소(140)로부터 공급되는 전류값을 제어하기 위한 전류 조정블록(240)과, 수평기간의 일부 기간 동안 화소(140)로부터의 픽셀전류(Ipixel)를 전류 조정블록(240)으로 공급하기 위한 선택블록(250)을 구비한다.
쉬프트 레지스터부(200)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(200)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링신호를 생성한다. 이를 위해, 쉬프트 레지스터부(200)는 j개의 쉬프트 레지스터(2001 내지 200j)를 구비한다.
샘플링 래치부(210)는 쉬프트 레지스터(200)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(210)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(2101 내지 210j)를 구비한다. 그리고, 각각의 샘플링 래치들(2101 내지 210j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치(2101 내지 210j) 각각은 k비트의 크기로 설정된다.
홀딩 래치부(220)는 소스 출력 인에이블(SOE) 신호가 입력될 때 샘플링 래치 부(210)로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀딩 래치부(220)는 소스 출력 인에이블(SOE) 신호가 입력될 때 자신에게 저장된 데이터(Data)를 IDAC부(230)로 공급한다. 이를 위해, 홀딩 래치부(220)는 k비트로 설정된 j개의 홀딩 래치(2201 내지 220j)를 구비한다.
IDAC부(230)는 데이터(Data)의 비트값에 대응하여 계조전류(Idata)를 생성하고, 생성된 계조전류(Idata) 만큼 데이터선(D)을 경유하여 화소(140)로부터 전류를 공급받는다. 즉, IDAC부(230)는 데이터(Data)의 비트값에 대응하여 계조전류(Idata) 만큼 전류를 싱크한다. 이를 위해, IDAC부(230)는 j개의 전류 생성부(2301 내지 230j)를 구비한다.
전류 조정블록(240)은 계조전류(Idata) 및 픽셀전류(Ipixel)를 공급받는다. 계조전류(idata) 및 픽셀전류(Ipixel)를 공급받은 전류 조정블록(240)은 계조전류(idata)와 픽셀전류(Ipixel)의 전류값을 비교하고, 비교된 전류차에 대응하여 화소(140)로 공급되는 전류값을 제어한다. 실제로, 전류 조정블록(240)은 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 전류값을 재조정한다. 이를 위해, 전류 조정블록(240)은 j개의 전류 조정부(2401 내지 240j)를 구비한다.
선택블록(250)은 수평기간의 제 1기간 동안 IDAC부(230)와 데이터선들(D1 내지 Dm)을 접속시킨다. IDAC부(230)와 데이터선들(D1 내지 Dm)이 전기적으로 접속되면 계조전류(Idata)에 대응되는 전류가 화소들(140)로부터 IDAC부(230)로 공급된다. 그리고, 선택블록(250)은 제 2기간의 일부기간 동안 데이터선들(D1 내지 Dm)을 전류 조정블록(240)과 접속시킨다. 이때, 화소(140)로부터의 픽셀전류(Ipixel) 가 전류 조정블록(240)으로 공급된다. 이를 위해, 선택블록(250)은 j개의 선택부(2501 내지 250j)를 구비한다.
한편, 본 발명의 데이터 집적회로는 도 6과 같이 홀딩 래치부(220)와 IDAC부(230)의 사이에 레벨 쉬프터부(260)를 더 포함할 수 있다. 레벨 쉬프터부(260)는 홀딩 래치부(220)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 IDAC부(230)로 공급한다. 외부 시스템으로부터 데이터 집적회로(129)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 전압레벨에 대응되는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 데이터 집적회로(129)외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬트터부(260)에서 높은 전압레벨로 승압시킨다.
도 7은 도 5에 도시된 전류 조정부 및 선택부를 상세히 나타내는 도면이다. 도 7에서는 설명의 편의성을 위하여 j번째 전류 조정부(240j) 및 선택부(250j)를 도시하기로 한다.
도 7을 참조하면, 본 발명의 선택부(250j)는 전류 생성부(230j) 및 데이터선(Dj) 사이에 접속되는 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)와, 데이터선(Dj)과 전류 조정부(240j) 사이에 접속되는 제 7트랜지스터(M7)와, 전류 조정부(240j)와 전류 생성부(230j) 사이에 접속되는 제 8트랜지스터(M8)를 구비한다.
제 5트랜지스터(M5) 및 제 6트랜지스터(M6)는 동시에 턴-온되면서 데이터선(Dj)을 전류 생성부(230j)에 접속시킨다. 이를 위해, 제 5트랜지스터(M5) 및 제 6 트랜지스터(M6)는 제어라인(CL)으로부터 공급되는 선택신호에 의하여 제어된다.
제 7트랜지스터(M7) 및 제 8트랜지스터(M8)는 제 5트랜지스터(M5)와 교번적으로 턴-온된다. 이를 위해, 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)는 제 5트랜지스터(M5)와 다른 도전형으로 형성된다. 제 7트랜지스터(M7)가 턴-온되면 데이터선(Dj)이 전류 조정부(240j)에 접속된다. 제 8트랜지스터(M8)가 턴-온되면 전류 조정부(240j)와 전류 생성부(230j)가 접속된다.
선택신호는 도 8에 도시된 바와 같이 수평기간 중 제 1기간 동안 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온될 수 있도록 공급된다. 그리고, 선택신호는 제 2기간 동안 제 5 및 제 6트랜지스터(M5,M6)와 제 7 및 제 8트랜지스터(M8)가 교번적으로 턴-온되도록 공급된다. 선택신호는 제 2기간 동안 제 1트랜지스터(M1)와 동일하게 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온 및 턴-오프되게 공급된다.
전류 생성부(230j)는 전류 싱크형으로 구성된다. 다시 말하여, 전류 생성부(230j)는 데이터(Data)에 대응하는 계조전류(Idata) 만큼 전류를 외부(화소(140) 또는 전류 조정부(240j))로부터 공급받는다.
전류 조정부(240j)는 비교부(242) 및 전류 제어부(244)를 구비한다. 비교부(242)는 전류 생성부(230j)로 공급되는 계조전류(Idata)와 화소(140)로부터 공급되는 픽셀전류(Ipixel)를 공급받는다. 픽셀전류(Ipixel)를 공급받은 비교부(242)는 계조전류(Idata)와 픽셀전류(Ipixel)를 비교하고, 비교된 결과에 대응하는 제어신호를 전압 증감부(244)로 공급한다. 예를 들어, 비교부(242)는 계조전류(Idata)가 픽셀전류(Ipixel)보다 큰 경우 제 1제어신호를 생성하고, 계조전류(Idata)가 픽셀전류(Ipixel)보다 작은 경우 제 2제어신호를 생성하여 전류감부(244)로 공급한다.
전류 제어부(244)는 비교부(242)로부터 공급되는 제어신호에 대응하여 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)의 공통단자인 제 1노드(N1)의 전류값을 제어한다. 그러면, 화소(140)로 공급되는 전류값이 증가 또는 감소되면서 구동부(142)에 포함된 커패시터(C)의 충전 전압값이 변화된다. 여기서, 전류 제어부(244)는 픽셀전류(Ipixel)와 계조전류(Idata)가 유사해질 수 있도록 화소(140)로 공급되는 전류값을 제어한다.
도 4, 도 7 및 도 8을 결부하여 동작과정을 상세히 설명하면, 먼저 특정 수평기간의 제 1기간 동안 제 1주사신호 및 제 2주사신호에 의하여 화소(140)에 포함된 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. 그리고, 수평 기간의 제 1기간 동안 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온된다. 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온되면 전류 생성부(230j)와 화소(140)가 전기적으로 접속되고, 이에 따라 계조전류(Idata)에 대응되는 전류가 화소(140)로부터 전류 생성부(230j)로 공급된다. 이때, 화소(140)에 포함된 커패시터(C)에는 계조전류(Idata)에 대응되는 소정의 전압이 충전된다. 실제로, 제 1기간은 화소(140)에 포함된 커패시터(C)에 계조전류(Idata)에 대응되는 전압이 충전되도록 그 기간이 설정된다.
화소(140)에 포함된 커패시터(C)에 소정의 전압이 충전된 후 제 2기간이 시작될 때 선택신호에 의하여 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-오프 되고, 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)가 턴-온된다. 그리고, 제 2기간이 시작될 때 제 1트랜지스터(M1)가 턴-오프된다.
제 7트랜지스터(M7)가 턴-온되면 화소(140)로부터의 픽셀전류(Ipixel)가 제 2트랜지스터(M2) 및 제 7트랜지스터(M7)를 경유하여 비교부(242)로 공급된다. 제 8트랜지스터(M8)가 턴-온되면 계조전류(Idata)가 비교부(242)로 공급된다.(실제로, 계조전류(Idata)에 대응되는 전류가 비교부(242)로부터 전류 생성부(230j)로 공급된다.) 이때, 비교부(242)는 계조전류(Idata)와 픽셀전류(Ipixel)를 비교하고, 비교결과에 대응하는 제어신호를 전류 제어부(244)로 공급한다.
전류 제어부(244)는 비교부(242)로부터 공급되는 비교결과에 대응하여 제 1노드(N1)로 전류를 공급하거나, 제 1노드(N1)로부터 전류를 공급받는다. 즉, 비교부(242)는 비교결과에 대응하여 제 1노드(N1)의 전류값을 증가 또는 감소시킨다. 여기서, 전류 제어부(244)는 픽셀전류(Ipixel)와 계조전류(Idata)가 동일 또는 유사해질 수 있도록 전류값을 증감한다.
이후, 선택신호에 의하여 제 7 및 제 8트랜지스터(M7,M8)가 턴-오프되고, 제 5 및 제 6트랜지스터(M5,M6)가 턴-온된다. 그리고, 제 1주사신호에 의하여 제 1트랜지스터(M1)가 턴-온된다. 이 경우, 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)가 턴-온되기 때문에 화소(140)로부터 소정의 전류가 제 1노드(N1)로 공급된다.
여기서, 화소(140)로부터 제 1노드(N1)로 공급되는 전류는 전류 제어부(244)에서 증감되는 전류값에 의하여 제어된다. 예를 들어, 전류 제어부(244)에서 소정 전류(Iid)를 제 1노드(N1)로 공급한다면 화소(140)에서 제 1노드(N1)로 공급되는 픽셀전류(Ipixel)는 계조전류(Idata)에서 소정전류(Iid)를 감한 값으로 결정된다. 즉, 제 1기간 보다 감소된 픽셀전류(Ipixel)가 화소(140)로부터 공급되고, 이에 따라 커패시터(C)에 충전되는 전압값이 변화된다.
그리고, 제 1노드(N1)로부터 전류 제어부(244)로 소정전류(Iid)가 공급된다면 화소(140)에서 제 1노드(N1)로 공급되는 픽셀전류(Ipixel)는 계조전류(Idata)에서 소정전류(Iid)를 더한 값으로 결정된다. 즉, 제 1기간 보다 증가된 픽셀전류(Ipixel)가 화소(140)로부터 공급되고, 이에 따라 커패시터(C)에 충전되는 전압값이 변화된다.
실제로, 본 발명에서는 제2기간 동안 계조전류(Idata)와 픽셀전류(Ipixel)가 유사 또는 동일해지도록 제 1트랜지스터(M1)를 적어도 한번 이상 턴-온 및 턴-오프시킨다. 그리고, 제 1트랜지스터(M1)와 동일하게 제 5트랜지스터(M5) 및 제 6트랜지스터(M6)를 턴-온 및 턴-오프시키고, 제 1트랜지스터(M1)와 교번되도록 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)를 턴-온시킨다. 본 발명에서는 이와 같은 과정을 소정횟수 반복하면서 화소(140)에서 원하는 픽셀전류(Ipixel)가 흐르도록 제어한다.
도 9는 도 7에 도시된 전류 제어부의 일례를 나타내는 도면이다.
도 9를 참조하면, 본 발명의 전류 제어부(244)는 고정 전압원(VCC)과 기저 전압원(GND) 사이에 접속되는 제 1트랜지스터(M11)와 제 2트랜지스터(M12)를 구비 한다. 제 1트랜지스터(M11)와 제 2트랜지스터(M12)는 서로 다른 도전형으로 형성된다. 따라서, 비교부(242)로부터 공급되는 제어신호에 대응하여 제 1트랜지스터(M11) 및 제 2트랜지스터(M12) 중 어느 하나가 턴-온된다. 여기서, 제 1트랜지스터(M11)가 턴-온되면 제 2노드(N2)로부터 제 1노드(N1)의 소정전류(Iid)가 공급된다. 그리고, 제 2트랜지스터(M12)가 턴-온되면 제 1노드(N1)로부터 제 2노드(N2)로 소정전류(Iid)가 공급된다.
그리고, 전류 제어부전류 제어부1트랜지스터(M11)와 제 2트랜지스터(M12) 사이에 접속되는 제 3트랜지스터(M13) 및 제 4트랜지스터(M14)를 더 구비한다. 제 3트랜지스터(M13) 및 제 4트랜지스터(M14)는 도 8과 같이 제어라인(CL)으로 공급되는 선택신호에 의하여 제어된다. 즉, 제 3트랜지스터(M13) 및 제 4트랜지스터(M14)는 제 5트랜지스터(M15) 및 제 6트랜지스터(M16)와 동일하게 턴-온 및 턴-오프된다.
도 10은 도 7에 도시된 비교부의 일례를 나타내는 도면이다. 도 10에 도시된 비교부는 1992년 IEEE(Institute of Electrical and Electronics Engineers)에서 공지되었다. 실제로, 본 발명에서는 전류값을 비교할 수 있는 공지된 다양한 비교부들이 사용될 수 있다.
도 10을 참조하면, 제 3노드(N3)에는 픽셀전류(Ipixel)와 계조전류(Idata)의 차에 대응하는 전류가 공급된다. 제 3노드(N3)로 공급된 전류는 인버터로 구성된 제 3트랜지스터(M23) 및 제 4트랜지스터(M24)의 게이트단자로 공급된다. 그러면, 제 3트랜지스터(M23) 및 제 4트랜지스터(M24) 중 어느 하나의 트랜지스터가 턴-온되어 출력부에 하이전압(VCC) 또는 로우전압(GND)이 인가된다. 여기서, 출력부에 인가된 전압은 제 1트랜지스터(M21) 및 제 2트랜지스터(M21)의 게이트단자로 공급되어 출력부의 전압이 안정적으로 유지되도록 한다.
도 11은 본 발명의 제 2실시예에 의한 화소를 나타내는 도면이다.
도 11을 참조하면, 본 발명의 제 2실시예에 의한 화소는 발광소자(OLED), 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 구동부(142)를 구비한다.
제 1트랜지스터(M1)는 데이터선(Dm)과 구동부(142) 사이에 접속되어 데이터선(Dm)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 1트랜지스터(M1)는 도 12에 도시된 바와 같이 n번째 제 1주사선(S1n)으로 공급되는 제 1주사신호에 의하여 제어된다.
제 2트랜지스터(M2)는 구동부(142) 및 발광소자(OLED)의 공통단자와 데이터선(Dm) 사이에 접속되어 데이터선(Dm)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 2트랜지스터는 도 12에 도시된 바와 같이 n번째 제 2주사선(S2n)으로 공급되는 제 2주사신호에 의하여 제어된다.
제 3트랜지스터(M3)는 구동부(142)와 발광소자(OLED) 사이에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 2트랜지스터(M2)가 턴-온될 때 턴-오프되고, 제 2트랜지스터(M2)가 턴-오프될 때 턴-온된다. 이를 위해, 제 3트랜지스터(M3)는 제 2트랜지스터(M2)와 다른 도전형으로 형성되며 n번째 제 2주사선(S2n)으로 공급되는 제 2주사신호에 의하여 제어된다.
구동부(142)는 데이터신호에 대응하는 픽셀전류를 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)로 공급한다. 이를 위해, 구동부(142)는 데이터신호에 대응되는 전압을 충전하기 위한 커패시터(C)와, 커패시터(C)에 충전된 전압에 대응하는 픽셀전류를 공급하기 위한 제 4트랜지스터(M4)를 구비한다.
도 11 및 도 12를 결부하여 동작과정을 상세히 설명하면, 먼저 한 프레임의 특정 수평기간 동안 n번째 제 1주사선(S1n)으로 제 1주사신호가 공급됨과 동시에 n번째 제 2주사선(S2n)으로 제 2주사신호가 공급된다.
n번째 제 2주사선(S2n)으로 제 2주사신호가 공급되면 특정 수평기간 동안 제 2트랜지스터(M2)가 턴-온된다. 그리고, 제 2주사신호가 공급되면 특정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프된다.
n번째 제 1주사선(S1n)으로 제 1주사신호가 공급되면 특정 수평기간의 제 1기간 동안 제 1트랜지스터(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 계조전류에 대응하는 소정의 전류가 화소로부터 데이터 구동부(120)로 공급된다. 이때, 구동부(142)에 포함된 커패시터(C)에는 소정의 전류에 대응하는 전압이 충전된다. 그리고, 제 2기간 중 제 1트랜지스터(M1)가 턴-오프될 때 커패시터(C)에 충전된 전압에 대응하는 픽셀전류가 데이터 구동부(120)로 공급된다. 픽셀전류를 공급받은 데이터 구동부(120)는 화소(140)에서 원하는 픽셀전류가 흐를 수 있도록 데이터선(Dm)으로 공급될 전류값을 증감한다. 실제로, 제 2기간 동안 제 1트랜지스터 (M1)는 적어도 한번 턴-온 및 턴-오프를 반복하면서 원하는 픽셀전류가 흐를 수 있도록 커패시터(C)에 충전된 전압값을 제어한다.
한편, 특정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프되기 때문에 발광소자(OLED)로 픽셀전류가 공급되지 않는다. 그리고, 특정 수평기간 이후에 제 2주사신호에 대응하여 제 3트랜지스터(M3)가 턴-온되면 픽셀전류가 발광소자(OLED)로 공급된다. 여기서, 픽셀전류는 특정 수평기간 동안 원하는 전류값으로 변화되었기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
도 13은 본 발명의 제 3실시예에 의한 화소를 나타내는 도면이다.
도 13을 참조하면, 본 발명의 제 3실시예에 의한 화소는 발광소자(OLED), 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 3트랜지스터(M3), 접속 트랜지스터(MT) 및 구동부(142)를 구비한다.
제 1트랜지스터(M1)는 데이터선(Dj)과 구동부(142) 사이에 접속되어 데이터선(Dj)과 구동부(142)를 전기적으로 접속시킨다. 이와 같은 제 1트랜지스터(M1)는 n번째 제 1주사선(S1n)으로 공급되는 제 1주사신호에 의하여 제어된다.
제 2트랜지스터(M2)는 구동부(142) 및 발광소자(OLED)의 공통단자와 피드백선(Fj) 사이에 접속되어 피드백선(Fj)과 구동부(142)를 전기적으로 접속시킨다. 여기서, 피드백선(Fj)은 제 7트랜지스터(M7)를 경유하여 전류 조정부(240j)와 접속된다. 따라서, 제 7트랜지스터(M7)와 데이터선(Dm)은 전기적으로 격리된다. 이와 같은 제 2트랜지스터는 n번째 제 2주사선(S2n)으로 공급되는 제 2주사신호에 의하 여 제어된다.
접속 트랜지스터(MT)는 제 1트랜지스터(M1)와 제 2트랜지스터(M2) 사이에 접속되어 데이터선(Dm)과 피드백선(Fm)을 전기적으로 접속시킨다. 이와 같은 접속 트랜지스터(MT)는 n번째 제 1주사선(S1n)으로 공급되는 제 1주사신호에 의하여 제어된다. 즉, 접속 트랜지스터(MT)는 제 1트랜지스터(M1)와 동일하게 턴-온 및 턴-오프된다.
제 3트랜지스터(M3)는 구동부(142)와 발광소자(OLED) 사이에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 2트랜지스터(M2)가 턴-온될 때 턴-오프되고, 제 2트랜지스터(M2)가 턴-오프될 때 턴-온된다. 이를 위해, 제 3트랜지스터(M3)는 도 4와 같이 발광 제어선(En)으로부터 공급되는 발광 제어신호에 의하여 제어된다.
구동부(142)는 데이터신호에 대응하는 픽셀전류를 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)로 공급한다. 이를 위해, 구동부(142)는 데이터신호에 대응되는 전압을 충전하기 위한 커패시터(C)와, 커패시터(C)에 충전된 전압에 대응하는 픽셀전류를 공급하기 위한 제 4트랜지스터(M4)를 구비한다.
도 4와 도 13을 결부하여 동작과정을 상세히 설명하면, 먼저 한 프레임의 특정 수평기간 동안 n번째 제 1주사선(S1n)으로 제 1주사신호가 공급됨과 동시에 n번째 제 2주사선(S2n)으로 제 2주사신호가 공급된다. 그리고, 특정 수평기간 동안 발광 제어선(En)으로 발광 제어신호가 공급된다.
n번째 제 2주사선(S2n)으로 제 2주사신호가 공급되면 특정 수평기간 동안 제 2트랜지스터(M2)가 턴-온된다. 발광 제어선(En)으로 발광 제어신호가 공급되면 특 정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프된다.
n번째 제 1주사선(S1n)으로 제 1주사신호가 공급되면 특정 수평기간의 제 1기간 동안 제 1트랜지스터(M1) 및 접속 트랜지스터(M5)가 턴-온된다. 제 1트랜지스터(M1) 및 접속 트랜지스터(M5)가 턴-온되면 계조전류에 대응하는 소정의 전류가 화소로부터 데이터 구동부(120)로 공급된다. 이때, 구동부(142)에 포함된 커패시터(C)에는 소정의 전류에 대응하는 전압이 충전된다.
그리고, 제 2기간 중 일부기간 동안 제 1트랜지스터(M1)가 턴-오프된다. 이때, 구동부(142)로부터의 픽셀전류가 피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급된다. 픽셀전류를 공급받은 데이터 구동부(120)는 화소(140)에서 원하는 픽셀전류가 흐를 수 있도록 데이터선(Dj)으로 공급될 전류값을 증감한다. 실제로, 제 2기간 동안 제 1트랜지스터(M1)는 적어도 한번 턴-온 및 턴-오프를 반복하면서 원하는 픽셀전류가 흐를 수 있도록 커패시터(C)에 충전된 전압값을 제어한다.
한편, 특정 수평기간 동안 제 3트랜지스터(M3)가 턴-오프되기 때문에 발광소자(OLED)로 픽셀전류가 공급되지 않는다. 그리고, 특정 수평기간 이후에 제 3트랜지스터(M3)가 턴-온되면 픽셀전류가 발광소자(OLED)로 공급된다. 여기서, 픽셀전류는 특정 수평기간 동안 원하는 전류값으로 변화되었기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
한편, 본 발명에서 설명된 화소들은 도 14에 도시된 바와 같이 엔모스 트랜지스터들로 변경될 수 있다. 실제로, 도 14에 도시된 화소는 도 3에 도시된 피모스 트랜지스터들을 엔모스 트랜지스터로 변경하여 구성된다. 도 14와 같이 화소들 이 엔모스 트래지스터로 변경되면 당업자에게 널리 알려진 바와 같이 신호들((제 1주사신호, 제 2주사신호, 발광 제어신호 등)의 극성이 반전될 뿐 그 외의 동작과정은 동일하다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 화소 및 이를 이용한 발광 표시장치에 의하면 데이터에 대응하는 계조전류와 화소에서 흐르는 픽셀전류를 비교하고, 비교된 결과에 대응하여 픽셀전류가 계조전류와 유사한 전류값으로 변화되도록 화소로 공급되는 전류값을 제어한다. 즉, 본 발명에서는 화소에서 원하는 픽셀전류가 흐르도록 제어할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.

Claims (9)

  1. 발광소자와,
    제 1주사선으로부터 공급되는 제 1주사신호에 대응하여 특정 수평기간 동안 턴-온 및 턴오프를 적어도 한번 이상 반복하는 제 1트랜지스터와,
    제 2주사선으로부터 공급되는 제 2주사신호에 대응하여 상기 특정 수평기간 동안 턴-온 상태를 유지하는 제 2트랜지스터와,
    상기 제 1트랜지스터를 경유하여 데이터선으로부터 공급되는 데이터신호에 대응하는 픽셀전류를 상기 발광소자로 공급하기 위한 구동부를 구비하는 화소.
  2. 제 1항에 있어서,
    상기 제 1트랜지스터는 상기 데이터선과 상기 구동부 사이에 접속되며 상기 특정 수평기간 중 제 1기간 동안 턴-온되고, 상기 제 1기간을 제외한 제 2기간 동안 적어도 한번 턴-온 및 턴-오프되는 화소.
  3. 제 2항에 있어서,
    상기 제 2트랜지스터는 상기 구동부 및 발광소자의 공통단자와 상기 데이터선 사이에 접속되는 화소.
  4. 제 1항에 있어서,
    상기 구동부와 상기 발광소자 사이에 접속되어 발광 제어선으로부터 공급되는 발광 제어신호에 대응하여 상기 특정 수평기간 동안 턴-오프되고, 그 외의 기간동안 턴-온되는 제 3트랜지스터를 더 구비하는 화소.
  5. 제 1항에 있어서,
    상기 구동부와 상기 발광소자 사이에 접속되어 상기 제 2주사신호에 대응하여 상기 특정 수평기간 동안 턴-오프되고, 그 외의 기간동안 턴-온되는 제 3트랜지스터를 더 구비하는 화소.
  6. 제 5항에 있어서,
    상기 제 3트랜지스터는 상기 제 2트랜지스터와 다른 도전형으로 형성되는 화소.
  7. 제 2항에 있어서,
    상기 제 2트랜지스터는 상기 구동부 및 발광소자의 공통단자와 상기 데이터선과 나란하게 형성되는 피드백선과 접속되는 화소.
  8. 제 7항에 있어서,
    상기 제 1트랜지스터와 제 2트랜지스터 사이에 접속되며 상기 제 1주사신호에 대응하여 상기 제 1트랜지스터와 동일하게 턴-온 및 턴-오프되는 제 3트랜지스 터를 구비하는 화소.
  9. 복수의 제 1주사선 및 제 2주사선과;
    상기 제 1주사선 및 제 2주사선과 교차되는 방향으로 형성되는 복수의 데이터선과;
    상기 제 1주사선, 제 2주사선 및 데이터선과 접속되는 복수의 화소를 포함하는 화상 표시부와;
    상기 제 1주사선으로 제 1주사신호를 순차적으로 공급하고, 상기 제 2주사선으로 제 2주사신호를 순차적으로 공급하는 주사 구동부와;
    상기 데이터선들과 접속되어 계조전류에 대응하는 제 1전류를 상기 화소들로부터 공급받고, 상기 제 1전류에 대응하여 상기 화소들에서 흐르는 픽셀전류와 상기 계조전류를 비교하여 상기 제 1전류의 전류값을 증가 또는 감소시키기 위한 데이터 구동부를 구비하며;
    상기 화소는 상기 제 1항 내지 제 8항 중 어느 한 항에 기재된 화소인 발광 표시장치.
KR1020040112522A 2004-12-24 2004-12-24 화소 및 이를 이용한 발광 표시장치 KR100613089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112522A KR100613089B1 (ko) 2004-12-24 2004-12-24 화소 및 이를 이용한 발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112522A KR100613089B1 (ko) 2004-12-24 2004-12-24 화소 및 이를 이용한 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20060073686A KR20060073686A (ko) 2006-06-28
KR100613089B1 true KR100613089B1 (ko) 2006-08-16

Family

ID=37166585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112522A KR100613089B1 (ko) 2004-12-24 2004-12-24 화소 및 이를 이용한 발광 표시장치

Country Status (1)

Country Link
KR (1) KR100613089B1 (ko)

Also Published As

Publication number Publication date
KR20060073686A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100613091B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR100707623B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100604066B1 (ko) 화소 및 이를 이용한 발광 표시장치
JP4461301B2 (ja) データ集積回路，およびデータ集積回路を有する発光表示装置
JP4437109B2 (ja) 集積回路及び発光表示装置
KR100703430B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100700846B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100645696B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100703429B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100611914B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR100645695B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100629576B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR100604067B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR100613089B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100707625B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100658266B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100613090B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100629577B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR100613094B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100611913B1 (ko) 데이터집적회로 및 이를 이용한 발광 표시장치
KR100613087B1 (ko) 화소 및 이를 이용한 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14