KR100612238B1 - Plasma display panel and driving method of the same - Google Patents

Abstract

본 발명의 플라즈마 디스플레이 패널은, 발광효율을 향상시키고 제작비용을 저감시키기 위하여, 상호 대향 배치되는 제1 기판과 제2 기판, 이 제1 기판에 인접하여 다수의 방전공간을 구획하는 제1 격벽층, 제2 기판에 인접하여 상기 방전공간에 대향하는 방전공간을 구획하는 제2 격벽층, 양측 방전공간에 의하여 형성되는 방전셀의 내부에 형성되는 형광체층, 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 일측에 대응하여 신장 형성되는 제1 전극, 및 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 다른 일측에서 상기 제1 전극과 교차하는 방향으로 신장되고 상기 방전셀의 또 다른 일측에서 상기 제1 전극과 서로 대향하여 형성되는 제2 전극을 포함한다.In the plasma display panel of the present invention, in order to improve luminous efficiency and to reduce manufacturing cost, the first and second substrates disposed to face each other, and the first partition wall partitioning a plurality of discharge spaces adjacent to the first substrate, are provided. A second partition layer adjacent to a second substrate and defining a discharge space facing the discharge space, a phosphor layer formed inside discharge cells formed by both discharge spaces, between the first partition layer and the second partition wall layer In the first electrode extending along the one side of the discharge cell, and between the first barrier layer and the second barrier layer, extending in a direction crossing the first electrode on the other side of the discharge cell and discharging the discharge. On the other side of the cell includes a second electrode formed to face each other with the first electrode.

플라즈마, 디스플레이, 방전셀, 어드레스전극, 주사전극Plasma, Display, Discharge Cell, Address Electrode, Scan Electrode

Description

플라즈마 디스플레이 패널 및 그 구동방법 {PLASMA DISPLAY PANEL AND DRIVING METHOD OF THE SAME}Plasma Display Panel and Driving Method {PLASMA DISPLAY PANEL AND DRIVING METHOD OF THE SAME}

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention.

도 2는 일 실시예에 따른 플라즈마 디스플레이 패널에서 방전셀과 전극과의 관계를 개략적으로 도시한 부분 평면도이다.2 is a partial plan view schematically illustrating a relationship between a discharge cell and an electrode in a plasma display panel according to an exemplary embodiment.

도 3은 도 1의 A-A 선에 따른 부분 단면도이다.3 is a partial cross-sectional view taken along the line A-A of FIG.

도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 전극들 형상 및 배치 관계를 개략적으로 도시한 부분 사시도이다.4 is a partial perspective view schematically showing the shape and arrangement of the electrodes in the plasma display panel according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 구동방법의 구동 파형도이다.5 is a driving waveform diagram of a plasma display panel driving method according to an embodiment of the present invention.

도 6은 도 3과 비교되는 다른 실시예의 부분 단면도이다.6 is a partial cross-sectional view of another embodiment compared to FIG. 3.

본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로서, 보다 상세하게는 발광효율을 향상시키며 제작비용을 저감시키는 플라즈마 디스플레이 패 널 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof, and more particularly, to a plasma display panel and a driving method thereof for improving luminous efficiency and reducing manufacturing cost.

일반적으로 플라즈마 디스플레이 패널(plasma display panel, 이하 'PDP'라 한다)에는 3전극 면방전형 PDP가 있다. 이 3전극 면방전형 PDP는 동일면상에 위치한 유지전극과 주사전극을 포함한 기판과 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극을 포함한 다른 기판으로 이루어지며, 그 사이에 방전가스(일례로, 네온(Ne) 및 제논(Xe)의 혼합 가스)를 봉입하고 있다.In general, a plasma display panel (hereinafter referred to as a 'PDP') includes a three-electrode surface discharge type PDP. The three-electrode surface discharge type PDP is composed of a substrate including sustain electrodes and scan electrodes located on the same surface and another substrate including address electrodes extending in a vertical direction spaced apart therefrom by a discharge gas (for example, And a mixed gas of neon (Ne) and xenon (Xe).

이 PDP에서 방전의 유무는 각 라인에 연결되어 독립적으로 제어되는 주사전극과 어드레스전극의 방전에 의해 결정되고, 화면를 표시하는 유지방전은 동일 면상에 위치한 유지전극과 주사전극에 의해 이루어진다.In this PDP, the presence or absence of discharge is determined by the discharge of the scan electrode and the address electrode independently connected to each line, and the sustain discharge displaying the screen is made by the sustain electrode and the scan electrode located on the same plane.

이 PDP에서 발광효율(η)은 η=L/(Ic×Vs)와 같이 표현된다. 여기서, L은 휘도이고, Ic는 방전 전류, Vs는 유지 전압이다.In this PDP, the luminous efficiency η is expressed as η = L / (Ic x Vs). Where L is luminance, Ic is discharge current, and Vs is sustain voltage.

따라서 PDP에서 발광효율(η)의 증가는 휘도(L)를 유지한 상태에서 방전 전류(Ic)와 유지 전압(Vs)을 감소시키거나, 방전 전류(Ic)와 유지 전압(Vs)을 유지한 상태에서 휘도(L)를 증가시키는 방법으로 가능하다.Therefore, the increase in the luminous efficiency η in the PDP reduces the discharge current Ic and the sustain voltage Vs while maintaining the luminance L, or maintains the discharge current Ic and the sustain voltage Vs. This is possible by increasing the luminance L in the state.

일반적으로 휘도(L)의 증가는 방전 전류(Ic)의 증가를 수반하므로 발광효율(η)을 향상시키기 위하여 휘도(L) 및 방전 전류(Ic)를 유지한 상태에서 유지 전압(Vs)을 감소시키는 것이 바람직하다.In general, since the increase in the luminance L is accompanied by an increase in the discharge current Ic, the sustain voltage Vs is decreased while maintaining the luminance L and the discharge current Ic in order to improve the luminous efficiency η. It is preferable to make it.

또한, PDP의 가격의 절반 가량은 구동회로 부분에 의하여 좌우되며, 이 구동회로의 가격은 PDP에 흐르는 전류와 이에 인가되는 전압의 크기에 의하여 좌우된다. 즉 구동회로를 구성하는 각 요소의 가격은 방전 전류(Ic)가 클수록 유지 전압 (Vs)이 높을 수록 상승된다.In addition, about half of the price of the PDP depends on the driving circuit portion, and the price of the driving circuit depends on the current flowing through the PDP and the magnitude of the voltage applied thereto. In other words, the price of each element constituting the driving circuit increases as the discharge current Ic increases and the sustain voltage Vs increases.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 그 목적은 발광효율을 향상시키고 제작비용을 저감시키는 플라즈마 디스플레이 패널 및 그 구동방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display panel and a driving method for improving the luminous efficiency and reducing the manufacturing cost.

본 발명에 따른 플라즈마 디스플레이 패널은, 상호 대향 배치되는 제1 기판과 제2 기판, 이 제1 기판에 인접하여 다수의 방전공간을 구획하는 제1 격벽층, 제2 기판에 인접하여 상기 방전공간에 대향하는 방전공간을 구획하는 제2 격벽층, 양측 방전공간에 의하여 형성되는 방전셀의 내부에 형성되는 형광체층, 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 일측에 대응하여 신장 형성되는 제1 전극, 및 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 다른 일측에서 상기 제1 전극과 교차하는 방향으로 신장되고 상기 방전셀의 또 다른 일측에서 상기 제1 전극과 서로 대향하여 형성되는 제2 전극을 포함한다.The plasma display panel according to the present invention includes a first substrate and a second substrate which are disposed to face each other, a first partition wall layer which defines a plurality of discharge spaces adjacent to the first substrate, and a second barrier layer adjacent to the second substrate. A second partition wall partitioning the opposite discharge space, a phosphor layer formed inside the discharge cells formed by both discharge spaces, and a first partition wall layer and a second partition wall layer, corresponding to one side of the discharge cell; Between the first electrode to be formed, and between the first and second partition wall layers, the first electrode extends in a direction crossing the first electrode on the other side of the discharge cell and the first electrode on the other side of the discharge cell. And a second electrode formed to face each other.

상기 제1 전극은 방전셀의 일측에서 일 방향을 따라 신장 형성되는 신장부와, 이 신장부에서 상기 기판 면에 수직 방향으로 연장되는 확장부를 포함한다.The first electrode includes an elongate portion that extends in one direction on one side of the discharge cell, and an extension that extends in a direction perpendicular to the substrate surface at the elongated portion.

상기 제2 전극은 방전셀의 다른 일측에서 상기 제1 전극과 교차하는 방향으로 신장 형성되는 신장부와, 이 신장부에서 상기 제1 전극과 대향하는 방향으로 돌출되고 상기 기판 면에 수직 방향으로 연장되는 확장부를 포함한다.The second electrode extends in a direction crossing the first electrode on the other side of the discharge cell, and protrudes in a direction opposite to the first electrode from the extension and extends in a direction perpendicular to the substrate surface. And an extension.

상기 제1 전극 및 제2 전극은 비방전 영역에 구비되므로 전도성이 우수한 금 속 전극으로 형성될 수 있다.Since the first electrode and the second electrode are provided in the non-discharge region, the first electrode and the second electrode may be formed of a metal electrode having excellent conductivity.

상기 제1 전극 및 제2 전극은 그 외면에 유전층을 구비하며, 이 유전층은 그 외면에 보호막을 구비하는 것이 바람직하다.Preferably, the first electrode and the second electrode have a dielectric layer on the outer surface thereof, and the dielectric layer has a protective film on the outer surface thereof.

상기 제1 전극을 둘러싸는 유전층은 스트라이프 또는 격자형 구조로 형성될 수 있다.The dielectric layer surrounding the first electrode may be formed in a stripe or lattice structure.

상기에서, 제1 격벽층은 일 방향으로 신장 형성되는 제1 격벽부재, 및 이 제1 격벽부재와 교차되는 제2 격벽부재를 포함할 수 있다.In the above, the first partition wall layer may include a first partition member extending in one direction, and a second partition member intersecting the first partition member.

상기에서, 제2 격벽층은 일 방향으로 신장 형성되어 제1 격벽부재에 대응하는 제3 격벽부재, 및 이 제3 격벽부재와 교차하면서 상기 제2 격벽부재에 대응하는 제4 격벽부재를 포함할 수 있다.The second partition wall layer may include a third partition member extending in one direction and corresponding to the first partition member, and a fourth partition member corresponding to the second partition member while crossing the third partition member. Can be.

상기 제1 기판 및 제2 기판 각각은 그 내표면에 유전층을 구비하고, 이 유전층에 제1 격벽층 및 제2 격벽층을 각각 구비할 수 있다.Each of the first substrate and the second substrate may have a dielectric layer on an inner surface thereof, and each of the first and second substrates may include a first barrier layer and a second barrier layer.

상기 제1 기판 및 제2 기판 각각의 방전공간은 상기 제1 기판 및 제2 기판을 방전셀에 상응하는 위치를 식각하고, 이에 형광체층을 도포하여 형성될 수도 있다.The discharge space of each of the first substrate and the second substrate may be formed by etching a position corresponding to the discharge cells of the first substrate and the second substrate, and applying a phosphor layer thereto.

또한, 본 발명에 따른 플라즈마 디스플레이 패널 구동방법은, 제1 기판에 인접하여 형성되는 제1 격벽층과 이에 대응하여 제2 기판에 인접하여 형성되는 제2 격벽층 사이에서, 방전셀의 일측에 대응하여 신장 형성되는 제1 전극과 상기 방전셀의 다른 일측에서 상기 제1 전극과 교차하는 방향으로 신장되고 상기 방전셀의 또 다른 일측에서 상기 제1 전극과 서로 면방전 대향하여 형성되는 제2 전극을 포함하는 플라즈마 디스플레이 패널 구동방법에 있어서, 유지 구간에서, 방전셀의 일 측에 구비되는 제2 전극을 기준 전압(0V)으로 유지하고, 상기 방전셀의 다른 일측에 구비되는 제1 전극에 양의 유지 전압(+Vs)의 가지는 유지 펄스와 음의 유지 전압(-Vs)을 가지는 유지 펄스를 반복적으로 인가한다.In addition, the plasma display panel driving method according to the present invention corresponds to one side of the discharge cell between the first partition layer formed adjacent to the first substrate and the second partition layer formed adjacent to the second substrate corresponding thereto. And a second electrode extending in a direction crossing the first electrode on the other side of the discharge cell and extending from the other side of the discharge cell and formed to face surface discharge with the first electrode on the other side of the discharge cell. In the method of driving a plasma display panel, the second electrode provided on one side of the discharge cell is maintained at the reference voltage (0V) in the sustain period, and the positive electrode is applied to the first electrode provided on the other side of the discharge cell. A sustain pulse having a sustain voltage (+ Vs) and a sustain pulse having a negative sustain voltage (-Vs) are repeatedly applied.

상기 유지 구간은 그 끝 부분에서, 상기 제1 전극에 기준 전압(0V)에서 음의 유지 전압(-Vs)까지 점진적으로 감소하는 이레이저 펄스(eraser pulse)를 인가하여, 유지 방전에 의해 형성된 벽 전하를 소거한다.The sustain section is a wall formed by sustain discharge by applying an eraser pulse that gradually decreases from the reference voltage (0V) to a negative sustain voltage (-Vs) at the end thereof. Erase the charge.

상기에서 리셋 구간은 제1 전극에 양의 유지 전압(+Vs)에서 모든 조건의 방전셀에서 방전이 일어날 수 있는 전압(Vset)까지 점진적으로 증가한 후, 기준 전압까지 하강하는 펄스를 인가하여, 리셋 방전에 의하여 형성된 벽전하를 소거하여 방전셀을 초기화한다.In the above, the reset period gradually increases from a positive sustain voltage (+ Vs) to a voltage (Vset) at which discharge can occur in discharge cells under all conditions, and then applies a pulse falling to a reference voltage to reset the first electrode. The discharge cells are initialized by erasing the wall charges formed by the discharge.

상기에서 어드레싱 구간은 제1 전극에 스캔 펄스(Vsc)를 인가하고, 이에 대응되는 제2 전극에 어드레스 펄스(Va)를 인가하여, 켜질 방전셀을 선택한다.In the addressing period, the scan pulse Vsc is applied to the first electrode and the address pulse Va is applied to the second electrode to select the discharge cell to be turned on.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2는 일 실시예에 따른 플라즈마 디스플레이 패널에서 방전셀과 전 극과의 관계를 개략적으로 도시한 부분 평면도이며, 도 3은 도 1의 A-A 선에 따른 부분 단면도이고, 도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에서 전극들 형상 및 배치 관계를 개략적으로 도시한 부분 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention, FIG. 2 is a partial plan view schematically illustrating a relationship between a discharge cell and an electrode in a plasma display panel according to an embodiment. 3 is a partial cross-sectional view taken along line AA of FIG. 1, and FIG. 4 is a partial perspective view schematically showing the shape and arrangement of the electrodes in the plasma display panel according to the exemplary embodiment of the present invention.

이 도면들을 참조하여 PDP를 설명하면, 본 발명의 PDP는 기본적으로 소정의 간격으로 대향 배치되는 제1 기판(10, 이하 '배면기판'이라 한다)과 제2 기판(20, 이하 '전면기판'이라 한다), 및 이 배면기판(10)과 전면기판(20) 사이에 제1 격벽층(16, 이하, '배면판 격벽'이라 한다)과 제2 격벽층(26, 이하, '전면판 격벽'이라 한다)에 의하여 다수의 방전공간을 구획하여 형성되는 방전셀(18, 28)을 구비한다. 이 방전셀(18, 28) 내에는 진공자외선을 흡수하여 가시광을 방출하는 형광체층(19, 29)이 형성되고, 플라즈마 방전으로 진공자외선을 발생시킬 수 있도록 방전가스(일례로 제논(Xe)과 네온(Ne) 등을 포함하는 혼합가스)가 충전되어 있다.Referring to the PDP with reference to the drawings, the PDP of the present invention is basically a first substrate (10, hereinafter referred to as a "back substrate") and a second substrate (20, hereinafter referred to as a "front substrate") arranged at a predetermined interval And a first partition layer 16 (hereinafter referred to as a "back plate partition wall") and a second partition wall layer 26 (hereinafter referred to as a "front plate partition wall") between the rear substrate 10 and the front substrate 20. Discharge cells 18, 28 formed by partitioning a plurality of discharge spaces. Phosphor layers 19 and 29 are formed in the discharge cells 18 and 28 to absorb vacuum ultraviolet rays and emit visible light, and discharge gas (for example, xenon (Xe) and Mixed gas containing neon or the like).

배면판 격벽(16)과 전면판 격벽(26)은 배면기판(10)과 전면기판(20) 사이에 서로 대응하는 구조로 형성 및 배치된다. 이 배면판 격벽(16)은 배면기판(10)에 인접하여 전면기판(20)을 향해 돌출 형성되고, 전면판 격벽(26)은 배면판 격벽(16)에 대응하여 전면기판(20)에 인접하여 배면기판(10)을 향해 돌출 형성된다.The back plate partition wall 16 and the front plate partition wall 26 are formed and disposed in a structure corresponding to each other between the back substrate 10 and the front substrate 20. The back plate partition wall 16 protrudes toward the front substrate 20 adjacent to the back substrate 10, and the front plate partition wall 26 is adjacent to the front substrate 20 corresponding to the back plate partition wall 16. To protrude toward the rear substrate 10.

이 배면판 격벽(16)은 배면기판(10)에 인접하는 다수의 방전공간을 구획하여 일측의 방전셀(18)을 형성하고, 전면판 격벽(26)은 전면기판(20)에 인접하는 다수의 방전공간을 구획하여 다른 일측의 방전셀(28)을 형성한다. 이와 같이 양측(z 축 방향으로)에 서로 대향하는 방전공간에 의하여 실질적으로 하나의 방전셀(18, 28)이 형성된다. 본 발명에서 방전셀(18, 28)에 대하여 특별한 지칭이 있지 않는 한, 방전셀(18, 28)은 양측 방전공간에 의하여 하나로 형성되는 방전공간을 의미한다. 이 배면판 격벽(16)에 의하여 형성되는 방전공간, 즉 일측 방전셀(18)은 전면판 격벽(26)에 의하여 형성되는 방전공간, 즉 다른 측 방전셀(28)의 용적보다 더 작게 형성되는 것이, 방전셀(18, 28) 내에서 발생된 가시광의 전면기판(10)으로의 투과율을 향상시킬 수 있다.The back plate partition wall 16 divides a plurality of discharge spaces adjacent to the back substrate 10 to form discharge cells 18 on one side, and the front plate partition wall 26 has a plurality of adjacent face plates 20. The discharge space of the compartment is divided to form a discharge cell 28 on the other side. Thus, substantially one discharge cell 18, 28 is formed by the discharge spaces opposing each other (in the z-axis direction). In the present invention, unless otherwise specified for the discharge cells 18 and 28, the discharge cells 18 and 28 mean discharge spaces formed as one by both discharge spaces. The discharge space formed by the back plate partition wall 16, that is, the one side discharge cell 18 is formed smaller than the discharge space formed by the front plate partition wall 26, that is, the volume of the other side discharge cell 28. This can improve the transmittance of visible light generated in the discharge cells 18 and 28 to the front substrate 10.

이 배면판 격벽(16)과 전면판 격벽(26)은 방전셀(18, 28)을 사각형 또는 육각형과 같이 다양한 형상으로 형성 가능하며, 본 실시예는 사각형으로 형성되는 방전셀(18, 28)을 예시하고 있다.The back plate partition wall 16 and the front plate partition wall 26 can form the discharge cells 18 and 28 in various shapes, such as a square or a hexagon, and the present embodiment has the discharge cells 18 and 28 formed in a square. To illustrate.

이를 참조하면, 배면판 격벽(16)은 배면기판(10)에 형성되는데, 본 실시예에서는 일 방향(y 축 방향)으로 길게 형성되어 배치되는 제1 격벽부재(16a)와 이 제1 격벽부재(16a)와 교차하도록 길게 형성되어, 배면기판(10) 측에 방전공간인 방전셀(18)을 독립적인 방전공간으로 구획하는 제2 격벽부재(16b)를 포함하여 이루어진다.Referring to this, the rear plate partition 16 is formed on the rear substrate 10. In this embodiment, the first partition member 16a and the first partition member are formed to be formed long in one direction (y axis direction). It is formed long to intersect with (16a), and comprises a second partition member (16b) on the rear substrate 10 side to partition the discharge cells 18, which are discharge spaces, into independent discharge spaces.

전면판 격벽(26)은 전면기판(20)에 형성되는데, 상기 제1 격벽부재(16a)에 대응하는 형상으로 배면기판(10)을 향해 돌출 형성되는 제3 격벽부재(26a)와, 상기 제2 격벽부재(16b)와 대응하는 형상으로 배면기판(10)을 향해 돌출 형성되는 제4 격벽부재(26b)를 포함하여 이루어진다. 따라서 전면판 격벽(26)의 제3 격벽부재(26a)와 제4 격벽부재(26b)는 서로 교차하는 방향으로 길게 형성되어, 상기 배면기판(10) 측 방전셀(18)에 대응하여 전면기판(20) 측에 방전셀(28)을 형성한다.The front plate partition wall 26 is formed on the front substrate 20. The third partition member 26a protrudes toward the rear substrate 10 in a shape corresponding to the first partition wall member 16a and the third partition wall member 26a. And a fourth partition member 26b protruding toward the rear substrate 10 in a shape corresponding to the second partition member 16b. Accordingly, the third partition member 26a and the fourth partition member 26b of the front plate partition 26 are formed long in the direction crossing each other, and correspond to the front substrate 10 corresponding to the discharge cell 18 on the rear substrate 10. The discharge cells 28 are formed on the (20) side.

형광체층(19, 29)은 상기와 같은 배면판 격벽(16)과 전면판 격벽(26)에 의하 여 구획되는 방전셀(18, 28) 내에 각각 형성된다. 즉, 형광체층(19, 29)은 일측 방전셀(18)을 배면기판(10)에 형성하는 제1 형광체층(19)과 이 방전셀(18)에 대향하는 다른 측 방전셀(28)을 전면기판(20)에 형성하는 제2 형광체층(29)을 포함하여, 실질적으로 하나인 방전셀(18, 28)의 양측에서 가시광을 발생시켜 발광효율을 향상시킨다.The phosphor layers 19 and 29 are formed in the discharge cells 18 and 28 respectively partitioned by the back plate partition wall 16 and the front plate partition wall 26 as described above. That is, the phosphor layers 19 and 29 may include the first phosphor layer 19 which forms the one side discharge cell 18 on the back substrate 10 and the other side discharge cell 28 that faces the discharge cell 18. Including the second phosphor layer 29 formed on the front substrate 20, visible light is generated on both sides of the discharge cells 18 and 28 which are substantially one, thereby improving luminous efficiency.

상기 배면판 격벽(16)에 의하여 형성되는 방전셀(18)과, 이에 대향하여 전면판 격벽(26)에 의하여 형성되는 방전셀(28)은 실질적으로 하나의 방전셀(18, 28)이므로 이들의 내부에 각각 형성되는 제1 형광체층(19)과 제2 형광체층(29)은 기체방전으로 발생되는 진공자외선의 충돌에 의하여 같은 색의 가시광을 발생시키는 형광체로 형성되는 것이 바람직하다.The discharge cells 18 formed by the back plate partition wall 16 and the discharge cells 28 formed by the front plate partition wall 26 are substantially one discharge cell 18, 28. Each of the first phosphor layer 19 and the second phosphor layer 29 formed inside of is preferably formed of a phosphor that generates visible light of the same color by collision of vacuum ultraviolet rays generated by gas discharge.

이때, 제1 형광체층(19)은 방전셀(18) 내의 제1 격벽부재(16a)와 제2 격벽부재(16b) 각 내면과 이 방전셀(18) 내의 배면기판(10) 표면에 형성되고, 제2 형광체층(29)은 방전셀(28) 내의 제3 격벽부재(26a)와 제4 격벽부재(26b) 각 내면과 이 영역(28) 내의 배면기판(10)의 표면에 형성된다.At this time, the first phosphor layer 19 is formed on the inner surface of each of the first partition member 16a and the second partition member 16b in the discharge cell 18 and the surface of the back substrate 10 in the discharge cell 18. The second phosphor layer 29 is formed on the inner surface of each of the third partition member 26a and the fourth partition member 26b in the discharge cell 28 and the surface of the back substrate 10 in the region 28.

한편, 배면기판(10)의 상기 방전셀(18) 내에 형성되는 제1 형광체층(19)은 배면기판(10) 위에 유전층(17)을 형성하고 이 유전층(17)에 배면판 격벽(16)을 형성한 다음 상기 유전층(17) 위에 형광체를 도포함으로써 형성될 수도 있고(도 1 참조), 또한 선택적으로 유전층을 배면기판(10)에 형성하지 않고, 배면기판(10) 위에 배면판 격벽(16)을 형성하고 형광체를 도포 함으로써 형성될 수도 있다(도 3 참조).Meanwhile, the first phosphor layer 19 formed in the discharge cell 18 of the back substrate 10 forms a dielectric layer 17 on the back substrate 10 and the back plate partition 16 on the dielectric layer 17. By forming a phosphor on the dielectric layer 17 and then applying a phosphor on the dielectric layer 17 (see FIG. 1), and optionally, without forming the dielectric layer on the back substrate 10, and forming the back plate partition wall 16 on the back substrate 10. ) And by applying a phosphor (see FIG. 3).

이와 마찬가지로, 전면기판(20)의 상기 방전셀(28) 내에 형성되는 제2 형광체층(29)은 전면기판(20) 위에 유전층(27)을 형성하고 이 유전층(27)에 전면판 격벽(26)을 형성한 다음 상기 유전층(27) 위에 형광체를 도포함으로써 형성될 수도 있고(도 1 참조), 또한 선택적으로 상기 유전층을 전면기판(20)에 형성하지 않고, 전면기판(20) 위에 전면판 격벽(26)을 형성하고 형광체를 도포함으로써 형성될 수도 있다(도 3 참조). 편의상, 도 1에서는 유전층(17, 27)을 도시하고, 도 3에서는 유전층(17, 27)을 생략하고 있다.Similarly, the second phosphor layer 29 formed in the discharge cell 28 of the front substrate 20 forms the dielectric layer 27 on the front substrate 20 and the front plate partition wall 26 on the dielectric layer 27. ) May be formed by applying a phosphor on the dielectric layer 27 (see FIG. 1), and optionally, without forming the dielectric layer on the front substrate 20, instead of the front plate partition wall on the front substrate 20. It may be formed by forming 26 and applying a phosphor (see FIG. 3). For convenience, the dielectric layers 17 and 27 are shown in FIG. 1, and the dielectric layers 17 and 27 are omitted in FIG. 3.

더 나아가, 상기 배면기판(10) 및 전면기판(20) 각각을 방전셀(18, 28)의 형상에 상응하도록 식각한 다음, 그 위에 형광체를 도포하여 제1 형광체층(19)과 제2 형광체층(29)을 각각 형성하는 것도 가능하다(도 6 참조). 이 때, 배면판 격벽(16)과 배면기판(10)은 동일한 재료로 이루어지게 되고, 전면판 격벽(26)은 전면기판(20)과 동일한 재료로 이루어지게 된다. 이 식각 가공 방법은 각 기판(10, 20)에 격벽(16, 26)을 별도로 구비하는 방법에 비하여 가공비를 낮출 수 있다.Furthermore, each of the rear substrate 10 and the front substrate 20 is etched to correspond to the shape of the discharge cells 18 and 28, and then a phosphor is coated thereon to apply the first phosphor layer 19 and the second phosphor. It is also possible to form each of the layers 29 (see FIG. 6). At this time, the back plate partition 16 and the back substrate 10 is made of the same material, the front plate partition 26 is made of the same material as the front substrate 20. This etching method can lower the processing cost compared to the method of separately providing the partitions 16 and 26 on the substrates 10 and 20.

상기에서, 유지방전 후, 제1 형광체층(19)은 방전셀(18) 내부에서, 제2 형광체층(29)은 상기 방전셀(28) 내부에서 진공자외선을 흡수하여 전면기판(20) 쪽으로 향하는 가시광을 발생시킨다. 또한, 제2 형광체층(29)은 이 가시광을 투과시키게 되므로 이를 위하여 배면기판(10)에 형성되는 제1 형광체층(19)의 두께(t₁)는 전면기판(20)에 형성되는 제2 형광체층(29)의 두께(t₂)보다 더 두껍게 형성(t₁>t₂ )되는 것이 바람직하다. 이로써, 진공자외선의 손실을 최소화하여 발광효율을 높일 수 있 다.In the above, after the sustain discharge, the first phosphor layer 19 is absorbed in the discharge cell 18, the second phosphor layer 29 is absorbed vacuum ultraviolet rays in the discharge cell 28 toward the front substrate 20 Generates visible visible light. In addition, since the second phosphor layer 29 transmits the visible light, the thickness t ₁ of the first phosphor layer 19 formed on the rear substrate 10 is a second layer formed on the front substrate 20. It is preferable to form thicker (t ₁ > t ₂ ) than the thickness t ₂ of the phosphor layer 29. As a result, the luminous efficiency may be increased by minimizing the loss of vacuum ultraviolet rays.

이와 같이 형성되는 제1 형광체층(19)과 제2 형광체층(29)에 충돌될 진공자외선을 플라즈마 방전으로 생성하여 화상을 구현하기 위하여, 상기 배면기판(10)과 전면기판(20) 사이에는 각 방전셀(18, 28)에 대응하는 제1 전극(32, 이하 '주사전극'이라 한다)과 제2 전극(11, 이하 '어드레스전극'이라 한다.)이 구비된다.Between the rear substrate 10 and the front substrate 20 to generate an image by generating a plasma discharge vacuum ultraviolet rays that will be impinged on the first phosphor layer 19 and the second phosphor layer 29 formed as described above. A first electrode 32 (hereinafter referred to as a 'scan electrode') and a second electrode 11 (hereinafter referred to as an 'address electrode') corresponding to each of the discharge cells 18 and 28 are provided.

상기 주사전극(32)은 각 방전셀(18, 28)의 일측에 대응하여 일 방향(x 축 방향) 신장 형성된다.The scan electrode 32 extends in one direction (x-axis direction) corresponding to one side of each of the discharge cells 18 and 28.

어드레스전극(11)은 상기 방전셀(18, 28) 다른 일측에서 신장(y축 방향)되어 주사전극(32)과 교차되고, 이 방전셀(18, 28)의 또 다른 일측에서 주사전극(32)과 대향하게 형성된다. 이 어드레스전극(11)은 그 일측으로 주사전극(32)과 교차됨에 따라 이 주사전극(32)과 상호 작용하여 어드레스 방전을 일으키고, 또한 또 다른 일측으로 주사전극(32)과 대향함에 따라 주사전극(32)과 상호 작용하여 유지 방전을 일으킨다.The address electrode 11 extends (y-axis direction) on the other side of the discharge cells 18 and 28 and intersects with the scan electrode 32, and the scan electrode 32 on the other side of the discharge cells 18 and 28. Are formed opposite to As the address electrode 11 crosses the scan electrode 32 to one side thereof, the address electrode 11 interacts with the scan electrode 32 to cause an address discharge, and on the other side, the scan electrode 32 faces the scan electrode 32. Interact with (32) to cause sustain discharge.

따라서, 주사전극(32)은 방전셀(18, 28)의 일측에서 일 방향(x 축 방향)을 따라 신장 형성되는 신장부(32a)와, 이 신장부(32a)에서 기판(10, 20) 면에 수직 방향으로 연장되는 확장부(32b)를 포함한다.Accordingly, the scan electrode 32 extends along one direction (x-axis direction) on one side of the discharge cells 18 and 28, and the substrates 10 and 20 on the stretched portion 32a. And an extension part 32b extending in a direction perpendicular to the plane.

또한, 어드레스전극(11)은 주사전극(32)이 구비되는 상기 방전셀(18, 28)의 다른 일측에서 주사전극(32)의 신장부(32a)와 교차하는 방향(y 축 방향)으로 신장 형성되는 신장부(11a)와, 이 신장부(11a)에서 주사전극(32)의 확장부(32b)와 대향하는 방향으로 돌출되고 기판(10, 20) 면에 수직 방향으로 연장되는 확장부(11b)를 포함한다.In addition, the address electrode 11 extends in the direction (y-axis direction) that intersects the extension part 32a of the scan electrode 32 on the other side of the discharge cells 18 and 28 where the scan electrode 32 is provided. The extension part 11a formed, and the extension part which protrudes in the direction which opposes the expansion part 32b of the scanning electrode 32 in this extension part 11a, and extends perpendicular to the surface of the board | substrate 10,20 ( 11b).

상기 각 신장부(11a, 32a)는 배면판 격벽(16)과 전면판 격벽(26) 사이에서 주사전극(32)과 어드레스전극(11)을 교차하여 구비함에도 불구하고 상호 간섭 없이 절연 구조를 형성할 수 있게 하고, 각 확장부(11b, 32b)는 방전셀(18, 28)의 양측에서 면대향 방전 구조를 형성한다.Each of the extension parts 11a and 32a forms an insulating structure without interfering with each other even though the scanning electrode 32 and the address electrode 11 are intersected between the rear plate partition 16 and the front plate partition 26. In this case, each of the expansion portions 11b and 32b forms a face-to-face discharge structure on both sides of the discharge cells 18 and 28.

상기 주사전극(32)에서, 신장부(32a)는 배면기판(10) 측 제2 격벽부재(16b)와 전면기판(20) 측 제4 격벽부재(26b)에 대응하고 이들 사이에 이들과 나란한 방향(x 축 방향)을 따라 길게 형성되며, 각 방전셀(18, 28)에 대응하는 위치에 확장부(32b)를 구비한다. 이 주사전극(32)은 y 축 방향으로는 각 방전셀(18, 28)에 대응하는 간격을 유지하면서 서로 나란하게 다수로 배치된다.In the scan electrode 32, the extension part 32a corresponds to and parallel to the second partition member 16b on the rear substrate 10 side and the fourth partition member 26b on the front substrate 20 side. It extends along the direction (x-axis direction), and the expansion part 32b is provided in the position corresponding to each discharge cell 18,28. The scan electrodes 32 are arranged in plural in parallel with each other while maintaining intervals corresponding to the respective discharge cells 18 and 28 in the y-axis direction.

상기 어드레스전극(11)에서, 신장부(11a)는 배면기판(10) 측 제1 격벽부재(16a)와 전면기판(20) 측 제3 격벽부재(26a)에 대응하고 이들 사이에 이들과 나란한 방향(y 축 방향)을 따라 길게 형성되고, 확장부(11b)는 배면기판(10) 측 제2 격벽부재(16b)와 전면기판(20) 측 제4 격벽부재(26b)에 대응하고 이들 사이에 이들과 나란한 방향(x 축 방향)을 따라 돌출 형성된다. 이 어드레스전극(11)의 신장부(11a)는 x 축 방향으로는 각 방전셀(18, 28)에 대응하는 간격을 유지하면서 서로 나란하게 다수로 배치된다.In the address electrode 11, the extension part 11a corresponds to and parallel to the first partition member 16a on the rear substrate 10 and the third partition member 26a on the front substrate 20. It extends along the direction (y-axis direction), and the extension part 11b corresponds to between the 2nd partition member 16b by the back board 10 side, and the 4th partition member 26b by the front board 20 side, and between them. Protrude along the direction (x-axis direction) parallel to these. The extension portions 11a of the address electrodes 11 are arranged in plurality in parallel with each other while maintaining a distance corresponding to each of the discharge cells 18 and 28 in the x-axis direction.

상기 주사전극(32)은 비방전영역인 제2 격벽부재(16b)와 제4 격벽부재(26) 사이에 구비되고, 어드레스전극(11)의 신장부(11a)는 비방전영역인 제1 격벽부재(16a)와 제3 격벽부재(26a) 사이에 구비되며 이의 확장부(11b)는 비방전영역인 제2 격벽부재(16b)와 제4 격벽부재(26) 사이에 구비되므로 이 두 전극(32, 11)은 방전셀(18, 28)에서 발생되는 가시광을 차단하지 않기 때문에 불투명 재질로 형성될 수 있고, 통전성이 우수한 금속 적극으로 형성될 수도 있다.The scan electrode 32 is provided between the second partition member 16b and the fourth partition member 26, which are non-discharge regions, and the extension 11a of the address electrode 11 is the first partition member (1) which is a non-discharge region ( It is provided between the 16a) and the third partition member (26a) and its extension portion (11b) is provided between the second partition member (16b) and the fourth partition member (26) which is a non-discharge area, so these two electrodes (32, 11) ) May be formed of an opaque material because it does not block visible light generated in the discharge cells 18, 28, or may be formed of a metal positive electrode having excellent electrical conductivity.

한편, 주사전극(32)은 배면기판(10)과 전면기판(20) 사이의 z 축 방향에 대하여, 양측 방전셀(18, 28)을 구성하는 배면판 격벽(16)과 전면판 격벽(26) 사이에서 형성되고, 어드레스전극(11)과 전기적으로 절연되면서 이와 교차하는 방향(x 축 방향)을 따라 길게 형성된다. 이를 위하여 주사전극(32)은 그 외면에 유전층(34)으로 둘러싸이는 것이 바람직하다. 이 유전층(34)은 도 1에 도시된 바와 같이, 어드레스전극(11)의 외표면을 둘러싸는 유전층(35)과 함께 상기 배면판 격벽(16) 및 전면판 격벽(26)에 대응하도록 격자형으로 형성될 수도 있고, 단지 주사전극(32)을 감싸는 스트라이프 구조(미도시)로 형성될 수 있다.On the other hand, the scanning electrode 32 is the back plate partition 16 and the front plate partition 26 constituting the discharge cells 18, 28 on both sides in the z-axis direction between the back substrate 10 and the front substrate 20. Is formed between the first and second electrodes, and is electrically insulated from the address electrode 11 and formed long along the direction (x axis direction) intersecting with the address electrode 11. For this purpose, the scan electrode 32 is preferably surrounded by a dielectric layer 34 on its outer surface. As shown in FIG. 1, the dielectric layer 34 has a lattice shape corresponding to the back plate partition wall 16 and the front plate partition wall 26 together with the dielectric layer 35 surrounding the outer surface of the address electrode 11. It may be formed as, or may be formed only in a stripe structure (not shown) surrounding the scan electrode (32).

또한, 유전층(34, 25)은 그 외면에 보호막(36)을 구비할 수 있다. 이 보호막(36)은 방전셀(18) 내부의 방전공간에서 일어나는 플라즈마 방전에 노출되는 부분에 형성될 수 있다. 이 보호막(36)은 유전층(34, 35)을 보호하고 높은 이차전자 방출계수를 요구하지만, 가시광의 투과성을 가질 필요는 없다. 즉 주사전극(32) 및 어드레스전극(11)은 전면기판(20) 및 배면기판(10)에 형성되는 것이 아니고 양 기판(10, 20) 사이에 구비되므로 이들 주사전극(32) 및 어드레스전극(11)을 덮고 있는 유전층(34, 35)에 도포되는 보호막(36)은 가시광 비투과성을 갖는 물질로 이루어질 수 있다. 이 보호막(36)의 일례로써, 가시광 비투과성 MgO는 가시광 비투과성 MgO에 비하여 훨씬 높은 이차전자 방출계수(secondary electron emission coefficient) 값을 가지며, 따라서 방전개시전압을 더욱 낮출 수 있다.In addition, the dielectric layers 34 and 25 may have a protective film 36 on the outer surface thereof. The protective film 36 may be formed at a portion exposed to the plasma discharge occurring in the discharge space inside the discharge cell 18. This protective film 36 protects the dielectric layers 34 and 35 and requires a high secondary electron emission coefficient, but does not need to have visible light transmission. That is, since the scan electrode 32 and the address electrode 11 are not formed on the front substrate 20 and the back substrate 10, they are provided between the substrates 10 and 20, so that the scan electrodes 32 and the address electrodes ( The protective layer 36 applied to the dielectric layers 34 and 35 covering 11 may be made of a material having visible light impermeability. As an example of this protective film 36, the visible light impermeable MgO has a much higher secondary electron emission coefficient value than the visible light impermeable MgO, and thus the discharge start voltage can be further lowered.

상기 어드레스전극(11)은 동일한 유전율을 가지는 유전층(35)으로 둘러싸이므로 형광체층(19, 29)의 적색(R), 녹색(G), 청색(B) 사이에서 동일한 방전개시전압을 가지게 하여, 큰 전압 마진을 확보할 수 있다.Since the address electrode 11 is surrounded by a dielectric layer 35 having the same dielectric constant, the address electrode 11 has the same discharge start voltage between red (R), green (G), and blue (B) of the phosphor layers 19 and 29, A large voltage margin can be secured.

도 5를 참조하면, 주사전극(32)은 리셋 구간에 리셋 펄스(Vr)를 인가하고, 어드레싱 구간에 스캔 펄스(Vsc)를 인가하며, 유지구간에 유지 펄스(+Vs, -Vs)를 인가하여, 상기 어드레스전극(11)과 함께 방전셀(18, 28)을 리셋하고, 켜질 방전셀(18, 28)을 선택하며, 선택된 방전셀(18, 28)로 화상을 표시한다. 또한, 어드레스전극(11)은 리셋 구간에 기준 전압(0V)을 유지하고, 어드레싱 구간에 어드레스 펄스(Va)를 인가하며, 유지 구간에 기준 전압(0V)을 유지하여 상기와 같은 구간 제어를 가능하게 한다. 그러나 각 전극은 이에 인가되는 신호 전압에 따라 그 역할을 달리 수행할 수 있으므로 본 발명이 이상에 한정될 필요는 없다.Referring to FIG. 5, the scan electrode 32 applies a reset pulse Vr to a reset period, a scan pulse Vsc to an addressing period, and a sustain pulse (+ Vs, -Vs) to a sustain period. The discharge cells 18 and 28 are reset together with the address electrode 11, the discharge cells 18 and 28 to be turned on are selected, and an image is displayed by the selected discharge cells 18 and 28. In addition, the address electrode 11 maintains the reference voltage (0V) in the reset section, applies the address pulse (Va) in the addressing section, and maintains the reference voltage (0V) in the sustain section, it is possible to control the section as described above. Let's do it. However, each electrode may perform its role differently according to the signal voltage applied thereto, so the present invention does not need to be limited to the above.

이 주사전극(32)은 어드레스전극(11)과 함께 실질적으로 하나인 방전셀(18, 28)을 양측(z 축 방향)으로 구획하도록 양 기판(10, 20) 사이에 구비되어, 대향방전 구조를 형성하므로 면방전 구조에 비하여 유지방전을 위한 방전개시전압을 낮출 수 있다.The scanning electrode 32 is provided between the substrates 10 and 20 so as to partition discharge cells 18 and 28 which are substantially one together with the address electrode 11 to both sides (z-axis direction), so as to face the opposite discharge structure. Therefore, the discharge start voltage for sustain discharge can be lowered compared to the surface discharge structure.

또한, 주사전극(32)과 어드레스전극(11)은 보다 넓은 면적에 대향방전을 유도하기 위하여, 각 방전셀(18, 28)에 대응되는 부분에 배면기판(10) 및 전면기판(20)에 수직한 방향(z 축 방향)으로 확장되는 확장부(32b, 11b)를 각각 구비한다. 이 확장부(32b, 11b) 각각은 양 기판(10, 20) 사이에서 배면기판(10) 측과 전면기 판(20) 측으로 확장되는 구조로 형성되고, 이 주사전극(32)과 어드레스전극(11) 확장부(11b) 각각의 길이 방향(x 축 방향)을 기준으로 하여 배면기판(10)과 전면기판(20)의 수직 방향(z 축 방향)으로 절단시, 서로 대칭 구조를 형성한다.In addition, the scan electrode 32 and the address electrode 11 are formed on the rear substrate 10 and the front substrate 20 at portions corresponding to the respective discharge cells 18 and 28 in order to induce opposite discharge in a larger area. Expansion portions 32b and 11b extending in the vertical direction (z-axis direction), respectively. Each of the expansion portions 32b and 11b is formed to extend between the rear substrate 10 side and the front substrate 20 side between the substrates 10 and 20, and the scan electrode 32 and the address electrode ( 11) When the cutting part 11b is cut in the vertical direction (z-axis direction) of the back substrate 10 and the front substrate 20 on the basis of the length direction (x axis direction) of each of them, a symmetric structure is formed.

또한, 이 확장부(32b, 11b)는 배면기판(10)과 전면기판(20)의 수직 방향으로의 절단한 단면 구조에서 이의 수직 방향의 길이(h_v)가 이의 수평 방향의 길이(h_h)보다 긴 단면 구조를 가진다. 이 확장부(32b, 11b)에서 넓게 형성되는 대향 방전은 강한 진공자외선을 생성하고, 이 강한 진공자외선은 방전셀(18, 28) 내부의 넓은 면적에 걸쳐 형광체층(19, 29)에 충돌되어 발생되는 가시광의 광량을 증대시킨다.Further, the extension portion (32b, 11b) has a length (h _h of the back substrate 10 and the vertical length thereof vertically in a cutting cross-sectional structure in the direction of the front substrate (20), (h _v) has its horizontal It has a longer cross-sectional structure than). Opposite discharges, which are widely formed in the extension portions 32b and 11b, generate strong vacuum ultraviolet rays, and the strong vacuum ultraviolet rays collide with the phosphor layers 19 and 29 over a large area inside the discharge cells 18 and 28. Increase the amount of visible light generated.

이 주사전극(32) 및 어드레스전극(11)은 TFCS(Thick Film Ceramic Sheet)법으로 제작이 가능하다. 즉 주사전극(32) 및 어드레스전극(11)을 포함하는 전극부를 따로 제작한 다음, 격벽(16)이 형성되어 있는 배면기판(10)에 결합하여 제작할 수도 있다.The scan electrode 32 and the address electrode 11 can be manufactured by the TFCS (Thick Film Ceramic Sheet) method. That is, the electrode unit including the scan electrode 32 and the address electrode 11 may be separately manufactured, and then coupled to the rear substrate 10 having the partition 16 formed thereon.

한편, 방전셀(18, 28)의 일측에 주사전극(32)이 구비되고, 이에 교차하는 방향으로 방전셀(18, 28)의 양측에 어드레스전극(11)이 구비됨에 따라, 이웃하는 어드레스전극(11)에 각각 인가되는 어드레스 펄스와 주사전극(32)에 인가되는 스캔 펄스에 의하여 이웃하는 2개의 방전셀(18, 28)을 각각 선택할 수 있도록 어드레스전극(11)의 신장부(11a)는 유전층(35) 내에서 일측으로 치우쳐 배치된다. 즉 도 2에 도시된 바와 같이 한 방전셀(18, 28) 내에서 일측 방전셀(18, 28)의 어드레싱에 작용하는 어드레스전극(11) 측 유전층(35)의 두께(d1)는 다른 측 방전셀(18, 28)의 어드레싱에 작용하는 다른 어드레스전극(11) 측 유전층(35)의 두께(d2)보다 작게 형성되는 것이 바람직하다.On the other hand, as the scan electrode 32 is provided on one side of the discharge cells 18 and 28, and the address electrodes 11 are provided on both sides of the discharge cells 18 and 28 in the direction crossing the discharge cells 18 and 28, neighboring address electrodes are provided. The extension part 11a of the address electrode 11 can select two neighboring discharge cells 18 and 28 respectively by an address pulse applied to the 11 and a scan pulse applied to the scan electrode 32. The dielectric layer 35 is disposed to be biased to one side. That is, as shown in FIG. 2, the thickness d1 of the dielectric layer 35 on the side of the address electrode 11 that acts on the addressing of the one side discharge cells 18 and 28 in one discharge cell 18 and 28 is different from the other side discharge. It is preferable to form smaller than the thickness d2 of the dielectric layer 35 on the other side of the address electrode 11 which acts on the addressing of the cells 18 and 28.

이하에서는 상기에서 설명한 플라즈마 디스플레이 패널을 구동하는 방법에 대해서 알아본다.Hereinafter, a method of driving the plasma display panel described above will be described.

도 5는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널 구동방법의 구동 파형도이다.5 is a driving waveform diagram of a plasma display panel driving method according to an embodiment of the present invention.

이하에서는 편의상 하나의 방전셀(18, 28)을 형성하는 주사전극(32, 이하, 'Y 전극'이라 한다) 및 어드레스전극(11, 이하, 'A 전극'이라 한다)에 인가되는 구동 파형에 대해서 설명한다.Hereinafter, for convenience, the driving waveforms applied to the scan electrodes 32 (hereinafter referred to as 'Y electrodes') and the address electrodes 11 (hereinafter referred to as 'A electrodes') forming one discharge cell 18 and 28 are described. Explain.

하나의 서브필드는 리셋 구간, 어드레싱 구간 및 유지 구간으로 이루어지며, 리셋 구간은 상승 구간으로 이루어진다.One subfield includes a reset period, an addressing period, and a sustain period, and the reset period includes a rising period.

리셋 구간의 상승 구간에서는 A 전극을 기준 전압(도 5에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 음의 유지 전압(Vs)에서 Vset 전압까지 점진적으로 증가시킨 후, 기준 전압(0V)까지 하강시키는 펄스를 인가한다. 도 5에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. Y 전극의 전압이 증가하는 중에 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, 방전셀(18, 28)을 초기화한다. 이 리셋 구간은 Y 전극에 인가되는 Vset 전압 이후 점진적으로 하강하는 구간을 구비하지 않고 상승 구간을 구비하므로 리셋 시간을 단축시킬 수 있다. In the rising section of the reset section, while maintaining the A electrode at the reference voltage (0 V in FIG. 5), the voltage of the Y electrode is gradually increased from the negative holding voltage (Vs) to the Vset voltage, and then to the reference voltage (0V). Apply a falling pulse. In FIG. 5, the voltage of the Y electrode is shown to increase in the form of a lamp. While the voltage of the Y electrode increases, a weak discharge (hereinafter referred to as "weak discharge") occurs between the Y electrode and the A electrode, thereby initializing the discharge cells 18 and 28. Since the reset section has a rising section instead of a section that gradually falls after the Vset voltage applied to the Y electrode, the reset time can be shortened.

다음, 어드레싱 구간에서 켜질 방전셀(18)을 선택하기 위해 Y 전극에 스캔 펄스(Vsc)를 인가하고 A 전극에 어드레스 펄스(Va)를 인가한다.Next, a scan pulse Vsc is applied to the Y electrode and an address pulse Va is applied to the A electrode to select the discharge cell 18 to be turned on in the addressing period.

유지 구간에서 방전셀(18, 28)의 일측에 구비되는 A 전극을 기준 전압(0V)을 인가하고, Y 전극에 양의 유지 펄스(+Vs)와 음의 유지 펄스(-Vs)를 반복적으로 인가하여 화상을 구현한다.In the sustain period, a reference voltage (0V) is applied to the A electrode provided on one side of the discharge cells 18 and 28, and a positive sustain pulse (+ Vs) and a negative sustain pulse (-Vs) are repeatedly applied to the Y electrode. Is applied to implement an image.

유지 구간의 끝 부분에는 하강 구간을 형성하며, 이 하강 구간에서는 A 전극을 기준 전압(0V)으로 유지한 상태에서 Y 전극의 전압을 0V에서 음의 유지 전압(-Vs)까지 점진적으로 감소하는 이레이저 펄스(eraser pulse)를 인가시킨다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 A 전극 사이에서 미약한 방전이 일어나면서 유지 방전에 의해 형성된 벽 전하가 소거된다.A falling section is formed at the end of the holding section, which gradually decreases the voltage of the Y electrode from 0 V to the negative holding voltage (-Vs) while maintaining the A electrode at the reference voltage (0 V). Apply a laser pulse. Then, while the voltage of the Y electrode decreases, a weak discharge occurs between the Y electrode and the A electrode, and the wall charge formed by the sustain discharge is erased.

이와 같이, 본 발명의 실시예에서는 A 전극을 기준 전압(0V)으로 바이어스한 상태에서 Y 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지 방전 동작을 수행할 수 있다. 따라서 종래와 같은 유지전극(X 전극) 및 이를 구동하는 구동 보드를 제거할 수 있으므로 회로 가격이 저감된다.As described above, in the exemplary embodiment of the present invention, the reset operation, the address operation, and the sustain discharge operation may be performed only by the driving waveform applied to the Y electrode while the A electrode is biased with the reference voltage (0 V). Therefore, since the conventional sustain electrode (X electrode) and the driving board for driving the same can be removed, the circuit cost is reduced.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명에 따르면, 전면기판과 배면기판 사이에 주사전극과 어드레스전극을 교차하면서 대향방전 가능 상태로 구비하고 양 기판에 형광체층을 형성 하여 리셋 구간, 어드레스 구간, 및 유지 구간으로 제어하여, 방전셀을 선택하고 선택된 방전셀을 통하여 화상을 구현함으로써, 대향방전 구조의 실현으로 방전개시전압을 낮추어 발광효율을 향상시키고, 구동회로의 제조비용 저감시키는 효과가 있다.As described above, according to the present invention, the scan electrodes and the address electrodes are intersected between the front substrate and the rear substrate, and the discharge electrodes are provided in a state capable of opposite discharge and the phosphor layers are formed on both substrates, thereby controlling the reset section, the address section, and the sustain section. By selecting a discharge cell and realizing an image through the selected discharge cell, the discharge discharge voltage can be lowered by improving the discharge start voltage by realizing the opposite discharge structure, and the manufacturing cost of the driving circuit can be reduced.

Claims (15)

상호 대향 배치되는 제1 기판과 제2 기판;A first substrate and a second substrate disposed to face each other; 상기 제1 기판에 인접하여 다수의 방전공간을 구획하는 제1 격벽층;A first barrier rib layer partitioning a plurality of discharge spaces adjacent to the first substrate; 상기 제2 기판에 인접하여 상기 방전공간에 대향하는 방전공간을 구획하는 제2 격벽층;A second partition wall layer adjacent to the second substrate and partitioning a discharge space facing the discharge space; 상기 양측 방전공간에 의하여 형성되는 방전셀의 내부에 형성되는 형광체층;A phosphor layer formed inside discharge cells formed by the discharge spaces on both sides; 상기 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 일측에 대응하여 신장 형성되는 제1 전극; 및A first electrode extending between the first barrier layer and the second barrier layer to correspond to one side of the discharge cell; And 상기 제1 격벽층과 제2 격벽층 사이에서, 상기 방전셀의 다른 일측에서 상기 제1 전극과 교차하는 방향으로 신장되고 상기 방전셀의 또 다른 일측에서 상기 제1 전극과 서로 대향하여 형성되는 제2 전극을 포함하는 플라즈마 디스플레이 패널.Between the first barrier layer and the second barrier layer, extending on the other side of the discharge cell in the direction intersecting the first electrode and is formed to face the first electrode on the other side of the discharge cell A plasma display panel comprising two electrodes. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극은 상기 방전셀의 일측에서 일 방향을 따라 신장 형성되는 신장부와,The first electrode extends along one direction at one side of the discharge cell; 상기 신장부에서 상기 기판 면에 수직 방향으로 연장되는 확장부를 포함하는 플라즈마 디스플레이 패널.And an extension part extending from the extension part in a direction perpendicular to the substrate surface. 제 1 항에 있어서,The method of claim 1, 상기 제2 전극은 상기 방전셀의 다른 일측에서 상기 제1 전극과 교차하는 방향으로 신장 형성되는 신장부와,The second electrode may include an elongate portion that extends in a direction crossing the first electrode on the other side of the discharge cell; 상기 신장부에서 상기 제1 전극과 대향하는 방향으로 돌출되고 상기 기판 면에 수직 방향으로 연장되는 확장부를 포함하는 플라즈마 디스플레이 패널.And an extension part protruding from the extension part in a direction opposite to the first electrode and extending in a direction perpendicular to the surface of the substrate. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극 및 제2 전극은 금속 전극으로 형성되는 플라즈마 디스플레이 패널.The first electrode and the second electrode is a plasma display panel formed of a metal electrode. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극 및 제2 전극은 그 외면에 유전층을 구비하는 플라즈마 디스플레이 패널.The first electrode and the second electrode is a plasma display panel having a dielectric layer on the outer surface. 제 5 항에 있어서,The method of claim 5, 상기 제1 전극을 둘러싸는 유전층은 스트라이프 또는 격자형 구조로 형성되는 플라즈마 디스플레이 패널.And a dielectric layer surrounding the first electrode is formed in a stripe or lattice structure. 제 5 항에 있어서,The method of claim 5, 상기 유전층은 그 외면에 보호막을 구비하는 플라즈마 디스플레이 패널.The dielectric layer has a protective film on its outer surface. 제 1 항 내지 제 7 항에 있어서,The method according to claim 1, wherein 상기 제1 격벽층은 일 방향으로 신장 형성되는 제1 격벽부재, 및 이 제1 격벽부재와 교차되는 제2 격벽부재를 포함하는 플라즈마 디스플에 패널.The first partition wall panel is a plasma display panel including a first partition member extending in one direction, and a second partition member intersecting the first partition member. 제 1 항 내지 제 7 항에 있어서,The method according to claim 1, wherein 상기 제2 격벽층은 일 방향으로 신장 형성되어 제1 격벽부재에 대응하는 제3 격벽부재, 및 이 제3 격벽부재와 교차하면서 상기 제2 격벽부재에 대응하는 제4 격벽부재를 포함하는 플라즈마 디스플에 패널.The second partition wall layer extends in one direction and includes a third partition member corresponding to the first partition member, and a fourth partition member corresponding to the second partition member while crossing the third partition member. Panel on plaid. 제 1 항 내지 제 7 항에 있어서,The method according to claim 1, wherein 상기 제1 기판 및 제2 기판 각각은 그 내표면에 유전층으로 구비하고, 이 유전층에 제1 격벽층 및 제2 격벽층을 각각 구비하는 플라즈마 디스플레이 패널.And each of the first substrate and the second substrate as a dielectric layer on an inner surface thereof, and having a first barrier layer and a second barrier layer on the dielectric layer, respectively. 제 1 항 내지 제 7 항에 있어서,The method according to claim 1, wherein 상기 제1 기판 및 제2 기판 각각의 방전공간은 상기 제1 기판 및 제2 기판을 방전셀에 상응하는 위치를 식각하고, 이에 형광체층을 도포하여 형성되는 플라즈마 디스플에 패널.The discharge space of each of the first substrate and the second substrate is a panel on the plasma display is formed by etching the position corresponding to the discharge cells in the first substrate and the second substrate, and a phosphor layer is applied thereto. 제1 기판에 인접하여 형성되는 제1 격벽층과 이에 대응하여 제2 기판에 인접하여 형성되는 제2 격벽층 사이에서, 방전셀의 일측에 대응하여 신장 형성되는 제1 전극과 상기 방전셀의 다른 일측에서 상기 제1 전극과 교차하는 방향으로 신장되고 상기 방전셀의 또 다른 일측에서 상기 제1 전극과 서로 면방전 대향하여 형성되는 제2 전극을 포함하는 플라즈마 디스플레이 패널 구동방법에 있어서,Between the first partition layer formed adjacent to the first substrate and the second partition layer formed adjacent to the second substrate corresponding to the first substrate, the first electrode extended to correspond to one side of the discharge cell and the other of the discharge cell In the plasma display panel driving method comprising a second electrode extending in a direction intersecting the first electrode on one side and formed to face the surface discharge with the first electrode on another side of the discharge cell, 유지 구간에서, 방전셀의 일측에 구비되는 제2 전극을 기준 전압(0V)으로 유지하고,In the sustain period, the second electrode provided on one side of the discharge cell is maintained at the reference voltage (0V), 상기 방전셀의 다른 일측에 구비되는 제1 전극에 양의 유지 전압(+Vs)을 가지는 유지 펄스와 음의 유지 전압(-Vs)을 가지는 유지 펄스를 반복적으로 인가하는 플라즈마 디스플레이 패널 구동방법.And a sustain pulse having a positive sustain voltage (+ Vs) and a sustain pulse having a negative sustain voltage (-Vs) are repeatedly applied to a first electrode provided on the other side of the discharge cell. 제 12 항에 있어서,The method of claim 12, 상기 유지 구간은 그 끝 부분에서, 상기 제1 전극에 기준 전압(0V)에서 음의 유지 전압(-Vs)까지 점진적으로 감소하는 이레이저 펄스를 인가하는 플라즈마 디스플레이 패널 구동방법.The sustain period is a plasma display panel driving method for applying an erasing pulse gradually decreasing from the reference voltage (0V) to a negative sustain voltage (-Vs) at the end portion. 제 12 항에 있어서,The method of claim 12, 리셋 구간은 상기 제1 전극에 양의 유지 전압(+Vs)에서 모든 조건의 방전셀에서 방전이 일어날 수 있는 전압(Vset)까지 점진적으로 증가한 후, 기준 전압까지 하강하는 펄스를 인가하는 플라즈마 디스플레이 패널 구동방법.The reset period gradually increases from a positive sustain voltage (+ Vs) to a voltage (Vset) at which discharge can occur in a discharge cell under all conditions, and then applies a pulse falling to a reference voltage to the first electrode. Driving method. 제 12 항에 있어서,The method of claim 12, 어드레싱 구간은 상기 제1 전극에 스캔 펄스(Vsc)를 인가하고, 이에 대응되는 제2 전극에 어드레스 펄스(Va)를 인가하는 플라즈마 디스플레이 패널 구동방법.In the addressing period, a scan pulse Vsc is applied to the first electrode, and an address pulse Va is applied to the second electrode corresponding thereto.

Images