KR100610480B1 - Image sensor capable of increasing optical sensitivity and method for fabrication thereof - Google Patents

Image sensor capable of increasing optical sensitivity and method for fabrication thereof Download PDF

Info

Publication number
KR100610480B1
KR100610480B1 KR1020040115982A KR20040115982A KR100610480B1 KR 100610480 B1 KR100610480 B1 KR 100610480B1 KR 1020040115982 A KR1020040115982 A KR 1020040115982A KR 20040115982 A KR20040115982 A KR 20040115982A KR 100610480 B1 KR100610480 B1 KR 100610480B1
Authority
KR
South Korea
Prior art keywords
photodiode
region
film
impurity region
image sensor
Prior art date
Application number
KR1020040115982A
Other languages
Korean (ko)
Other versions
KR20060077183A (en
Inventor
차한섭
이완규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115982A priority Critical patent/KR100610480B1/en
Publication of KR20060077183A publication Critical patent/KR20060077183A/en
Application granted granted Critical
Publication of KR100610480B1 publication Critical patent/KR100610480B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 실리콘 기판에 포토다이오드를 형성함에 따르는 광 감도의 한계 문제를 극복할 수 있는 이미지센서 및 그 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 실리콘 기판; 상기 기판 내부에 배치된 Si-Ge영역; 상기 Si-Ge영역 표면 하부에 형성된 제1도전형의 포토다이오드용 제1불순물 영역과, 상기 제1불순물 영역 하부로부터 상기 Si-Ge영역을 지나 상기 실리콘 기판까지 확장되어 형성된 제2도전형의 포토다이오드용 제2불순물 영역을 구비하는 포토다이오드; 및 상기 포토다이오드와 인접한 상기 기판 상에 배치되고, 상기 포토다이오드로부터 전송된 광전하를 전송하기 위한 트랜스퍼 게이트를 포함하는 CMOS 이미지센서를 제공한다.The present invention is to provide an image sensor and a method of manufacturing the same that can overcome the limitation of the optical sensitivity caused by forming a photodiode on a silicon substrate, the present invention, the first conductive silicon substrate; An Si—Ge region disposed in the substrate; A first impurity region for a photoconductor of a first conductivity type formed under the surface of the Si-Ge region, and a second conductivity type photo extending from the lower portion of the first impurity region to the silicon substrate through the Si-Ge region A photodiode having a second impurity region for the diode; And a transfer gate disposed on the substrate adjacent to the photodiode, the transfer gate for transmitting the photocharge transferred from the photodiode.

또한, 본 발명은, CMOS 이미지센서 제조 방법을 제공한다.The present invention also provides a method for manufacturing a CMOS image sensor.

포토다이오드, 이미지센서, Si-Ge막, 실리콘 기판.Photodiode, image sensor, Si-Ge film, silicon substrate.

Description

광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법{IMAGE SENSOR CAPABLE OF INCREASING OPTICAL SENSITIVITY AND METHOD FOR FABRICATION THEREOF} IMAGE SENSOR CAPABLE OF INCREASING OPTICAL SENSITIVITY AND METHOD FOR FABRICATION THEREOF}             

도 1은 종래기술에 따른 CMOS 이미지센서의 단위화소의 일부를 도시한 단면도.1 is a cross-sectional view showing a portion of a unit pixel of a CMOS image sensor according to the prior art.

도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도.2A to 2D are sectional views showing the manufacturing process of the CMOS image sensor according to the first embodiment of the present invention.

도 3은 본 발명의 제1실시예에 따른 이미지센서의 단위화소의 일부를 도시한 단면도.3 is a cross-sectional view showing a part of a unit pixel of an image sensor according to a first embodiment of the present invention;

도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도.4A to 4D are sectional views showing the manufacturing process of the CMOS image sensor according to the second embodiment of the present invention.

도 5a 내지 도 5d는 본 발명의 제3실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도.5A to 5D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to a third embodiment of the present invention.

도 6은 본 발명의 제3실시예에 따른 이미지센서의 단위화소의 일부를 도시한 단면도.6 is a sectional view showing a part of a unit pixel of an image sensor according to a third embodiment of the present invention;

도 7은 본 발명의 제2실시예에 따른 이미지센서의 단위화소의 일부를 도시한 단면도.7 is a cross-sectional view showing a part of a unit pixel of an image sensor according to a second exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200 : P++기판 201 : P-에피층200: P ++ substrate 201: P- epi layer

202 : 소자분리막 205 : n-영역202: device isolation layer 205: n-region

209 : 게이트 절연막 210 : 게이트 전도막209: gate insulating film 210: gate conductive film

211 : 스페이서 212 : 플로팅 확산영역211 spacer 212 floating diffusion region

213 : P0영역213: P0 area

본 발명은 이미지센서에 관한 것으로 특히, 단결정 실리콘 기판의 사용에 따른 광 감도 감소를 극복할 수 있는 이미지센서 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor, and more particularly, to an image sensor capable of overcoming a decrease in optical sensitivity caused by the use of a single crystal silicon substrate and a manufacturing method thereof.

CMOS(Complementary Metal Oxide Semiconductor) 이미지센서는 현재 모바일 폰(Mobile phone), PC(Personal Computer)용 카메라(Camera) 및 전자기기 등에서 광범위하게 사용되고 있는 디바이스(Device)이다. CMOS 이미지센서는 기존에 이미지센서로 사용되던 CCD(Charge Coupled Device)에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SOC(System On Chip)이 가능하므로 모듈의 소형화를 가능하게 한다. Complementary Metal Oxide Semiconductor (CMOS) image sensors are devices that are widely used in mobile phones, cameras for personal computers (PCs), and electronic devices. CMOS image sensor is simpler to drive than CCD (Charge Coupled Device) which is used as image sensor, and it is possible to integrate signal processing circuit into one chip so that SOC (System On Chip) is possible. Allows the module to be miniaturized.

또한, 기존에 셋-업(Set-up)된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점을 가지고 있다. In addition, since the conventional set-up CMOS technology can be used interchangeably, it has many advantages, such as lowering the manufacturing cost.

도 1은 종래기술에 따른 CMOS 이미지센서의 단위화소의 일부를 도시한 단면도이다.1 is a cross-sectional view showing a part of a unit pixel of a CMOS image sensor according to the prior art.

도 1을 참조하면, 고농도 P형(P++)의 기판(10)과 P형 에피층(11, P-epi)이 적층된 하부 구조(이하, 반도체층이라 함)에 국부적으로 소자분리막(12)이 형성되어 있고, 반도체층 상에 트랜스퍼 게이트(Tx)를 이루는 게이트전극이 전도막(14)/절연막(13)의 적층 및 그 측벽의 스페이서(16)를 포함하는 구조로 형성되어 있다.Referring to FIG. 1, a device isolation layer 12 is locally formed on a lower structure (hereinafter referred to as a semiconductor layer) in which a high concentration P-type (P ++) substrate 10 and a P-type epi layer 11 (P-epi) are stacked. Is formed, and the gate electrode which forms the transfer gate Tx on the semiconductor layer is formed in the structure including the lamination | stacking of the conductive film 14 / insulating film 13, and the spacer 16 of the side wall.

게이트전극의 일측에 얼라인된 반도체층 내부에 P형 불순물영역(17, 이하 P0영역이라 함)과 N형 불순물영역(15, 이하 n-영역이라 함)을 구비하는 포토다이오드(PD)가 이온주입 및 열확산 공정을 통해 형성되어 있다.A photodiode (PD) having a P-type impurity region (hereinafter referred to as P0 region) and an N-type impurity region (hereinafter referred to as n-region) is arranged in the semiconductor layer aligned on one side of the gate electrode. It is formed through injection and thermal diffusion processes.

게이트전극의 타측에 얼라인된 반도체층 내부에 고농도 N형(n+)의 플로팅 확산영역(18, FD)이 형성되어 있다.A high concentration N-type (n +) floating diffusion region 18 (FD) is formed in the semiconductor layer aligned on the other side of the gate electrode.

게이트전극의 전도막(14)은 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조이며, 스페이서(16)는 질화막, 산화막 또는 산화질화막 등으로 이루어진다.The conductive film 14 of the gate electrode has a structure in which polysilicon, tungsten silicide, or the like is singly or laminated, and the spacer 16 is formed of a nitride film, an oxide film, or an oxynitride film.

빛이 입사되면 n-영역(15)과 P형 에피층(11)으로 이루어진 PN 접합 부근에서 광에 의한 전자-정공 쌍이 생성되고, 이 캐리어들이 인가된 바이어스에 의해 트랜스퍼 게이트(Tx)를 통해 플로팅 확산영역(18)으로 이동하여 전류를 발생함으로써, 광에너지를 전류로 변환한다.When light is incident, electron-hole pairs are generated by light in the vicinity of the PN junction composed of the n-region 15 and the P-type epilayer 11, and the carriers float through the transfer gate Tx by a bias applied thereto. The light energy is converted into a current by moving to the diffusion region 18 to generate a current.

상기한 CMOS 이미지센서는 기본적으로 실리콘 기판(10)을 매질로 하기 때문 에 광 에너지가 입사했을 때, 전자-정공 쌍의 생성 확률이 떨어져 낮은 전류를 발생라며, 노이즈에 취약하다.Since the CMOS image sensor basically uses the silicon substrate 10 as a medium, when the light energy is incident, the generation probability of the electron-hole pair is low, and thus a low current is generated and is vulnerable to noise.

메가(Mega) 급 이상의 차세대 CMOS 이미지센서를 CMOS 실리콘 반도체 기술로 구현함에 있어서, 가장 큰 문제점 중의 하나는 더 좁은 면적의 포토다이오드가 훨씬 더 향상된 광특성을 가져야 한다는 것이다. 그러나, 상기한 바와 같은 현재의 실리콘 에피층에 구현되는 포토다이오드는 임계 면적 이하의 영역에 형성될 경우 절대적인 광량의 부족으로 흡수된 빛이 광전류로 변환을 하지 못한 채 암전류로만 남게 되어 정상적인 광 센서로서의 역할을 하지 못한다.One of the biggest problems in implementing mega-scale next-generation CMOS image sensors with CMOS silicon semiconductor technology is that the smaller area photodiode must have much better optical properties. However, the photodiode implemented in the current silicon epilayer as described above, when formed in a region below the critical area, light absorbed due to the lack of absolute light remains as a dark current without being converted into a photocurrent, thereby serving as a normal optical sensor. It does not play a role.

한편, 종래의 반도체 소자의 형성 방법을 그대로 유지하면서 이러한 문제를 해결할 수 있는 한가지 방법으로 포토다이오드를 실리콘 웨이퍼의 배면이나 다른 웨이퍼 상에 형성하여 필 팩터(Fill facter)를 증가시키는 새로운 형태의 방법이 제시되고 있으나, 이들은 각각 몇가지 수반되는 문제점들이 남아 있어서 추가 기술이 필요하며, 현재의 제조 공정과 함께 집적화를 구현하기가 어렵다.On the other hand, one method that can solve this problem while maintaining the conventional method of forming a semiconductor device is to form a photodiode on the back of the silicon wafer or another wafer to increase the fill factor (Fill facter) Although presented, each of them has several accompanying problems that require further technology and it is difficult to implement integration with current manufacturing processes.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 실리콘 기판에 포토다이오드를 형성함에 따르는 광 감도의 한계 문제를 극복할 수 있는 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the problems of the prior art as described above, an object of the present invention is to provide an image sensor and a method of manufacturing the same that can overcome the limitation of the light sensitivity caused by forming a photodiode on a silicon substrate.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 실리콘 기판; 상기 기판 내부에 배치된 Si-Ge영역; 상기 Si-Ge영역 표면 하부에 형성된 제1도전형의 포토다이오드용 제1불순물 영역과, 상기 제1불순물 영역 하부로부터 상기 Si-Ge영역을 지나 상기 실리콘 기판까지 확장되어 형성된 제2도전형의 포토다이오드용 제2불순물 영역을 구비하는 포토다이오드; 및 상기 포토다이오드와 인접한 상기 기판 상에 배치되고, 상기 포토다이오드로부터 전송된 광전하를 전송하기 위한 트랜스퍼 게이트를 포함하는 CMOS 이미지센서를 제공한다.The present invention to achieve the above object, the first conductive silicon substrate; An Si—Ge region disposed in the substrate; A first impurity region for a photoconductor of a first conductivity type formed under the surface of the Si-Ge region, and a second conductivity type photo extending from the lower portion of the first impurity region to the silicon substrate through the Si-Ge region A photodiode having a second impurity region for the diode; And a transfer gate disposed on the substrate adjacent to the photodiode, the transfer gate for transmitting the photocharge transferred from the photodiode.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 실리콘 기판; 상기 기판 상부가 식각되어 형성된 트렌치; 상기 트렌치를 매립하는 Si-Ge막; 상기 Si-Ge막 표면 하부에 형성된 제1도전형의 포토다이오드용 제1불순물 영역과, 상기 제1불순물 영역 하부로부터 상기 Si-Ge막을 지나 상기 실리콘 기판까지 확장되어 형성된 제2도전형의 포토다이오드용 제2불순물 영역을 구비하는 포토다이오드; 및 상기 포토다이오드와 인접한 상기 기판 상에 배치되고, 상기 포토다이오드로부터 전송된 광전하를 전송하기 위한 트랜스퍼 게이트를 포함하는 CMOS 이미지센서를 제공한다.In addition, the present invention in order to achieve the above object, the first conductive silicon substrate; A trench formed by etching an upper portion of the substrate; A Si-Ge film filling the trench; A first impurity region for a first conductive type photodiode formed under the surface of the Si-Ge film and a second conductive type photodiode extending from the lower portion of the first impurity region to the silicon substrate through the Si-Ge film A photodiode having a second impurity region; And a transfer gate disposed on the substrate adjacent to the photodiode, the transfer gate for transmitting the photocharge transferred from the photodiode.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 실리콘 기판; 상기 기판 표면에 형성된 Si-Ge막; 상기 Si-Ge막 및 상기 기판 표면 하부에 형성된 제1도전형의 포토다이오드용 제1불순물 영역과, 상기 제1불순물 영역 하부로부터 상기 실리콘 기판까지 확장되어 형성된 제2도전형의 포토다이오드용 제2불순물 영역을 구비하는 포토다이오드; 및 상기 포토다이오드와 인접한 상기 기판 상에 배치 되고, 상기 포토다이오드로부터 전송된 광전하를 전송하기 위한 트랜스퍼 게이트를 포함하는 CMOS 이미지센서를 제공한다.In addition, the present invention in order to achieve the above object, the first conductive silicon substrate; A Si—Ge film formed on the surface of the substrate; A first impurity region for a photodiode of a first conductive type formed under the Si-Ge film and the substrate surface, and a second conductive photodiode for being extended from a lower portion of the first impurity region to the silicon substrate A photodiode having an impurity region; And a transfer gate disposed on the substrate adjacent to the photodiode, the transfer gate for transmitting the photocharges transmitted from the photodiode.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 실리콘 기판의 포토다이오드 형성 영역에 이온주입 공정을 실시하여 Si-Ge영역을 형성하는 단계; 이온주입 공정을 실시하여 상기 Si-Ge영역 하부까지 확장된 제2도전형의 포토다이오드용 제1불순물 영역을 형성하는 단계; 및 이온주입 공정을 실시하여 상기 Si-Ge영역 표면 하부로부터 상기 제1불순물 영역 상부까지 확장된 제1도전형의 포토다이오드용 제2불순물 영역을 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of forming an Si-Ge region by performing an ion implantation process in the photodiode forming region of the first conductive silicon substrate; Performing an ion implantation process to form a first impurity region for a photoconductor of a second conductivity type that extends below the Si—Ge region; And performing an ion implantation process to form a second impurity region for a photodiode of a first conductivity type extending from a lower surface of the Si-Ge region to an upper portion of the first impurity region. do.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 실리콘 기판의 포토다이오드 형성 영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 매립하는 Si-Ge막을 형성하는 단계; 이온주입 공정을 실시하여 상기 Si-Ge막을 지나 상기 실리콘 기판까지 확장된 제2도전형의 포토다이오드용 제1불순물 영역을 형성하는 단계; 및 이온주입 공정을 실시하여 상기 Si-Ge막의 표면 하부로부터 상기 제1불순물 영역 상부까지 확장된 제1도전형의 포토다이오드용 제2불순물 영역을 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.In addition, to achieve the above object, the present invention includes forming a trench by etching the photodiode forming region of the first conductive silicon substrate; Forming a Si-Ge film to fill the trench; Performing an ion implantation process to form a first impurity region for a photoconductor of a second conductivity type extending through the Si-Ge film to the silicon substrate; And performing an ion implantation process to form a second impurity region for a photoconductor of a first conductivity type extending from a lower surface of the Si-Ge film to an upper portion of the first impurity region. do.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 실리콘 기판에 이온주입 공정을 실시하여 제2도전형의 포토다이오드용 제1불순물 영역을 형성하는 단계; 상기 제1불순물 영역 상부의 상기 실리콘 기판 상에 Si-Ge막을 형성하는 단계; 및 이온주입 공정을 실시하여 상기 Si-Ge막 표면 하부로부터 상기 제1불순물 영역 상부까지 확장된 제1도전형의 포토다이오드용 제2불순물 영역을 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of forming a first impurity region for a photodiode of the second conductive type by performing an ion implantation process on the silicon substrate of the first conductive type; Forming a Si—Ge film on the silicon substrate over the first impurity region; And performing an ion implantation process to form a second impurity region for a photodiode of a first conductivity type extending from a lower surface of the Si-Ge film to an upper portion of the first impurity region. do.

본 발명은, CMOS 이미지센서의 포토다이오드를 기존의 실리콘이 아닌 SiGe에 결쳐지도록 형성함으로써, 양자 효율(Quantum efficiency)을 높여 노이즈에 강한 특성을 가지도록 한다.According to the present invention, the photodiode of the CMOS image sensor is formed so as to be confined to SiGe instead of silicon, thereby increasing the quantum efficiency to have a strong characteristic against noise.

이는 실리콘 기판의 포토다이오드 영역에 Ge의 선택적인 이온주입이나, 트렌치 형성 후 SiGe의 매립 또는 성장을 통해 형성할 수 있다.This may be formed through selective ion implantation of Ge into the photodiode region of the silicon substrate or by embedding or growing SiGe after trench formation.

아울러, 기존의 실리콘 기판 상에 SiGe막을 성장시키는 방식을 적용할 수도 있다.In addition, a method of growing a SiGe film on an existing silicon substrate may be applied.

따라서, 실리콘 기판에 포토다이오드가 배치됨에 따르는 광 감도 한계의 문제점을 어느 정도 극복할 수 있다.Therefore, the problem of the light sensitivity limitation due to the photodiode disposed on the silicon substrate can be overcome to some extent.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

<제1실시예>First Embodiment

도 3은 본 발명의 제1실시예에 따른 이미지센서의 단위화소의 일부를 도시한 단면도이다.3 is a cross-sectional view showing a part of a unit pixel of an image sensor according to a first embodiment of the present invention.

도 3을 참조하면, 고농도 P형(P++)의 실리콘 기판(200)과 P형 에피층(201, P-epi)이 적층된 하부 구조(이하, 반도체층이라 함)에 국부적으로 소자분리막(202)이 형성되어 있다. Referring to FIG. 3, a device isolation layer 202 is locally formed on a lower structure (hereinafter referred to as a semiconductor layer) in which a high concentration P-type (P ++) silicon substrate 200 and a P-type epitaxial layer 201 (P-epi) are stacked. ) Is formed.

반도체층 상에 트랜스퍼 게이트(Tx)를 이루는 게이트전극이 게이트 전도막(210) 게이트 산화막(209)의 적층 구조와 그 측벽의 스페이서(211)를 포함하는 구조로 형성되어 있다.The gate electrode forming the transfer gate Tx is formed on the semiconductor layer in a structure including a stacked structure of the gate conductive film 210 and the gate oxide film 209 and spacers 211 on the sidewalls thereof.

게이트전극의 일측에 얼라인된 반도체층 내부에 SiGe영역(205)이 형성되어 있다. SiGe영역(205)은 반도체층의 표면으로부터 500Å ∼ 4000Å의 깊이로 형성되어 있다.The SiGe region 205 is formed in the semiconductor layer aligned on one side of the gate electrode. The SiGe region 205 is formed at a depth of 500 kPa to 4000 kPa from the surface of the semiconductor layer.

SiGe영역(205)의 표면 하부에 P형 불순물영역(213, 이하 P0영역이라 함)이 형성되어 있으며, P0영역(213)의 하부에서 SiGe영역(205)을 벗어나는 반도체층 내부로 확장된 포토다이오드용 N형 불순물영역(208, 이하 n-영역이라 함)이 형성되어 있다. P0영역(213)과 n-영역(208) 및 P형 에피층(201)은 P/N/P 구조의 포토다이오드(PD)를 이룬다.A P-type impurity region (213, hereinafter referred to as P0 region) is formed under the surface of the SiGe region 205 and extends into the semiconductor layer outside the SiGe region 205 below the P0 region 213. An N-type impurity region 208 (hereinafter referred to as n-region) is formed. The P0 region 213, the n-region 208, and the P-type epitaxial layer 201 form a photodiode PD having a P / N / P structure.

여기서, P형 에피층(201)은 표면으로부터 약 5㎛ 정도의 깊이로 형성되어 있다.Here, the P-type epitaxial layer 201 is formed to a depth of about 5 μm from the surface.

본 발명에서는 실리콘 기판의 적용에 따른 양자 효율의 한계를 극복하기 위해 포토다이오드(PD)가 형성되는 영역의 일부(최소한 P0영역(213)을 포함하도록)에 기존의 실리콘을 사용하지 않고 SiGe영역(205)으로 대체하였다. In the present invention, in order to overcome the limitation of the quantum efficiency due to the application of the silicon substrate, the SiGe region (not including conventional silicon) is used in a part of the region where the photodiode PD is formed (at least to include the P0 region 213). 205).

게이트전극의 타측에 얼라인된 반도체층 내부에 고농도 N형(n+)의 플로팅 확 산영역(212, FD)이 형성되어 있다.A high concentration N-type (n +) floating diffusion region 212 (FD) is formed in the semiconductor layer aligned on the other side of the gate electrode.

게이트전극의 전도막(210)은 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조이며, 스페이서(211)는 질화막, 산화막 또는 산화질화막 등으로 이루어진다.The conductive film 210 of the gate electrode has a structure in which polysilicon, tungsten silicide, or the like is singly or laminated, and the spacer 211 is formed of a nitride film, an oxide film, or an oxynitride film.

이하 전술한 구성을 갖는 이미지센서의 제조 공정을 살펴본다.Hereinafter, a manufacturing process of the image sensor having the above-described configuration will be described.

도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도이다.2A to 2D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to a first embodiment of the present invention.

도 2a에 도시된 바와 같이 고농도 P형(P++)의 실리콘 기판(200)과 P형의 에피층(P-epi, 201)이 적층된 구조를 갖는 P형의 반도체층에 STI(Shallow Trench Isolation) 구조의 소자분리막(202)을 형성한다.As shown in FIG. 2A, a shallow trench isolation (STI) layer is formed on a P-type semiconductor layer having a structure in which a high concentration P-type (P ++) silicon substrate 200 and a P-type epitaxial layer (P-epi) 201 are stacked. A device isolation film 202 is formed.

이어서, 반도체층 상에 포토다이오드 영역을 오픈시키는 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 이온주입 마스크로 오픈된 반도체층에 Ge 이온주입 공정(204)을 실시한 다음, 포토레지스트 패턴(203)을 제거한다.Subsequently, a photoresist pattern for opening the photodiode region is formed on the semiconductor layer. After performing the Ge ion implantation process 204 on the semiconductor layer in which the photoresist pattern is opened with the ion implantation mask, the photoresist pattern 203 is removed.

도 2b에 도시된 바와 같이, 열처리 공정을 실시하여 반도체층 표면으로부터 약 500Å ∼ 4000Å의 깊이까지 확장된 SiGe영역(205)을 형성한다.As shown in FIG. 2B, a heat treatment process is performed to form an SiGe region 205 extending from the surface of the semiconductor layer to a depth of about 500 GPa to 4000 GPa.

Ge 이온주입 공정시 50KeV ∼ 400KeV의 이온주입 에너지를 사용하며, 도즈는 1E15 atoms/㎠ ∼ 1E17 atoms/㎠을 사용한다. 열처리 공정은 600℃ ∼ 800℃의 온도에서 10분 ∼ 60분 동안 실시한다.In the Ge ion implantation process, ion implantation energy of 50 KeV to 400 KeV is used, and the dose is 1E15 atoms / cm 2 to 1E17 atoms / cm 2. The heat treatment step is carried out for 10 to 60 minutes at a temperature of 600 ℃ to 800 ℃.

한편, Ge의 과다 주입시 과다 도즈에 의해 비정질화되었다가 후속 공정에서 열처리될 경우 디펙트가 발생할 수 있으므로, 1E15 atoms/㎠의 작은 도즈로 이온주 입을 실시한 다음, 열처리하는 공정을 반복하여 실시하여 원하는 농도를 구현할 수도 있다.On the other hand, defects may occur when amorphous by excessive dosing and excessive heat treatment in the subsequent step during the implantation of Ge, ion implantation with a small dose of 1E15 atoms / cm 2, followed by repeated heat treatment It is also possible to achieve the desired concentration.

이어서, 포토다이오드 형성 영역을 오픈시키는 이온주입 마스크(206)를 형성한 다음, 이온주입 마스크(206)를 이용한 선택적 이온주입 공정(207)을 실시한다.Subsequently, an ion implantation mask 206 for opening the photodiode formation region is formed, and then a selective ion implantation process 207 using the ion implantation mask 206 is performed.

이어서, 이온주입 마스크(206)를 제거한 후, 이온주입에 따라 발생된 SiGe영역(205) 및 P형 에피층(201) 내부의 디펙트를 제거하며, 불순물을 활성화시키기 위한 열처리 공정을 실시함으로써, 반도체층 표면으로부터 SiGe영역(205)을 지나 P형 에피층(201)까지 확장되도록 깊은 N형 불순물 영역(208, 이하 n-영역이라 함)을 형성한다. Subsequently, after the ion implantation mask 206 is removed, defects in the SiGe region 205 and P-type epitaxial layer 201 generated by ion implantation are removed, and a heat treatment process for activating impurities is performed. A deep N-type impurity region 208 (hereinafter referred to as n-region) is formed so as to extend from the surface of the semiconductor layer through the SiGe region 205 to the P-type epi layer 201.

도 2d에 도시된 바와 같이, n-영역(208)과 그 일측이 얼라인되도록 반도체층 상에 게이트전극 즉, 트랜스퍼 게이트(Tx)를 형성한다. 게이트전극은 게이트 전도막(210)과 게이트 산화막(209)의 적층 구조 및 그 측벽의 스페이서(211)를 포함한다.As shown in FIG. 2D, a gate electrode, that is, a transfer gate Tx, is formed on the semiconductor layer such that the n-region 208 and one side thereof are aligned. The gate electrode includes a stacked structure of a gate conductive film 210 and a gate oxide film 209 and spacers 211 on sidewalls thereof.

한편, 스페이서 형성 전에 LDD(Lightly Doped Drain) 이온주입 공정을 실시한다.On the other hand, LDD (Lightly Doped Drain) ion implantation process is performed before spacer formation.

스페이서를 형성하기 전에 게이트전극 형성 공정을 n-영역(208) 형성 전에 실시할 수도 있으며, n-영역(208) 형성을 위한 이온주입 마스크(206)를 별도로 사용하지 않고 Ge 이온주입된 사용된 이온주입 마스크(203)을 사용할 수도 있다.The gate electrode forming process may be performed before the formation of the n-region 208 before the formation of the spacer, and Ge ion implanted used ions may be used without separately using the ion implantation mask 206 for forming the n-region 208. Injection mask 203 may be used.

스페이서(211) 형성 후, 소스/드레인 이온주입 공정을 실시하고, n-영역(208) 상부의 SiGe영역(205)에 P0영역 형성을 위한 이온주입 공정을 실시한 다음, 열처리 공정을 실시하여 P0영역(213)과 고농도 N형(n+)의 플로팅 확산영역(212)과 소스/드레인(도시하지 않음)을 형성한다.After the formation of the spacer 211, a source / drain ion implantation process is performed, an ion implantation process for forming a P0 region is performed in the SiGe region 205 on the n-region 208, and then a heat treatment process is performed to perform a P0 region. 213 and a high concentration N-type (n +) floating diffusion region 212 and a source / drain (not shown) are formed.

상기한 본 발명의 제1실시예에서는 포토다이오드의 일부가 SiGe영역에 형성되도록 함으로써, 실리콘에 비해 100 정도의 양자 효율을 갖는 Ge로 인해 양자 효율을 높일 수 있다. 이 때, SiGe영역을 이온주입 공정을 통해 형성하였다.In the first embodiment of the present invention, by forming a portion of the photodiode in the SiGe region, the quantum efficiency can be increased due to Ge having a quantum efficiency of about 100 compared to silicon. At this time, the SiGe region was formed through an ion implantation process.

<제2실시예>Second Embodiment

도 7은 본 발명의 제2실시예에 따른 이미지센서의 단위화소의 일부를 도시한 단면도이다.7 is a cross-sectional view showing a part of a unit pixel of an image sensor according to a second exemplary embodiment of the present invention.

도 7을 참조하면, 고농도 P형(P++)의 실리콘 기판(400)과 P형 에피층(401, P-epi)이 적층된 하부 구조(이하, 반도체층이라 함)에 국부적으로 소자분리막(402)이 형성되어 있다. Referring to FIG. 7, a device isolation layer 402 locally on a lower structure (hereinafter referred to as a semiconductor layer) in which a high concentration P-type (P ++) silicon substrate 400 and a P-type epitaxial layer 401 (P-epi) are stacked. ) Is formed.

반도체층 상에 트랜스퍼 게이트(Tx)를 이루는 게이트전극이 게이트 전도막(412) 게이트 산화막(411)의 적층 구조와 그 측벽의 스페이서(413)를 포함하는 구조로 형성되어 있다.The gate electrode forming the transfer gate Tx is formed on the semiconductor layer in a structure including a stacked structure of the gate conductive film 412 and the gate oxide film 411 and a spacer 413 on the sidewall thereof.

포토다이오드 형성 영역의 반도체층이 라운딩되게 식각되어 이루어진 오픈부(406)를 매립하는 SiGe영역(407)이 형성되어 있다. SiGe영역(407)가 매립된 트렌치(406)는 반도체층의 표면으로부터 1000Å ∼ 1500Å의 깊이로 형성되어 있으며, SiGe영역(407)은 1000Å ∼ 2000Å의 두께로 형성되어 있다. SiGe의 농도는 5% ∼ 30%의 농도를 갖는다.An SiGe region 407 is formed to fill the open portion 406 formed by etching the semiconductor layer of the photodiode forming region to be rounded. The trench 406 in which the SiGe region 407 is embedded is formed at a depth of 1000 GPa to 1500 GPa from the surface of the semiconductor layer, and the SiGe region 407 is formed to a thickness of 1000 GPa to 2000 GPa. The concentration of SiGe has a concentration of 5% to 30%.

SiGe영역(407) 및 반도체층의 표면 하부에 P형 불순물영역(415, 이하 P0영역이라 함)이 형성되어 있으며, P0영역(415)의 하부에서 SiGe영역(407)을 벗어나도록 반도체층 내부로 확장된 포토다이오드용 N형 불순물영역(410, 이하 n-영역이라 함)이 형성되어 있다. P0영역(415)과 n-영역(410) 및 P형 에피층(401)은 P/N/P 구조의 포토다이오드(PD)를 이룬다.A P-type impurity region (415, hereinafter referred to as P0 region) is formed under the surface of the SiGe region 407 and the semiconductor layer, and into the semiconductor layer so as to leave the SiGe region 407 below the P0 region 415. An extended N-type impurity region (410, hereinafter referred to as n-region) for photodiode is formed. The P0 region 415, the n-region 410, and the P-type epi layer 401 form a photodiode PD having a P / N / P structure.

여기서, P형 에피층(401)은 표면으로부터 약 5㎛ 정도의 깊이로 형성되어 있다.Here, the P-type epi layer 401 is formed to a depth of about 5 μm from the surface.

본 발명에서는 실리콘 기판의 적용에 따른 양자 효율의 한계를 극복하기 위해 포토다이오드(PD)가 형성되는 영역의 일부에 기존의 실리콘을 사용하지 않고 SiGe영역(407)으로 대체하였다. In the present invention, in order to overcome the limitation of the quantum efficiency according to the application of the silicon substrate, the SiGe region 407 is replaced without using silicon in a part of the region where the photodiode PD is formed.

게이트전극의 타측에 얼라인된 반도체층 내부에 고농도 N형(n+)의 플로팅 확산영역(214, FD)이 형성되어 있다.A high concentration N-type (n +) floating diffusion region 214 (FD) is formed in the semiconductor layer aligned on the other side of the gate electrode.

게이트전극의 전도막(412)은 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조이며, 스페이서(413)는 질화막, 산화막 또는 산화질화막 등으로 이루어진다.The conductive film 412 of the gate electrode has a structure in which polysilicon, tungsten silicide, or the like is singly or laminated, and the spacer 413 is formed of a nitride film, an oxide film, or an oxynitride film.

이하 전술한 구성을 갖는 이미지센서의 제조 공정을 살펴본다.Hereinafter, a manufacturing process of the image sensor having the above-described configuration will be described.

도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도이다.4A through 4D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to a second exemplary embodiment of the present invention.

도 4a에 도시된 바와 같이 고농도 P형(P++)의 실리콘 기판(400)과 P형의 에 피층(P-epi, 401)이 적층된 구조를 갖는 P형의 반도체층에 STI 구조의 소자분리막(402)을 형성한다.As shown in FIG. 4A, a device isolation film having an STI structure is formed on a P-type semiconductor layer having a structure in which a high concentration P-type (P ++) silicon substrate 400 and a P-type epitaxial layer (P-epi, 401) are stacked. 402 is formed.

이어서, 반도체층 상에 패드 산화막(403)과 패드 질화막(404) 및 포토레지스트 패턴(405)을 차례로 형성한다.Subsequently, the pad oxide film 403, the pad nitride film 404, and the photoresist pattern 405 are sequentially formed on the semiconductor layer.

패드 산화막(403)은 약 100Å 정도의 두께로 형성하고, 패드 질화막(404)은 약 1000Å 정도의 두께로 형성하는 것이 바람직하다. The pad oxide film 403 is preferably formed to a thickness of about 100 GPa and the pad nitride film 404 is preferably formed to a thickness of about 1000 GPa.

포토레지스트 패턴(405)을 식각마스크로 패드 질화막(404)과 패드 산화막(403)을 차례로 식각하여 트렌치 형성 영역을 정의한다The trench forming region is defined by sequentially etching the pad nitride layer 404 and the pad oxide layer 403 using the photoresist pattern 405 as an etch mask.

도 4b에 도시된 바와 같이. 포토레지스트 패턴(405)을 제거하고, 패드 질화막(404)과 패드 산화막(403)을 식각마스크로 반도체층을 식각함으로써 트렌치(406)를 형성한다. 트렌치(406)의 깊이는 1000Å ∼ 1500Å 정도가 되도록 한다. As shown in Figure 4b. The photoresist pattern 405 is removed, and the trench 406 is formed by etching the semiconductor layer using the pad nitride film 404 and the pad oxide film 403 as an etching mask. The depth of the trench 406 is set to about 1000 mW to 1500 mW.

이 때, 트렌치(406)의 저면 코너(Bottom corner)가 라운딩 프로파일을 갖는 등방성 식각이 이루어지도록 건식 식각 공정을 조절한다. 건식 식각 후 트렌치(406) 저면의 프로파일이 라운딩하지 않을 경우 1000℃ ∼ 1200℃에서 산화 공정을 실시하여 트렌치(406)의 일부를 100Å 두께의 산화막으로 매립한 다음, 불산을 포함하는 수용액으로 산화막을 제거함으로써, 트렌치(406) 저면의 프로파일이 라운딩해지도록 한다. At this time, the dry etching process is controlled such that the bottom corner of the trench 406 has an isotropic etching with a rounding profile. If the profile of the bottom of the trench 406 is not rounded after dry etching, an oxidation process is performed at 1000 ° C. to 1200 ° C. to fill a portion of the trench 406 with an oxide film having a thickness of 100 μs, and then the oxide film is formed with an aqueous solution containing hydrofluoric acid. By removing this, the profile of the bottom of the trench 406 is rounded.

이어서, 트렌치(406)를 매립하도록 SiGe막(407)을 성장시킨다. Next, the SiGe film 407 is grown to fill the trench 406.

SiGe막(407)은 트렌치(406)를 충분히 매립하도록 1000Å ∼ 1500Å 정도의 두께로 성장시킨다. 이 때, SiGe막(407)에서 Ge의 농도가 5% ∼ 30% 정도가 되도록 하며, 성장시 열화학기상증착(Thermal Chemical Vapor Deposition) 방식 또는 플라즈마 화학기상증착(Plasma Chemical Vapor Deposition) 방식을 이용한다.The SiGe film 407 is grown to a thickness of about 1000 GPa to 1500 GPa so as to fill the trench 406 sufficiently. At this time, the concentration of Ge in the SiGe film 407 is about 5% to 30%, and when grown, a thermal chemical vapor deposition method or a plasma chemical vapor deposition method is used.

성장 온도는 400℃ ∼ 600℃ 정도로 하며, 실리콘 소스로는 SiH4, Si2H6 또는 DCS를 사용하며, Ge의 소스로는 GeH4를 사용한다.The growth temperature is about 400 ° C. to 600 ° C., SiH 4 , Si 2 H 6, or DCS is used as the silicon source, and GeH 4 is used as the source of Ge.

한편, SiGe막(407)에 과도한 스트레스가 가해질 경우에는 SiGe막(407)과 Si막의 적층 구조를 연속해서 성장시켜 사용할 수 있다. 에컨대, SiGe막(407)을 1000Å의 두께로 형성하고, 그 상부에 500Å의 Si막을 형성하는 방식이 있다.On the other hand, when excessive stress is applied to the SiGe film 407, the stacked structure of the SiGe film 407 and the Si film can be continuously grown and used. For example, there is a system in which the SiGe film 407 is formed to a thickness of 1000 mW, and a Si film of 500 mW is formed thereon.

도 4c에 도시된 바와 같이, 인산 수용액을 이용하여 패드 질화막(404)을 제거한 다음, 불산 수용액을 이용하여 패드 산화막(403)을 제거한다.As shown in FIG. 4C, the pad nitride film 404 is removed using an aqueous phosphoric acid solution, and then the pad oxide film 403 is removed using an aqueous hydrofluoric acid solution.

이어서, 포토다이오드 형성 영역을 오픈시키는 이온주입 마스크(408)를 형성한 다음, 이온주입 마스크(408)를 이용한 선택적 이온주입 공정(409)을 실시한다.Subsequently, an ion implantation mask 408 is formed to open the photodiode formation region, and then a selective ion implantation process 409 using the ion implantation mask 408 is performed.

이어서, 이온주입 마스크(408)를 제거한 후, 이온주입에 따라 발생된 SiGe영역(407) 및 P형 에피층(401) 내부의 디펙트를 제거하며, 불순물을 활성화시키기 위한 열처리 공정을 실시함으로써, 반도체층 표면으로부터 SiGe영역(407)을 지나 P형 에피층(401)까지 확장되도록 깊은 N형 불순물 영역(410, 이하 n-영역이라 함)을 형성한다. Subsequently, after the ion implantation mask 408 is removed, defects in the SiGe region 407 and the P-type epitaxial layer 401 generated by ion implantation are removed, and a heat treatment process for activating impurities is performed. A deep N-type impurity region 410 (hereinafter referred to as n-region) is formed to extend from the surface of the semiconductor layer through the SiGe region 407 to the P-type epi layer 401.

도 4d에 도시된 바와 같이, n-영역(410)과 그 일측이 얼라인되도록 반도체층 상에 게이트전극 즉, 트랜스퍼 게이트(Tx)를 형성한다. 게이트전극은 게이트 전도막(412)과 게이트 산화막(411)의 적층 구조 및 그 측벽의 스페이서(413)를 포함한 다.As shown in FIG. 4D, a gate electrode, that is, a transfer gate Tx, is formed on the semiconductor layer such that the n-region 410 and one side thereof are aligned. The gate electrode includes a stacked structure of the gate conductive film 412 and the gate oxide film 411 and a spacer 413 on the sidewall thereof.

한편, 스페이서 형성 전에 LDD 이온주입 공정을 실시한다.On the other hand, LDD ion implantation process is performed before spacer formation.

스페이서를 형성하기 전에 게이트전극 형성 공정을 n-영역(410) 형성 전에 실시할 수 있다.Prior to forming the spacers, the gate electrode forming process may be performed before forming the n-region 410.

스페이서(413) 형성 후, 소스/드레인 이온주입 공정을 실시하고, n-영역(410) 상부의 SiGe영역(407) 및 반도체층 표면 하부에 P0영역 형성을 위한 이온주입 공정을 실시한 다음, 열처리 공정을 실시하여 P0영역(415)과 고농도 N형(n+)의 플로팅 확산영역(414)과 소스/드레인(도시하지 않음)을 형성한다.After the spacer 413 is formed, a source / drain ion implantation process is performed, an ion implantation process for forming a P0 region is formed on the SiGe region 407 on the n-region 410 and the lower surface of the semiconductor layer. The P0 region 415 and the high concentration N-type (n +) floating diffusion region 414 and the source / drain (not shown) are formed.

상기한 본 발명의 제2실시예에서는 포토다이오드의 일부가 SiGe영역에 형성되도록 함으로써, 실리콘에 비해 100 정도의 양자 효율을 갖는 Ge로 인해 양자 효율을 높일 수 있다. 이 때, SiGe영역을 반도체층이 식각되어 형성된 트렌치를 매립하도록 성장시켜 형성하였다.In the second embodiment of the present invention, a portion of the photodiode is formed in the SiGe region, thereby increasing quantum efficiency due to Ge having a quantum efficiency of about 100 compared to silicon. At this time, the SiGe region was formed by growing so as to fill the trench formed by etching the semiconductor layer.

<제3실시예>Third Embodiment

도 6은 본 발명의 제3실시예에 따른 이미지센서의 단위화소의 일부를 도시한 단면도이다.6 is a cross-sectional view showing a part of a unit pixel of an image sensor according to a third exemplary embodiment of the present invention.

도 6을 참조하면, 고농도 P형(P++)의 실리콘 기판(500)과 P형 에피층(501, P-epi)이 적층된 하부 구조(이하, 반도체층이라 함)에 국부적으로 소자분리막(502)이 형성되어 있다. Referring to FIG. 6, a device isolation film 502 is locally formed on a lower structure (hereinafter referred to as a semiconductor layer) in which a high concentration P-type (P ++) silicon substrate 500 and a P-type epitaxial layer 501 (P-epi) are stacked. ) Is formed.

반도체층 상에 트랜스퍼 게이트(Tx)를 이루는 게이트전극이 게이트 절연막 (504)과 게이트 전도막(503)의 적층 구조 및 그 측벽의 스페이서(510)를 포함하는 구조로 형성되어 있다. 게이트 전도막(504) 상부에는 금속 실리사이드(513)가 형성되어 있다.The gate electrode forming the transfer gate Tx is formed on the semiconductor layer in a structure including a stacked structure of the gate insulating film 504 and the gate conductive film 503 and a spacer 510 on the sidewall thereof. A metal silicide 513 is formed on the gate conductive layer 504.

게이트 전도막(504)은 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조이며, 스페이서(510)는 질화막, 산화막 또는 산화질화막 등으로 이루어진다.The gate conductive film 504 has a structure in which polysilicon, tungsten silicide, or the like is singly or laminated, and the spacer 510 is formed of a nitride film, an oxide film, or an oxynitride film.

게이트전극과 소자분리막(502) 사이의 반도체층 표면 하부에 P형의 포토다이오드용 불순물 영역(512, 이하 P0영역이라 함)이 형성되어 있으며, P0영역(512) 하부에 N형의 포토다이오드용 불순물 영역(506, 이하 n-영역이라 함)이 형성되어 있다.P-type photodiode impurity regions (512, hereinafter referred to as P0 regions) are formed under the surface of the semiconductor layer between the gate electrode and the device isolation film 502, and N-type photodiodes below the P0 region 512. An impurity region 506 (hereinafter referred to as n-region) is formed.

포토다이오드(PD)는 P0영역(509)과 n-영역(506) 및 P형 에피층(501)의 P/N/P 구조를 갖는다. 포토다이오드(PD) 상에는 SiGe막(509)이 형성되어 있으며, SiGe막(509)에도 P0영역(509)이 형성된다.The photodiode PD has a P / N / P structure of a P0 region 509, an n-region 506, and a P-type epi layer 501. The SiGe film 509 is formed on the photodiode PD, and the P0 region 509 is formed in the SiGe film 509.

포토다이오드(PD)와 대향되도록 게이트전극에 인접한 반도체층에 고농도 N형(n+)의 플로팅 확산영역(511, FD)이 형성되어 있다.High concentration N-type (n +) floating diffusion regions 511 and FD are formed in the semiconductor layer adjacent to the gate electrode so as to face the photodiode PD.

SiGe막(509)의 두께는 CMOS 이미지센서 소자의 최상부에 구현되는 마이크로렌즈의 초점 거리, 메탈라인 간 절연막(Inter Metal Dielectric; 이하 IMD 라 함) 및 층간절연막(Inter Layer Dielectric; 이하 ILD라 함) 등의 두께에 따라 결정된다.The thickness of the SiGe film 509 is the focal length of the microlens implemented on the top of the CMOS image sensor element, the inter-metal dielectric (hereinafter referred to as IMD) and the inter-layer dielectric (hereinafter referred to as ILD). It depends on the thickness of the back.

포토다이오드(PD)에 가시광선이 조사되어 RGB 각각 빛의 파장별로 포토다이 오드(PD) 내에 침투한다. 이 때, 가장 깊은 영역까지 침투하는 R과 중간인 G는 P형 에피층(501)에 전자-정공 쌍의 경로가 형성되나, 가장 파장이 짧은 B의 경우 SiGe막(509) 부근에서 전자-정공 쌍의 경로가 형성되므로 특히, 파장이 짧은 B 의 경우 광감도 향상이 두드러진다.Visible light is irradiated onto the photodiode PD to penetrate into the photodiode PD for each wavelength of light of each RGB. At this time, R, which penetrates to the deepest region, and G, which are intermediate with each other, form an electron-hole pair path in the P-type epitaxial layer 501, but in the case of B having the shortest wavelength, the electron-hole is near the SiGe film 509. Since paired paths are formed, especially in the case of short wavelength B, the improvement of the light sensitivity is noticeable.

이하에서는 상기한 제3실시예에 따른 CMOS 이미지센서의 제조 공정을 살펴본다.Hereinafter, a manufacturing process of the CMOS image sensor according to the third embodiment will be described.

도 5a 내지 도 5d는 본 발명의 제3실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도이다.5A through 5D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to a third exemplary embodiment of the present invention.

도 5a에 도시된 바와 같이 고농도 P형(P++)의 기판(500)과 P형의 에피층(P-epi, 501)이 적층된 구조를 갖는 P형의 반도체층에 STI 구조의 소자분리막(502)을 형성한다.As shown in FIG. 5A, a device isolation film 502 having an STI structure on a P-type semiconductor layer having a structure in which a high concentration P-type (P ++) substrate 500 and a P-type epitaxial layer (P-epi, 501) are stacked. ).

이어서, 게이트 절연막(503)과 게이트 전도막(504)을 차례로 증착한 다음, 마스크 패턴을 이용한 선택적 식각 공정을 실시하여 게이트 전도막(504)과 게이트 절연막(503)이 적층된 게이트 전극 즉, 트랜스퍼 게이트(Tx)를 형성한다.Subsequently, the gate insulating film 503 and the gate conductive film 504 are sequentially deposited, and then a selective etching process using a mask pattern is performed to transfer the gate electrode 504 and the gate insulating film 503, that is, transfer. The gate Tx is formed.

게이트 절연막(503)은 산화막 계열을 절연막을 포함하며, 게이트 전도막(504)은 폴리실리콘막과 텅스텐막, 텅스텐 실리사이드 등이 단독 또는 적층된 구조를 포함한다.The gate insulating film 503 includes an oxide-based insulating film, and the gate conductive film 504 includes a structure in which a polysilicon film, a tungsten film, a tungsten silicide, or the like is singly or laminated.

한편, 본 실시예에서는 게이트 전도막(504)를 폴리실리콘막으로 사용한 것을 그 예로 한다.In this embodiment, the gate conductive film 504 is used as the polysilicon film.

포토다이오드 형성 영역을 오픈시키는 이온주입 마스크(505)를 형성한 다음, 이온주입 마스크(505)를 이용한 선택적 이온주입 공정을 실시한다.After the ion implantation mask 505 is formed to open the photodiode formation region, a selective ion implantation process using the ion implantation mask 505 is performed.

이어서, 이온주입 마스크(505)를 제거한 후, 이온주입에 따라 발생된 P형 에피층(501) 내부의 디펙트를 제거하며, 불순물을 활성화시키기 위한 열처리 공정을 실시함으로써, 반도체층 표면으로부터 P형 에피층(501)까지 확장되도록 깊은 N형 불순물 영역(506, 이하 n-영역이라 함)을 형성한다.Subsequently, after the ion implantation mask 505 is removed, defects inside the P-type epitaxial layer 501 generated by ion implantation are removed, and a heat treatment process for activating impurities is performed to thereby remove the P-type from the surface of the semiconductor layer. A deep N-type impurity region 506 (hereinafter referred to as n-region) is formed to extend to the epi layer 501.

도 5b에 도시된 바와 같이, LDD 이온주입과 할로 이온주입을 실시한 다음, 전면에 스페이서용 절연막을 증착한 후, 전면식각을 통해 게이트전극의 측벽에 스페이서(510)를 형성한다.As shown in FIG. 5B, LDD ion implantation and halo ion implantation are performed, and then an insulating film for spacers is deposited on the entire surface, and then spacers 510 are formed on sidewalls of the gate electrode through front surface etching.

이온주입 공정 및 열처리 공정을 실시하여 소스/드레인과 고농도 N형(n+)의 플로팅 확산영역(511)을 형성한다.An ion implantation process and a heat treatment process are performed to form a source / drain and a high concentration N-type (n +) floating diffusion region 511.

이어서, 금속 실리사이드가 형성되지 않는 영역을 커버링하는 절연막을 형성하고 금속막을 증착 및 열처리하여 금속막과 접촉된 부분에서 실리콘과 금속의 반응을 통해 금속 실리사이드(513)를 형성한 다음, 미반응 금속을 제거한다.Subsequently, an insulating film is formed to cover an area where the metal silicide is not formed, and a metal film is deposited and heat treated to form a metal silicide 513 through a reaction between silicon and metal at a portion in contact with the metal film. Remove

이 때, 금속막은 Ni, Co, Ti, TiN 등의 단독 또는 적층된 구조를 포함하며, PVD 또는 CVD 방식을 이용하여 120Å ∼ 240Å의 두께로 형성한다. 금속막 형성 전 상온에서 HF와 H2O의 혼합 용액을 이용하여 세정한다.At this time, the metal film includes a single or laminated structure of Ni, Co, Ti, TiN, or the like, and is formed to a thickness of 120 kPa to 240 kPa using PVD or CVD. Before the metal film is formed, the mixture is cleaned using a mixed solution of HF and H 2 O at room temperature.

이 때, 절연막은 이러한 세정 용액에 대한 어느 정도의 내성을 확보할 수 있는 특성을 갖어야 한다. 이 절연막으로는 HLD(High Temperature Low Dielectric) 산화막 이나 PE-TEOS막 등을 사용한다. At this time, the insulating film should have a characteristic that can ensure a certain degree of resistance to such a cleaning solution. As the insulating film, a high temperature low dielectric (HLD) oxide film or a PE-TEOS film is used.

열처리 시에는 400℃ 정도의 온도에서 60초 이내로 실시하는 급속 열처리 방식을 이용한다. 미반응 금속막 제거 시에는 NH4OH/H2O2/H2O의 혼합 용액과 HCl/H2O2/H2O의 혼합 용액을 사용한다. In the case of heat treatment, a rapid heat treatment method performed in 60 seconds at a temperature of about 400 ° C is used. To remove the unreacted metal film, a mixed solution of NH 4 OH / H 2 O 2 / H 2 O and a mixed solution of HCl / H 2 O 2 / H 2 O are used.

전면에 절연막(507)을 형성한 다음, 절연막(507) 상에 포토다이오드 상부를 노출시키는 포토레지스트 패턴(508)을 형성한다. 포토레지스트 패턴(508)을 식각마스크로 포토다이오드 영역의 절연막(507)을 식각하여 제거한다.After the insulating film 507 is formed on the entire surface, a photoresist pattern 508 is formed on the insulating film 507 to expose the upper portion of the photodiode. The insulating layer 507 of the photodiode region is etched and removed by using the photoresist pattern 508 as an etching mask.

도 5c에 도시된 바와 같이, 포토레지스트 패턴(508)을 제거한 다음, 노출된 포토다이오드 영역의 반도체층에 SiGe막(509)을 성장시킨다. SiGe막(509)은 Ge의 함량이 1% ∼ 90%까지 다양한 변화를 가질 수 있다. As shown in FIG. 5C, the photoresist pattern 508 is removed, and then the SiGe film 509 is grown on the semiconductor layer of the exposed photodiode region. The SiGe film 509 may have various changes in the Ge content of 1% to 90%.

SiGe막(509)은 10Å ∼ 1㎛의 두께로 형성이 가능하며, 400℃ ∼ 700℃의 온도 하에서 형성한다. SiGe막(509) 형성 전에 HF 세정의 단독 또는 HF 세정 후 H2SO4의 세정 공정을 실시할 수 있다. 이어서, 절연막(507)을 제거한다. The SiGe film 509 can be formed in a thickness of 10 GPa-1 µm, and is formed under a temperature of 400C to 700C. Before the SiGe film 509 is formed, the cleaning step of H 2 SO 4 alone or after HF cleaning may be performed. Next, the insulating film 507 is removed.

이어서, SiGe막(509)과 반도체층 표면 하부에 P형 불순물 이온주입 공정을 실시하여 P0영역(512)을 형성한다. 따라서, 포토다이오드(PD)는 SiGe막(509)과 반도체층에 형성되는 P0영역(512)과 그 하부로부터 확장된 n-영역(506) 및 그 하부의 P형 에피층(501)의 P/N/P 구조로 이루어진다.Subsequently, a P-type impurity ion implantation process is performed on the SiGe film 509 and the lower surface of the semiconductor layer to form the P0 region 512. Accordingly, the photodiode PD is formed by the P / region of the P0 region 512 formed in the SiGe film 509 and the semiconductor layer, the n-region 506 extending from the bottom thereof, and the P-type epi layer 501 below. It is made of N / P structure.

상기한 바와 같이 이루어지는 본 발명의 제3실시예는 다음과 같은 장점이 있다.The third embodiment of the present invention made as described above has the following advantages.

첫째로, 종래의 공정으로 만들어진 CMOS 이미지센서 보다 고화질의 영상을 얻을 수 있다. 이는 빛을 받아들여 전류로 변환하는 포토다이오드의 광흡수와 양자 효율을 획기적으로 증대시키기 때문이다, 특히, 파장이 짧은 B의 화질이 실리콘만을 사용하는 경우보다 더 높아진다.First, a higher quality image can be obtained than a CMOS image sensor made by a conventional process. This is because the light absorption and quantum efficiency of the photodiode that receives light and converts it into a current is greatly increased. In particular, the shorter wavelength of B is higher than that of silicon alone.

둘째로, 메가급 이상의 고화질 이미지센서를 구현할 수 있는 핵심기술이다. 이는 단위 면적 당 받아들이는 광량의 증가로 인하여 암전류(Dark current)가 낮아지고, 광전류는 증가하여 SNR(Signal to Noise Ratio)를 높여 이미지를 왜곡없이 재구성하거나 재현할 수 있기 때문이다.Secondly, it is a core technology that can realize a high-quality image sensor of more than mega level. This is because the dark current is lowered due to the increase in the amount of light received per unit area, and the light current is increased to increase the signal to noise ratio (SNR), thereby reconstructing or reproducing the image without distortion.

셋째로, 설계 변경이나 마스크의 추가 변경없이 구현할 수 있는 기술이다.Third, the technology can be implemented without design changes or additional mask changes.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 이미지센서의 광 특성을 향상시킬 수 있어, 이미지센서의 성능을 크게 향상시키는 효과가 있다.The present invention described above can improve the optical characteristics of the image sensor, thereby greatly improving the performance of the image sensor.

Claims (19)

제1도전형의 실리콘 기판;A silicon substrate of a first conductivity type; 상기 기판 내부에 배치된 Si-Ge영역; An Si—Ge region disposed in the substrate; 상기 Si-Ge영역 표면 하부에 형성된 제1도전형의 포토다이오드용 제1불순물 영역과, 상기 제1불순물 영역 하부로부터 상기 Si-Ge영역을 지나 상기 실리콘 기판까지 확장되어 형성된 제2도전형의 포토다이오드용 제2불순물 영역을 구비하는 포토다이오드; 및A first impurity region for a photoconductor of a first conductivity type formed under the surface of the Si-Ge region, and a second conductivity type photo extending from the lower portion of the first impurity region to the silicon substrate through the Si-Ge region A photodiode having a second impurity region for the diode; And 상기 포토다이오드와 인접한 상기 기판 상에 배치되고, 상기 포토다이오드로부터 전송된 광전하를 전송하기 위한 트랜스퍼 게이트A transfer gate disposed on the substrate adjacent to the photodiode and transferring a photocharge transferred from the photodiode 를 포함하는 CMOS 이미지센서.CMOS image sensor comprising a. 제 1 항에 있어서,The method of claim 1, 상기 Si-Ge영역은 상기 실리콘 기판의 표면으로부터 500Å 내지 4000Å의 깊이까지 형성된 것을 특징으로 하는 CMOS 이미지센서.The Si-Ge region is CMOS image sensor, characterized in that formed to a depth of 500 ~ 4000Å from the surface of the silicon substrate. 제1도전형의 실리콘 기판;A silicon substrate of a first conductivity type; 상기 기판 상부가 식각되어 형성된 트렌치;A trench formed by etching an upper portion of the substrate; 상기 트렌치를 매립하는 Si-Ge막; A Si-Ge film filling the trench; 상기 Si-Ge막 표면 하부에 형성된 제1도전형의 포토다이오드용 제1불순물 영역과, 상기 제1불순물 영역 하부로부터 상기 Si-Ge막을 지나 상기 실리콘 기판까지 확장되어 형성된 제2도전형의 포토다이오드용 제2불순물 영역을 구비하는 포토다이오드; 및A first impurity region for a first conductive type photodiode formed under the surface of the Si-Ge film and a second conductive type photodiode extending from the lower portion of the first impurity region to the silicon substrate through the Si-Ge film A photodiode having a second impurity region; And 상기 포토다이오드와 인접한 상기 기판 상에 배치되고, 상기 포토다이오드로부터 전송된 광전하를 전송하기 위한 트랜스퍼 게이트A transfer gate disposed on the substrate adjacent to the photodiode and transferring a photocharge transferred from the photodiode 를 포함하는 CMOS 이미지센서.CMOS image sensor comprising a. 제 3 항에 있어서,The method of claim 3, wherein 상기 트렌치는 1000Å 내지 1500Å의 깊이를 갖는 것을 특징으로 하는 CMOS 이미지센서.The trench has a CMOS image sensor, characterized in that having a depth of 1000Å to 1500Å. 제 3 항 또는 제 4 항에 있어서,The method according to claim 3 or 4, 상기 Si-Ge막은 1000Å 내지 2000Å의 두께인 것을 특징으로 하는 CMOS 이미지센서.The Si-Ge film is a CMOS image sensor, characterized in that the thickness of 1000 ~ 2000Å. 제1도전형의 실리콘 기판;A silicon substrate of a first conductivity type; 상기 기판 표면에 형성된 Si-Ge막; A Si—Ge film formed on the surface of the substrate; 상기 Si-Ge막 및 상기 기판 표면 하부에 형성된 제1도전형의 포토다이오드용 제1불순물 영역과, 상기 제1불순물 영역 하부로부터 상기 실리콘 기판까지 확장되어 형성된 제2도전형의 포토다이오드용 제2불순물 영역을 구비하는 포토다이오드; 및A first impurity region for a photodiode of a first conductive type formed under the Si-Ge film and the substrate surface, and a second conductive photodiode for being extended from a lower portion of the first impurity region to the silicon substrate A photodiode having an impurity region; And 상기 포토다이오드와 인접한 상기 기판 상에 배치되고, 상기 포토다이오드로부터 전송된 광전하를 전송하기 위한 트랜스퍼 게이트A transfer gate disposed on the substrate adjacent to the photodiode and transferring a photocharge transferred from the photodiode 를 포함하는 CMOS 이미지센서.CMOS image sensor comprising a. 제 1 항 또는 제 3 항 또는 제 6 항에 있어서,The method according to claim 1 or 3 or 6, 상기 포토다이오드와 대향되며 트랜스퍼 게이트에 인접하도록 상기 기판에 제공되며, 상기 트랜스퍼 게이트로부터 상기 광전하를 전송받는 플로팅 확산영역을 더 포함하는 CMOS 이미지센서.And a floating diffusion region facing the photodiode and provided to the substrate so as to be adjacent to a transfer gate and receiving the photocharge from the transfer gate. 제1도전형의 실리콘 기판의 포토다이오드 형성 영역에 이온주입 공정을 실시하여 Si-Ge영역을 형성하는 단계;Forming an Si—Ge region by performing an ion implantation process on the photodiode formation region of the first conductive silicon substrate; 이온주입 공정을 실시하여 상기 Si-Ge영역 하부까지 확장된 제2도전형의 포 토다이오드용 제1불순물 영역을 형성하는 단계; 및Performing an ion implantation process to form a first impurity region for a photodiode of a second conductivity type extending to a lower portion of the Si-Ge region; And 이온주입 공정을 실시하여 상기 Si-Ge영역 표면 하부로부터 상기 제1불순물 영역 상부까지 확장된 제1도전형의 포토다이오드용 제2불순물 영역을 형성하는 단계Performing an ion implantation process to form a second impurity region for the photoconductor of the first conductivity type extending from a lower surface of the Si-Ge region to an upper portion of the first impurity region 를 포함하는 CMOS 이미지센서 제조 방법.CMOS image sensor manufacturing method comprising a. 제 8 항에 있어서,The method of claim 8, 상기 Si-Ge영역을 상기 실리콘 기판의 표면으로부터 500Å 내지 4000Å의 깊이로 형성하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.And forming the Si-Ge region at a depth of 500 kPa to 4000 kPa from the surface of the silicon substrate. 제 8 항 또는 제 9 항에 있어서,The method according to claim 8 or 9, 상기 Si-Ge영역을 형성하는 단계는 상기 이온주입하는 단계와 열처리하는 단계를 포함하며,Forming the Si-Ge region includes the step of implanting the ion and the heat treatment, 상기 이온주입 시 50KeV 내지 400KeV의 이온주입 에너지를 사용하며, 1E15 atoms/㎠ 내지 1E17 atoms/㎠의 도즈를 사용하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.The ion implantation energy of 50KeV to 400KeV at the time of ion implantation, the dose of 1E15 atoms / ㎠ to 1E17 atoms / ㎠ using a CMOS image sensor manufacturing method. 제 10 항에 있어서,The method of claim 10, 상기 열처리하는 단계는, 600℃ 내지 800℃의 온도에서 10분 내지 60분 동안 실시하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.The heat treatment step, CMOS image sensor manufacturing method characterized in that carried out for 10 to 60 minutes at a temperature of 600 ℃ to 800 ℃. 제1도전형의 실리콘 기판의 포토다이오드 형성 영역을 식각하여 트렌치를 형성하는 단계;Etching the photodiode forming region of the first conductive silicon substrate to form a trench; 상기 트렌치를 매립하는 Si-Ge막을 형성하는 단계;Forming a Si-Ge film to fill the trench; 이온주입 공정을 실시하여 상기 Si-Ge막을 지나 상기 실리콘 기판까지 확장된 제2도전형의 포토다이오드용 제1불순물 영역을 형성하는 단계; 및Performing an ion implantation process to form a first impurity region for a photoconductor of a second conductivity type extending through the Si-Ge film to the silicon substrate; And 이온주입 공정을 실시하여 상기 Si-Ge막의 표면 하부로부터 상기 제1불순물 영역 상부까지 확장된 제1도전형의 포토다이오드용 제2불순물 영역을 형성하는 단계Performing an ion implantation process to form a second impurity region for a photodiode of a first conductivity type extending from the lower surface of the Si-Ge film to an upper portion of the first impurity region 를 포함하는 CMOS 이미지센서 제조 방법.CMOS image sensor manufacturing method comprising a. 제 12 항에 있어서,The method of claim 12, 상기 트렌치를 1000Å 내지 1500Å의 깊이로 형성하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.And forming the trench at a depth of 1000 ns to 1500 ns. 제 12 항 또는 제 13 항에 있어서,The method according to claim 12 or 13, 상기 Si-Ge막을 1000Å 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.And forming the Si-Ge film at a thickness of 1000 kPa to 2000 kPa. 제 12 항에 있어서,The method of claim 12, 상기 트렌치를 형성하는 단계에서, 상기 트렌치의 저면 코너가 라운딩 프로파일을 갖는 등방성 식각이 이루어지도록 건식 식각 공정을 이용하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.In the forming the trench, using a dry etching process such that an isotropic etching is performed in which the bottom corner of the trench has a rounding profile. 제 15 항에 있어서,The method of claim 15, 상기 건식 식각 공정 진행 후, 상기 트렌치 저면의 프로파일이 라운딩하지 않음에 따라, 1000℃ 내지 1200℃에서 산화 공정을 실시하여 상기 트렌치의 일부를 매립하는 산화막을 형성한 다음, 불산을 포함하는 수용액으로 상기 산화막을 제거함으로써 상기 트렌치 저면의 프로파일이 라운딩해지도록 하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.After the dry etching process, as the profile of the bottom surface of the trench is not rounded, an oxidation process is performed at 1000 ° C. to 1200 ° C. to form an oxide film to fill a portion of the trench, and then the aqueous solution containing hydrofluoric acid is used. Removing the oxide film to round the profile of the trench bottom surface. 제 12 항에 있어서,The method of claim 12, 상기 SiGe막을 형성하는 단계에서, 성장 온도는 400℃ 내지 600℃로 하며, 실리콘 소스로는 SiH4, Si2H6 또는 DCS 중 어느 하나를 사용하며, Ge의 소스로는 GeH4를 사용하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.In the step of forming the SiGe film, the growth temperature is 400 ℃ to 600 ℃, using any one of SiH 4 , Si 2 H 6 or DCS as the silicon source, GeH 4 is used as the source of Ge CMOS image sensor manufacturing method characterized in that. 제 12 항에 있어서,The method of claim 12, 상기 SiGe막에서 Ge의 농도가 5% 내지 30% 정도가 되도록 하며, 성장시 열화학기상증착 방식 또는 플라즈마 화학기상증착을 이용하는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.The concentration of Ge in the SiGe film is about 5% to 30%, and a CMOS image sensor manufacturing method characterized in that the growth using a thermochemical vapor deposition method or plasma chemical vapor deposition. 제1도전형의 실리콘 기판에 이온주입 공정을 실시하여 제2도전형의 포토다이오드용 제1불순물 영역을 형성하는 단계;Performing an ion implantation process on the silicon substrate of the first conductivity type to form a first impurity region for a photodiode of the second conductivity type; 상기 제1불순물 영역 상부의 상기 실리콘 기판 상에 Si-Ge막을 형성하는 단계; 및Forming a Si—Ge film on the silicon substrate over the first impurity region; And 이온주입 공정을 실시하여 상기 Si-Ge막 표면 하부로부터 상기 제1불순물 영역 상부까지 확장된 제1도전형의 포토다이오드용 제2불순물 영역을 형성하는 단계Performing an ion implantation process to form a second impurity region for a photodiode of a first conductivity type extending from the lower surface of the Si-Ge film to an upper portion of the first impurity region 를 포함하는 CMOS 이미지센서 제조 방법.CMOS image sensor manufacturing method comprising a.
KR1020040115982A 2004-12-30 2004-12-30 Image sensor capable of increasing optical sensitivity and method for fabrication thereof KR100610480B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115982A KR100610480B1 (en) 2004-12-30 2004-12-30 Image sensor capable of increasing optical sensitivity and method for fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115982A KR100610480B1 (en) 2004-12-30 2004-12-30 Image sensor capable of increasing optical sensitivity and method for fabrication thereof

Publications (2)

Publication Number Publication Date
KR20060077183A KR20060077183A (en) 2006-07-05
KR100610480B1 true KR100610480B1 (en) 2006-08-08

Family

ID=37169295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115982A KR100610480B1 (en) 2004-12-30 2004-12-30 Image sensor capable of increasing optical sensitivity and method for fabrication thereof

Country Status (1)

Country Link
KR (1) KR100610480B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
ITUB20169957A1 (en) * 2016-01-13 2017-07-13 Lfoundry Srl METHOD FOR MANUFACTURING NIR CMOS PERFORMED SENSORS
CN116504856A (en) * 2019-08-28 2023-07-28 光程研创股份有限公司 Light detecting device with low dark current

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172394A (en) 2002-11-20 2004-06-17 Nikon Corp Solid state image pickup device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172394A (en) 2002-11-20 2004-06-17 Nikon Corp Solid state image pickup device

Also Published As

Publication number Publication date
KR20060077183A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US7226803B2 (en) Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
KR100450363B1 (en) Solid state image sensor and manufacturing method thereof
JP5529304B2 (en) Image sensor and manufacturing method thereof
KR20050070938A (en) Cmos image sensor and its fabricating method
KR20090079107A (en) Treatment method for surface of substrate, method of fabricating image sensor by using the treatment method and image sensor fabricated by the same
JP2007027730A (en) Image sensor and its manufacture
KR20210038829A (en) Method for forming an image sensor
US7537971B2 (en) Method for fabricating CMOS image sensor
KR101009091B1 (en) CMOS image sensor with reduced crosstalk and method for fabricating thereof
KR100610480B1 (en) Image sensor capable of increasing optical sensitivity and method for fabrication thereof
JP2007141938A (en) Solid-state imaging device and its manufacturing method
KR100600957B1 (en) Image sensor capable of increasing optical sensitivity and method for fabrication thereof
US7883913B2 (en) Manufacturing method of image sensor of vertical type
KR100670537B1 (en) Image sensor capable of increasing optical sensitivity and method for fabrication thereof
US7459332B2 (en) CMOS image sensor and method for manufacturing the same
KR100644025B1 (en) Image sensor capable of increasing optical sensitivity and method for fabrication thereof
KR100736525B1 (en) Method for fabricating cmos image sensor
KR20060077122A (en) Method for fabrication of image sensor capable of increasing optical sensitivity
KR100670539B1 (en) Method for fabrication of cmos image sensor using single crystal silicon growth
KR101016512B1 (en) Image sensor and manufacturing method of image sensor
KR100663610B1 (en) Image sensor and method for manufacturing the same
CN114759048A (en) Image sensor and electronic information device
KR20060077093A (en) Method for fabrication of image sensor capable of increasing optical sensitivity
KR20060077244A (en) Cmos image sensor and method for manufacturing the same
KR20060077136A (en) Method for fabrication of image sensor capable of increasing characteristic of low illumination

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 14