KR100610011B1 - 셀프 리프레쉬 주기 제어회로 - Google Patents

셀프 리프레쉬 주기 제어회로 Download PDF

Info

Publication number
KR100610011B1
KR100610011B1 KR1020040059567A KR20040059567A KR100610011B1 KR 100610011 B1 KR100610011 B1 KR 100610011B1 KR 1020040059567 A KR1020040059567 A KR 1020040059567A KR 20040059567 A KR20040059567 A KR 20040059567A KR 100610011 B1 KR100610011 B1 KR 100610011B1
Authority
KR
South Korea
Prior art keywords
signal
refresh
self
period
response
Prior art date
Application number
KR1020040059567A
Other languages
English (en)
Other versions
KR20060010952A (ko
Inventor
박상균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040059567A priority Critical patent/KR100610011B1/ko
Priority to TW094125215A priority patent/TW200614241A/zh
Priority to JP2005217867A priority patent/JP4764087B2/ja
Priority to US11/190,430 priority patent/US7248527B2/en
Publication of KR20060010952A publication Critical patent/KR20060010952A/ko
Application granted granted Critical
Publication of KR100610011B1 publication Critical patent/KR100610011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도 센서에 의하여 소정의 반도체 메모리 장치의 리프레쉬 주기를 제어하는 셀프 리프레쉬 주기 제어회로에 관한 것으로, 본 발명에 따른 셀프리프레쉬 주기제어회로는, 셀프 리프레쉬 개시 신호 또는 셀프 리프레쉬 종료 신호에 응답하여 제1주기제어신호를 발생시키고, 상기 셀프 리프레쉬 개시신호에 의해 발생되는 클럭 신호에 응답하여 상기 반도체 메모리 장치의 온도를 센싱하고 이에 대응되는 제2주기제어신호를 발생시키는 온도센서부와; 상기 셀프 리프레쉬 개시 신호 발생 후부터 상기 제2주기제어신호 발생 전까지는 상기 제1주기제어신호에 응답하여 셀프 리프레쉬 주기를 제어하고, 상기 제2주기제어신호 발생 후에는 상기 제2주기제어신호에 응답하여 셀프리프레쉬 주기를 제어하는 주기배율제어부를 구비함을 특징으로 한다. 본 발명에 따르면, 셀프 리프레쉬 초기에 발생될 수 있는 온도에 따른 리프레쉬 특성변화를 보완할 수 있다.
셀프 리프레쉬, 주기, 온도센서, 오토 펄스

Description

셀프 리프레쉬 주기 제어회로{Self refresh period control circuits }
도 1은 종래의 셀프 리프레쉬 제어회로의 블록도,
도 2는 상기 도 1의 온도 센서부의 블록도,
도 3 상기 도 2의 동작 타이밍도,
도 4는 본 발명의 일 실시예에 따른 셀프 리프레쉬 제어회로의 블록도,
도 5는 상기 도 4의 온도센서부의 블록도,
도 6은 상기 도 5의 래치부의 적용예인 구체회로도,
도 7은 상기 도 5의 오토 펄스 발생기의 적용예인 구체회로도,
도 8은 상기 도 5의 동작 타이밍도 이다.
*도면의 주요 부분에 대한 부호의 설명*
110 : 온도 센서부 120 : 주기 배율 제어부
122 : 주기제어부 124 : 주기 배율 선택부
130 : 클럭 발생부 132 : 주기 자동 발생부
134 : 카운터 발생부 140 : 리프레쉬 제어부
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 온도의 변화에 따라 적절한 리프레시 주기를 조절하여 소비 전류를 감소시키고 소비자의 신뢰성을 개선시키는 셀프 리프레쉬 주기 제어회로에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 외부전원의 차단시 데이터의 보존 여부에 따라 휘발성 메모리와 비휘발성 메모리로 구분된다. 휘발성 메모리에는 디램(DRAM) 또는 에스램(SRAM) 등이 있으며, 비휘발성 메모리로는 플래시(flash) 메모리 또는 롬(ROM) 등이 있다. 휘발성 메모리는 데이터의 재충전 여부에 따라 다시 구분되어지는데, 에스램 셀(SRAM cell)은 플립플롭 회로와 2개의 스위치로 이루어지며, 전원이 인가되어 있는 한 플립플롭의 피드백 효과에 의해 정적인 데이터 보존이 가능하다. 이에 반해, 디램 셀(DRAM cell)은 스위치 역할을 하는 트랜지스터와 데이터를 저장하는 역할을 하는 커패시터로 구성되어 있다. 데이터의 저장은 커패시터에 전하가 축적되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 모스(MOS)트랜지스터의 PN결합 등에 누설전류가 있어서 저장된 초기의 전하량이 소멸되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시 초기의 전하량을 재충전해 주어야 한다. 이 동작을 주기적을 반복해야만 데이터는 기억이 유지된다. 이러한 셀전하의 재충전 과정을 리프레쉬(refresh)동작이라 부른다.
리프레쉬는 동작 방법에 따라 두가지로 분류 되는데, 디램 제어기에서 리프레쉬 명령을 주는 외부 리프레쉬(external refresh)방법과 디램 제어기에서 리프레쉬 개시 신호만 주고 리프레쉬 종료 신호가 올 때까지 장치 내부에서 자체적으로 리프레쉬를 수행하는 셀프 리프레쉬(self refresh)방법이 있다.
셀프 리프레쉬는 내부에서 정한 주기에 따라 주기적으로 리프레쉬를 수행하게 된다. 이때 다시 충전하는 주기를 리프레쉬 주기라고 하고 셀의 축전 용량과 소멸시간에 의해 결정된다.
컴퓨터 시스템이 슬립 모드(sleep mode)에 있을 경우 대부분의 내부 장치들은 턴 오프되지만 디램과 같은 반도체 메모리 장치에서는 데이터를 계속 유지하기 위해서 리프레쉬를 해야하고, 이로 인하여 디램과 같은 반도체 메모리 장치에서는 셀프 리프레쉬 전류가 흐르게 된다.
최근에 이루어지는 기술 개발 경향중 한 가지가 리프레쉬 주기를 온도에 따라 변화시키며 소모 전류를 줄이려는 시도이다. 즉, 저전력 디램에 있어서 셀프 리프레쉬 주기를 칩 내부 온도에 따라 각각 다르게 설정함으로써 온도에 따른 리프레쉬 특성을 보장함과 동시에 전력소모를 줄일 수 있도록 하고 있다. 온도를 몇 가지 영역으로 나누어 낮은 온도에서는 리프레쉬 클럭의 주기를 상대적으로 길게 하여 전류소모를 줄이는 것이다. 이는 디램과 같은 반도체 메모리 장치의 데이터 보유 시간이 온도가 낮아질수록 길어지며, 상대적으로 고온에서는 저온에서보다 데이터 보유시간이 짧기 때문에 저온에서 보다 자주 리프레쉬를 수행해 주어야 한다는 사실에 기반을 두고 있다. 이를 위해서는 온도 센서가 필요하며 또한 온도 센서를 제 어하는 회로가 필요하다.
도 1은 종래의 온도센서를 이용한 셀프 리프레쉬 주기제어회로의 블록도이다.
도 1에 도시된 바와 같이, 종래의 셀프 리프레쉬 주기 제어회로는, 온도 센서부(10), 주기배율 제어부(20), 클럭 발생부(30) 및 리프레쉬 제어부(40)를 구비한다.
상기 온도 센서부(10)에서는 상기 클럭 발생부(30)의 클럭신호(MSB)에 응답하여 동작의 활성 또는 비활성이 제어되고, 소정의 반도체 메모리 장치의 동작 온도를 센싱하여 셀프 리프레시 주기를 선택하기 위한 주기제어신호(TS)를 발생시킨다.
상기 주기배율제어부(20)에서는 상기 주기제어신호(TS)에 응답하여 상기 클럭발생부(30)에서 인가되는 주기클럭신호(TCLK)의 배율을 결정하여 리프레쉬 클럭신호(RS)로 출력한다.
상기 클럭 발생부(30)에서는 셀프 리프레쉬 개시신호(SRS)에 응답하여 각각 다른 주기를 갖는 복수 개의 클럭신호(CLK)들 중 최상위 비트(MSB;Most Significant Bit)의 가장 긴 주기를 가지는 클럭신호(MSB)를 상기 온도 센서부(10)에 인가하고, 일정 주기의 클럭 신호를 선택하고 선택된 주기클록신호(TCLK)를 상기 주기 배율 제어부(20)에 인가한다.
상기 리프레쉬 제어부(40)에서는 상기 리프레쉬 클럭신호(RS)에 따라 일정주 기로 리프레쉬가 수행되도록 제어한다.
도 2는 도 1의 온도 센서부(10)의 블록도이다.
도 2에 도시된 바와 같이, 상기 도 1의 상기 온도센서부(10)는, 온도 센서(12), 증폭기(14), 래치부(16) 및 샘플링 클럭 발생기(18)를 구비한다.
상기 샘플링 클럭 발생기(18)는 상기 클럭 신호(MSB)에 응답하여 상기 클럭 신호(MSB)와 동일한 주기를 가지며 로우 레벨 구간이 하이 레벨 구간에 비해 짧은 샘플링 클럭 신호(SCLK)를 발생시킨다.
온도 센서(12)는 샘플링 클럭 신호(SCLK)에 응답하여 동작의 활성 또는 비활성이 제어되고 소정의 반도체 메모리 장치의 동작 온도를 표시하는 온도 신호(Ti)를 발생한다. 온도 센서(12)는 샘플링 클럭 신호(SCLK)의 로우 레벨 구간 동안만 동작된다.
상기 증폭기(14)는 상기 온도 센서(12)의 온도신호(Ti)를 증폭하여 증폭된 온도 신호(TA)를 상기 래치부(16)로 출력한다.
상기 래치부(16)는 상기 증폭기(14)의 증폭된 온도 신호(TA)를 수신하고 샘플링 클럭 신호(SCLK)에 응답하여 셀프 리프레시 주기를 선택하기 위한 주기제어신호(TS)를 발생시킨다.
도 3은 상기 도 2의 온도 센서부(10)의 동작 타이밍도이다.
이하에서는 도 1 내지 도 3을 참고하여 상기 종래의 셀프 리프레쉬 주기제어회로의 동작을 설명하기로 한다.
도 1 내지 도 3에 도시된 바와 같이, 셀프 리프레쉬 개시신호(SRS,enter)에 응답하여 클럭 발생부(30)에서 리프레시의 주기를 조절하는 클럭으로 사용되는 다수 비트의 클럭 신호(MSB,TCLK)를 발생한다. 샘플링 클럭 발생기(18)는 다수 비트의 클럭신호(MSB,TCLK)중 가장 긴 주기의 클럭신호(MSB)에 응답하여 소정의 샘플링 클럭 신호(SCLK)를 발생한다. 샘플링 클럭 신호(SCLK)는 상기 클럭 신호(MSB)와 동일한 주기를 가지지만 로우 레벨 구간이 하이 레벨 구간에 비해 짧은 펄스 신호이다.
온도 센서(12)는 샘플링 클럭 신호(SCLK)의 로우 레벨 구간에서만 동작되고 하이 레벨 구간에서는 동작되지 않는다. 온도 센서(12)는 동작되는 동안 소정의 반도체 메모리 장치의 동작 온도를 표시하는 온도 신호(Ti)를 발생시킨다. 여기서 반도체 메모리 장치는 셀프 리프레쉬 주기 제어회로가 장착되는 반도체 메모리 장치이다.
리프레쉬 동작의 개시이후, 상기 온도 센서(12)에서는 반도체 메모리 장치의 동작 온도를 센싱하여 기준 온도보다 높으면 온도 신호(Ti)를 하이 레벨로 발생시키고, 기준온도 보다 낮으면 로우 레벨의 온도신호(Ti)를 발생시킨다. 상기 온도 신호(Ti)는 증폭기(14)에 의하여 증폭된다.
래치부(16)는 위와 같이 레벨이 변화되는 온도 신호(TA)를 래치한다. 즉, 래치부(16)는 샘플링 클럭 신호(SCLK)에 응답하여 온도 신호(TA)가 하이 레벨인 경우 온도 신호(TA)를 수신하여 주기제어신호(TS)를 하이 레벨로 래치하고 있다가 온도 신호(TA)가 로우 레벨로 떨어지면 주기제어신호(TS)도 로우 레벨로 떨어지게 된다. 즉, 래치부(16)는 온도 센서(12)가 동작하지 않더라도 온도 센서(12)의 출력을 간 직하게 된다. 상기 주기제어신호(TS)는 주기배율제어부(20)로 인가된다. 상기 래치부는 최초 전력 공급이 될 때 초기값은 하이레벨로 설정되도록 구성된다.
상기 주기 배율제어부(20)에서는 상기 클럭 발생부(30)에서 인가되는 클럭신호(TCLK)의 주기 배율을 결정하고 이를 선택하여 리프레쉬 주기 신호(RS)를 발생시킨다. 상기 주기제어신호(TS)가 하이 레벨일 경우에는 리프레쉬 주기는 가장 낮은 배율로 결정되고 상기 주기제어신호(TS)가 로우레벨일 경우에는 상기 리프레쉬 주기는 반도체 메모리 장치의 리프레쉬 특성이 보장되는 선에서 가장 높은 배율로 결정된다.
상기의 리프레쉬 주기 신호(RS)에 응답하여 리프레쉬 제어부(40)에서 리프레쉬 동작이 행해진다. 상기 셀프 리프레쉬 동작은 셀프 리프레쉬 종료 신호(SRS, exit)에 의하여 종료된다.
상기한 종래의 셀프 리프레쉬 주기 제어회로에서는 상기 주기 제어신호(TS)가 로우 레벨을 가지는 상태에서 셀프 리프레쉬 종료 신호(SRS,exit)에 의하여 종료되고 다시 셀프 리프레쉬 개시신호(SRS,enter)에 의하여 셀프 리프레쉬가 개시될 경우를 살펴보면, 온도 센서(12)가 동작되기 전까지는 상기 로우 레벨을 가질 때의 리프레쉬 주기를 기준으로 하여 셀프 리프레쉬 동작이 행해진다. 즉 도 3에 도시된 바와 같이, 주기제어신호(TS)가 로우 레벨인 구간(구간 Ⅱ)에서는 저온 일 때의 리프레쉬 주기를 기준으로 하여 셀프 리프레쉬 동작이 행해지며, 주기제어신호(TS)가 하이 레벨인 구간(구간Ⅲ)에서는 고온일 때의 리프레쉬 주기를 기준으로 셀프 리프레쉬 동작이 행해진다. 따라서, 셀프 리프레쉬 개시신호(SRS,enter) 발생 후 온도 센서(12)에 의하여 온도가 센싱되어 주기제어신호(TS)가 발생되기 전까지의 구간(구간Ⅰ)에서는 이전에 발생된 주기제어신호(TS)에 의한 리프레쉬 주기에 의하여 셀프 리프레쉬가 행해지게 되어 온도에 따른 리프레쉬 특성에 맞는 동작이 이루어지지 않는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 셀프 리프레쉬 주기 제어회로를 제공하는 데 있다.
본 발명의 다른 목적은 온도에 따른 리프레쉬 특성에 맞는 리프레쉬 주기를 갖는 셀프 리프레쉬 주기 제어회로를 제공하는데 있다.
본 발명의 또 다른 목적은 셀프 리프레쉬 개시후 온도 센서가 동작하기 전까지의 셀프 리프레쉬 특성을 보완할 수 있는 셀프 리프레쉬 주기 제어회로를 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 온도 센서에 의하여 소정의 반도체 메모리 장치의 리프레쉬 주기를 제어하는 셀프 리프레쉬 주기 제어회로는, 셀프 리프레쉬 개시 신호 또는 셀프 리프레쉬 종료 신호에 응답하여 제1주기제어신호를 발생시키고, 상기 셀프 리프레쉬 개시신호에 의해 발생되는 클럭 신호에 응답하여 상기 반도체 메모리 장치의 온도를 센싱하고 이에 대응되는 제2주기제어신호를 발생시키는 온도센서부와; 상기 셀프 리프레쉬 개시 신호 발생 후부터 상기 제2주기제어신호 발생 전까지는 상기 제1주기제어신호에 응답하여 셀프 리프레쉬 주기를 제어하고, 상기 제2주기제어신호 발생 후에는 상기 제2주기제어신호에 응답하여 셀프리프레쉬 주기를 제어하는 주기배율제어부를 구비함을 특징으로 한다.
상기 온도 센서부는, 상기 셀프 리프레쉬 개시신호에 의해 발생되는 클럭 신호에 응답하여 일정주기의 샘플링 클럭신호를 발생시키는 샘플링 클럭 발생기와; 상기 샘플링 클럭신호에 응답하여 상기 반도체메모리 장치의 온도를 센싱하여 온도신호를 발생시키는 온도 센서와; 상기 온도 신호를 증폭하는 증폭기와; 상기 셀프 리프레쉬 개시 신호 또는 셀프 리프레쉬 종료 신호에 응답하여 단일 펄스를 발생시키는 오토 펄스 발생기와; 상기 오토 펄스 발생기의 단일 펄스에 응답하여 상기 제1주기제어신호를 발생시키고, 상기 증폭기의 출력신호를 래치하여 제2주기제어신호를 발생시키는 래치부를 구비할 수 있다.
상기 주기배율제어부는, 상기 제1주기제어신호에 응답하여 미리 설정된 주기 중 가장 짧은 주기를 갖도록 셀프 리프레쉬 주기를 제어하며, 상기 제2주기제어신호에 응답하여 상기 온도 신호에 대응되도록 상기 셀프 리프레쉬 주기를 제어할 수 있다. 상기 샘플링 클럭신호는 상기 셀프 리프레쉬 개시신호에 응답하여 발생되는 클럭 신호와 동일한 주기를 가지며, 로우 레벨 구간이 하이 레벨 구간에 비해 짧은 클럭 신호일 수 있다. 또한, 상기 온도센서는 상기 샘플링 클럭신호의 로우 레벨 구간 동안에만 동작될 수 있으며, 상기 셀프 리프레쉬 개시신호 및 상기 셀프 리프레쉬 종료신호는 상기 셀프 리프레쉬 개시 신호때는 로우 레벨을 가지고 상기 셀프 리프레쉬 종료신호 때는 하이 레벨을 가지는 하나의 펄스 신호일 수 있다.
상기 오토 펄스 발생기는, 상기 셀프 리프레쉬 종료 신호를 인버팅하여 일정시간 딜레이된 신호를 출력하는 적어도 하나 이상의 인버터와; 상기 셀프 리프레쉬 종료 신호와 상기 적어도 하나 이상의 인버터에 의하여 딜레이된 신호를 입력으로 하여 낸드 연산을 행하는 낸드 회로와; 상기 낸드회로의 출력을 인버팅하여 단일 펄스를 발생시키는 인버터를 구비할 수 있으며, 상기 오토 펄스 발생기는, 상기 셀프 리프레쉬 개시 신호를 인버팅하여 일정시간 딜레이된 신호를 출력하는 적어도 하나 이상의 인버터와; 상기 셀프 리프레쉬 개시 신호와 상기 적어도 하나 이상의 인버터에 의하여 딜레이된 신호를 입력으로 하여 노어 연산을 행하여 단일 펄스를 발생시키는 노어회로를 구비할 수 도 있다.
상기한 장치적 구성에 따르면, 셀프 리프레쉬 종료신호가 발생되고 셀프 리프레쉬 개시신호에 발생시까지의 온도 변화를 반영하여 리프레쉬 특성변화에 맞도록 리프레쉬를 행하는 것이 가능해진다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 4는 본 발명의 일 실시예에 따른 셀프 리프레쉬 주기 제어회로의 블록도 이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 셀프 리프레쉬 주기제어회로는 온도센서부(110), 주기배율제어부(120), 클럭 발생부(130) 및 리프레쉬 제어부(140)를 구비한다.
상기 온도 센서부(110)는 셀프 리프레쉬 개시 신호(SRS) 또는 셀프 리프레쉬 종료 신호(SRS)에 응답하여 제1주기제어신호(TS)를 발생시키고, 상기 셀프 리프레쉬 개시신호(SRS)에 의해 발생되는 클럭 신호(MSB)에 응답하여 온도 센서가 장착된 반도체 메모리 장치의 온도를 센싱하고 이에 대응되는 신호인 제2주기제어신호(TS)를 발생시킨다.
상기 주기배율제어부(120)는 상기 제1주기제어신호(TS) 및 상기 제2주기제어신호(TS)에 응답하여 셀프 리프레쉬 주기를 제어한다. 즉, 상기 주기제어신호들(TS)에 응답하여 상기 클럭발생부(130)에서 인가되는 주기클럭신호(TCLK)의 배율을 결정하여 리프레쉬 주기신호(RS)로 출력한다.
상기 주기배율제어부(120)는 상기 제1주기제어신호(TS) 및 제2주기제어신호(TS)에 응답하여 리프레쉬 신호의 주기 배율을 결정하는 주기 제어부(122)와, 상기 주기 제어부(122)에서 결정된 리프레쉬 주기 배율에 맞는 리프레쉬 주기 신호(RS)를 발생시키는 주기 배율 선택부(124)를 구비할 수 있다. 상기 주기배율제어부(120)는 상기 제1주기제어신호(TS)에 응답하여, 가장 짧은 셀프 리프레쉬 주기를 갖는 신호를 선택하며, 제2주기제어신호(TS)에 응답하여 적정한 주기를 갖는 리프레쉬 주기신호(RS)를 발생시킨다.
상기 클럭 발생부(130)에서는 셀프 리프레쉬 개시신호(SRS)에 응답하여 각각 다른 주기를 갖는 복수 개의 클럭신호(CLK)들 중 최상위 비트(MSB;Most Significant Bit)의 가장 긴 주기를 가지는 클럭신호(MSB)를 상기 온도 센서부(110)에 인가하고, 일정 주기의 클럭 신호를 선택하고 선택된 주기클록신호(TCLK) 를 상기 주기배율제어부(120)에 인가한다.
상기 클럭 발생부(130)는 상기 셀프 리프레쉬 개시신호(SRS)에 응답하여 일정주기의 클럭신호를 선택하는 주기 자동 발생부(132)와, 상기 주기 자동 발생부(132)에서 선택된 주기의 클럭신호(TCLK)와 가장 긴 주기를 가지는 클럭신호(MSB)를 발생시키는 카운터 발생부(134)를 구비할 수 있다.
상기 리프레쉬 제어부(40)에서는 상기 리프레쉬 주기신호(RS)에 따라 일정주기로 셀프 리프레쉬 동작이 수행되도록 제어한다.
도 5는 상기 도 4의 온도센서부(110)의 블록도이다.
도 5에 도시된 바와 같이, 상기 온도센서부(110)는, 샘플링 클럭발생기(118), 온도센서(112), 증폭기(114), 오토펄스 발생기(117) 및 래치부(116)를 구비한다.
상기 샘플링 클럭 발생기(118)는 상기 셀프 리프레쉬 개시신호(SRS)에 의해 발생되는 클럭 신호(MSB)에 응답하여 일정주기의 샘플링 클럭신호(SCLK)를 발생시킨다. 샘플링 클럭신호(SCLK)는 예를 들면, 상기 클럭 신호(MSB)와 동일한 주기를 가지며 로우 레벨 구간이 하이 레벨 구간에 비해 짧은 클럭 신호(SCLK)일 수 있다.
상기 온도센서(112)는 상기 샘플링 클럭신호(SCLK)에 응답하여 상기 온도 센서가 장착된 반도체메모리 장치의 온도를 센싱하여 온도신호(Ti)를 발생시킨다. 상기 온도 센서(112)는 샘플링 클럭 신호(SCLK)의 로우 레벨 구간 동안만 동작된다.
상기 증폭기(114)는 상기 샘플링 클럭 신호(SCLK)에 의해 동작되며 상기 온도 신호(Ti)를 증폭하여 증폭된 온도신호(TA)를 발생시킨다.
상기 셀프 리프레쉬 개시 신호(SRS) 또는 셀프 리프레쉬 종료 신호(SRS)는 상기 셀프 리프레쉬 개시 신호(SRS) 때는 로우레벨을 가지고 셀프 리프레쉬 종료 신호(SRS) 때는 하이레벨을 가지는 하나의 펄스 신호일 수 있다.
상기 오토펄스 발생기(117)는 상기 셀프 리프레쉬 개시 신호(SRS) 또는 셀프 리프레쉬 종료 신호(SRS)에 응답하여 단일 펄스(SAP)를 발생시킨다.
상기 래치부(116)는 상기 오토 펄스 발생기(117)의 단일 펄스(SAP)에 응답하여 상기 제1주기제어신호(TS)를 발생시키고, 상기 증폭기(114)의 출력신호(TA)를 래치하여 제2주기제어신호(TS)를 발생시킨다.
도 6은 상기 도 5의 래치부(116)의 적용예인 구체회로도를 나타낸 것이다.
상기 래치부(116)는 전송게이트들(G101,G102), 복수 개의 인버터 들(I102,I103, I104,I105), 파워 업 신호(VCCHB) 및 오토 펄스(SAP)를 노어(NOR) 연산하는 노어회로(NO101), 인버터(I106) 및 NMOS 트랜지스터(N101)를 구비하여 도 6에 도시된 바와 같은 결선구조를 가지는 회로를 구비한다.
도 6에 도시된 바와 같이, 상기 래치부(116)는 상기 증폭기(114)에서 증폭된 온도신호(TA)가 샘플링 클럭신호(SCLK)에 의해 동작되는 전송게이트들(G101,G102)과 복수개의 인버터 들(I102,I103, I104,I105)에 의해 래치되도록 구성될 수 있다.
또한, 파워 업 신호(VCCHB) 및 오토 펄스(SAP)를 노어(NOR) 연산하고 인버팅 하여 NMOS 트랜지스터(N101)를 동작시킴에 의하여 상기 래치부(116)를 초기화한다.상기 래치부는 초기화시에 상기 제1 및 제2주기제어신호(TS)가 하이레벨을 가지도록 설정될 수 있다.
상기 파워 업 신호(VCCHB)는 최초 전력 공급시에 하이레벨을 가지고 그 이후에는 로우레벨을 가지는 펄스 신호 일 수 있다. 또한, 상기 오토 펄스 신호(SAP)는 셀프 리프레쉬 개시신호(SRS) 또는 셀프 리프레쉬 종료신호(SRS)에 응답하는 하이 레벨을 가지는 구간이 아주 짧은 펄스 신호 일 수 있다.
도 7은 상기 도 5의 오토 펄스 발생기(117)의 하나의 적용예인 구체회로도를 나타낸 것이다.
도 7에 도시된 바와 같이, 상기 오토 펄스 발생기(117)는, 상기 셀프 리프레쉬 종료 신호(SRS)를 인버팅하여 일정시간 딜레이된 신호를 출력하는 적어도 하나 이상의 홀수개의 인버터(I108,I109,I110), 상기 셀프 리프레쉬 종료 신호(SRS)와 상기 딜레이된 신호를 입력으로 하여 낸드(NAND) 연산을 행하는 낸드 회로(NA101) 및 상기 낸드회로(NA) 출력을 인버팅하여 오토 펄스(SAP)를 출력하는 인버터(I111)를 구비할 수 있다. 상기 오토 펄스는 상기 셀프 리프레쉬 종료신호(SRS)의 발생과 동시에 상기 낸드 회로(NA101) 및 인버터(I111)의 출력으로 하이레벨을 가지며, 인버터 들(I108,I109,I110)에 의하여 딜레이된 상기 셀프 리프레쉬 종료신호(SRS)가 상기 낸드회로(NA101) 및 인버터(I111)에 도달하게되면 다시 로우레벨을 가진다. 즉 상기 오토펄스는 상기 인버터 들(I108,I109,I110)의 딜레이 시간만큼만 하이레벨 구간을 유지하는 단일 펄스신호일 수 있다.
또한, 상기 오토 펄스 발생기(117)는 상기 셀프 리프레쉬 개시신호(SRS)를 응답하여 단일 펄스를 발생시킬 경우에는, 상기 셀프 리프레쉬 개시신호(SRS)를 인버팅하여 일정시간 딜레이된 신호를 출력하는 적어도 하나 이상의 인버터와, 상기 셀프 리프레쉬 개시 신호(SRS)와 상기 딜레이된 신호를 입력으로 하여 노어(NOR) 연산을 행하여 오토펄스신호(SAP)를 출력하는 노어회로를 구비하여 구성될 수 있다.
도 8은 상기 도 5의 온도 센서부(110)의 동작 타이밍도이다.
이하에서는 도 4 내지 도 8을 참고하여 상기 본 발명의 일실시예에 따른 셀프 리프레쉬 주기제어회로의 동작을 설명하기로 한다. 상기한 실시예에 대한 설명은 상기 제1주기제어신호가 상기 셀프 리프레쉬 종료신호에 응답하여 발생하는 경우만을 설명하기로 한다. 상기 셀프 리프레쉬 개시 신호에 응답하여 제1주기제어신호가 발생되는 경우는 본 발명의 기술분야에서 통상의 지식을 가진자에 의하여 약간의 변화를 통하여 용이하게 이해될 수 있을 것이다.
도 4 내지 도 8에 도시된 바와 같이, 셀프 리프레쉬 개시신호(SRS,enter)에 응답하여 클럭 발생부(130)에서 리프레시의 주기를 조절하는 클럭으로 사용되는 다수 비트의 클럭 신호(MSB,TCLK)를 발생한다. 샘플링 클럭 발생기(18)는 다수 비트의 클럭신호(MSB,TCLK)중 가장 긴 주기의 클럭신호(MSB)에 응답하여 소정의 샘플링 클럭 신호(SCLK)를 발생한다. 샘플링 클럭 신호(SCLK)는 상기 클럭 신호(MSB)와 동일한 주기를 가지지만 로우 레벨 구간이 하이 레벨 구간에 비해 짧은 펄스 신호이다. 상기 가장 긴 주기의 클럭신호(MSB) 및 상기 샘플링 클럭신호(SCLK)는 도 8에 하나의 예로써 도시되어 있다.
온도 센서(112)는 샘플링 클럭 신호(SCLK)의 로우 레벨 구간에서만 동작되고 하이 레벨 구간에서는 동작되지 않는다. 온도 센서(112)는 동작되는 동안 소정의 반도체 메모리 장치의 동작 온도를 표시하는 온도 신호(Ti)를 발생시킨다. 여기서 반도체 메모리 장치는 본 발명의 일 실시예에 의한 셀프 리프레쉬 주기 제어회로가 장착되는 반도체 메모리 장치이다.
리프레쉬 동작의 개시이후, 상기 온도 센서(112)에서는 반도체 메모리 장치의 동작 온도를 센싱하여 기준 온도보다 높으면 온도 신호(Ti)를 하이 레벨로 발생시키고, 기준온도 보다 낮으면 로우 레벨의 온도신호(Ti)를 발생시킨다. 상기 기준온도는 45℃ 정도로 설정될 수 있다. 상기 온도 센서(112)에서는 기준온도를 여러개로 설정하고 이에 따른 다수 비트의 구간별 온도신호(Ti)를 발생시킬 수 있다.
상기 온도 신호(Ti)는 증폭기(114)에 의하여 증폭되어 증폭된 온도신호(TA)를 발생시킨다.
래치부(116)는 위와 같이 레벨이 변화되는 온도 신호(TA)를 래치하여 제2주기제어신호(TS)를 발생시킨다. 즉, 래치부(16)는 샘플링 클럭 신호(SCLK)에 응답하여 온도 신호(TA)가 하이 레벨인 경우 온도 신호(TA)를 수신하여 제2주기제어신호(TS)를 하이 레벨로 래치하고 있다가 온도 신호(TA)가 로우 레벨로 떨어지면 제2주기제어신호(TS)도 로우 레벨로 떨어지게 된다. 즉, 래치부(116)는 온도 센서(112)가 동작하지 않더라도 온도 센서(112)의 출력을 간직하게 된다. 상기 주기제어신호(TS)는 주기배율제어부(120)로 인가된다. 상기 래치부(116)는 최초 전력 공급이 될 때 초기값은 하이레벨로 설정되도록 구성된다.
또한, 상기 래치부(116)는 셀프 리프레쉬 종료신호(SRS,exit)에 응답하는 오토 펄스 발생기(117)에 의하여 발생되는 단일 펄스(SAP)에 의하여 초기화된다. 따 라서 상기 래치부(116)에서는 하이 레벨의 제1주기제어신호(TS)를 발생시킨다.
도 8에서는 제2주기제어신호(TS)의 발생구간(구간Ⅱ)과 제1주기제어신호(TS)의 발생구간(구간Ⅳ)이 나타나 있으며, 저온구간(구간Ⅱ)과 고온구간(구간Ⅲ)이 나타나 있다. 셀프 리프레쉬 종료신호(SRS,exit) 이후에 다시 셀프 리프레쉬 개시신호((SRS,enter)의 발생으로 다시 리프레쉬 동작이 개시된 후 온도센서(112)가 동작되기 전까지의 구간(구간Ⅰ) 동안에는 고온기준으로 가장 짧은 주기로 리프레쉬를 행하게 된다. 따라서, 셀프 리프레쉬 종료신호(SRS,exit) 이후에 다시 셀프 리프레쉬 개시신호(SRS,enter)의 발생시까지 구간에서의 온도 변화에 따라 발생될 수 있는 셀프 리프레쉬 동작의 문제점을 해결할 수 있다.
상기 주기 배율제어부(120)에서는 상기 클럭 발생부(130)에서 인가되는 클럭신호(TCLK)의 주기 배율을 결정하고 이를 선택하여 리프레쉬 주기 신호(RS)를 발생시킨다. 상기 제1 및 제2주기제어신호(TS)가 하이 레벨일 경우에는 리프레쉬 주기는 가장 낮은 배율로 결정되고 상기 제1 및 제2주기제어신호(TS)가 로우레벨일 경우에는 상기 리프레쉬 주기는 반도체 메모리 장치의 리프레쉬 특성이 보장되는 선에서 가장 높은 배율로 결정된다.
상기의 리프레쉬 주기 신호(RS)에 응답하여 리프레쉬 제어부(140)에서 리프레쉬 동작이 행해진다. 상기 셀프 리프레쉬 동작은 셀프 리프레쉬 종료 신호(SRS, exit)에 의하여 종료된다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이 다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 사안이 다른 경우에 회로의 내부구성을 변경하거나 회로의 내부 구성 소자들을 다른 등가적 소자들로 대치할 수 있음은 명백하다.
이상 설명한 바와 같이, 본 발명에 따르면 셀프 리프레쉬 개시신호 또는 종료신호에 응답하는 오토펄스를 발생시킴에 의해 래치부를 초기화시켜 제1주기제어신호를 발생시킴으로써 온도에 따른 리프레쉬 특성에 맞는 리프레쉬 주기를 갖도록 할 수 있게 된다. 따라서, 셀프 리프레쉬 개시후 온도 센서가 동작하기 전까지의 셀프 리프레쉬 특성을 보완할 수 있게 된다.

Claims (11)

  1. 온도 센서에 의하여 소정의 반도체 메모리 장치의 리프레쉬 주기를 제어하는 셀프 리프레쉬 주기 제어회로에 있어서:
    셀프 리프레쉬 개시 신호 또는 셀프 리프레쉬 종료 신호에 응답하여 제1주기제어신호를 발생시키고, 상기 셀프 리프레쉬 개시신호에 의해 발생되는 클럭 신호에 응답하여 상기 반도체 메모리 장치의 온도를 센싱하고 이에 대응되는 제2주기제어신호를 발생시키는 온도센서부와;
    상기 셀프 리프레쉬 개시 신호 발생 후부터 상기 제2주기제어신호 발생 전까지는 상기 제1주기제어신호에 응답하여 셀프 리프레쉬 주기를 제어하고, 상기 제2주기제어신호 발생 후에는 상기 제2주기제어신호에 응답하여 셀프리프레쉬 주기를 제어하는 주기배율제어부를 구비함을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  2. 제1항에 있어서, 상기 셀프 리프레쉬 주기 제어회로는,
    상기 주기배율제어부에서 제어된 셀프 리프레쉬 주기에 의해 셀프 리프레쉬 동작을 수행하는 리프레쉬 제어부를 더 구비함을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  3. 제2항에 있어서, 상기 온도 센서부는,
    상기 셀프 리프레쉬 개시신호에 의해 발생되는 클럭 신호에 응답하여 일정주기의 샘플링 클럭신호를 발생시키는 샘플링 클럭 발생기와;
    상기 샘플링 클럭신호에 응답하여 상기 반도체메모리 장치의 온도를 센싱하여 온도신호를 발생시키는 온도 센서와;
    상기 온도 신호를 증폭하는 증폭기와;
    상기 셀프 리프레쉬 개시 신호 또는 셀프 리프레쉬 종료 신호에 응답하여 단일 펄스를 발생시키는 오토 펄스 발생기와;
    상기 오토 펄스 발생기의 단일 펄스에 응답하여 상기 제1주기제어신호를 발생시키고, 상기 증폭기의 출력신호를 래치하여 제2주기제어신호를 발생시키는 래치부를 구비함을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  4. 제3항에 있어서,
    상기 주기배율제어부는, 상기 제1주기제어신호에 응답하여 미리 설정된 주기 중 가장 짧은 주기를 갖도록 셀프 리프레쉬 주기를 제어하며, 상기 제2주기제어신호에 응답하여 상기 온도 신호에 대응되도록 상기 셀프 리프레쉬 주기를 제어함을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  5. 제4항에 있어서,
    상기 샘플링 클럭신호는 상기 셀프 리프레쉬 개시신호에 응답하여 발생되는 클럭 신호와 동일한 주기를 가지며, 로우 레벨 구간이 하이 레벨 구간에 비해 짧은 클럭 신호임을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  6. 제5항에 있어서,
    상기 온도센서는 상기 샘플링 클럭신호의 로우 레벨 구간 동안에만 동작됨을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  7. 제6항에 있어서,
    상기 증폭기 및 상기 래치부는 상기 샘플링 클럭신호에 의해 동작됨을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  8. 제7항에 있어서,
    상기 래치부는 상기 오토 펄스 발생기의 오토 펄스에 의하여 초기화됨을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  9. 제8항에 있어서,
    상기 셀프 리프레쉬 개시신호 및 상기 셀프 리프레쉬 종료신호는 상기 셀프 리프레쉬 개시 신호때는 로우 레벨을 가지고 상기 셀프 리프레쉬 종료신호 때는 하이 레벨을 가지는 하나의 펄스 신호임을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  10. 제9항에 있어서, 상기 오토 펄스 발생기는,
    상기 셀프 리프레쉬 종료 신호를 인버팅하여 일정시간 딜레이된 신호를 출력하는 적어도 하나 이상의 인버터와;
    상기 셀프 리프레쉬 종료 신호와 상기 적어도 하나 이상의 인버터에 의하여 딜레이된 신호를 입력으로 하여 낸드 연산을 행하는 낸드 회로와;
    상기 낸드회로의 출력을 인버팅하여 단일 펄스를 발생시키는 인버터를 구비함을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
  11. 제9항에 있어서, 상기 오토 펄스 발생기는,
    상기 셀프 리프레쉬 개시 신호를 인버팅하여 일정시간 딜레이된 신호를 출력하는 적어도 하나 이상의 인버터와;
    상기 셀프 리프레쉬 개시 신호와 상기 적어도 하나 이상의 인버터에 의하여 딜레이된 신호를 입력으로 하여 노어 연산을 행하여 단일 펄스를 발생시키는 노어 회로를 구비함을 특징으로 하는 셀프 리프레쉬 주기 제어회로.
KR1020040059567A 2004-07-29 2004-07-29 셀프 리프레쉬 주기 제어회로 KR100610011B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040059567A KR100610011B1 (ko) 2004-07-29 2004-07-29 셀프 리프레쉬 주기 제어회로
TW094125215A TW200614241A (en) 2004-07-29 2005-07-26 Self refresh period control circuits
JP2005217867A JP4764087B2 (ja) 2004-07-29 2005-07-27 セルフリフレッシュ周期制御回路
US11/190,430 US7248527B2 (en) 2004-07-29 2005-07-27 Self refresh period control circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040059567A KR100610011B1 (ko) 2004-07-29 2004-07-29 셀프 리프레쉬 주기 제어회로

Publications (2)

Publication Number Publication Date
KR20060010952A KR20060010952A (ko) 2006-02-03
KR100610011B1 true KR100610011B1 (ko) 2006-08-09

Family

ID=35732004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059567A KR100610011B1 (ko) 2004-07-29 2004-07-29 셀프 리프레쉬 주기 제어회로

Country Status (4)

Country Link
US (1) US7248527B2 (ko)
JP (1) JP4764087B2 (ko)
KR (1) KR100610011B1 (ko)
TW (1) TW200614241A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057231A (zh) * 2015-04-14 2016-10-26 爱思开海力士有限公司 半导体器件和半导体***
KR20170090269A (ko) * 2016-01-28 2017-08-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7349762B2 (en) * 2005-11-10 2008-03-25 Kabushiki Kaisha Toshiba Systems and methods for thermal management
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
KR100652445B1 (ko) * 2005-11-30 2006-12-01 삼성전자주식회사 온도 센서의 온도 트립 포인트에서 안정적인 리프레쉬 제어회로 및 리프레쉬 제어 방법
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
JP4949013B2 (ja) * 2006-04-03 2012-06-06 ハイニックス セミコンダクター インク 温度感知装置を備えた半導体メモリ素子及びその駆動方法
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US7480588B1 (en) 2006-04-19 2009-01-20 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
ATE499821T1 (de) * 2007-05-15 2011-03-15 Koninkl Philips Electronics Nv Zuverlässiges beleuchtungssystem
KR101559906B1 (ko) 2008-11-05 2015-10-13 삼성전자주식회사 반도체 메모리 장치의 온도 데이터 출력 방법 및 온도 데이터 출력 회로
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
KR20120075983A (ko) 2010-12-29 2012-07-09 에스케이하이닉스 주식회사 반도체메모리장치
WO2012115839A1 (en) 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
TWI475562B (zh) * 2012-06-07 2015-03-01 Elite Semiconductor Esmt 具有自我更新時序電路的半導體記憶體元件
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
KR102075665B1 (ko) * 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
US9194754B2 (en) * 2014-03-28 2015-11-24 Darryl G. Walker Power up of semiconductor device having a temperature circuit and method therefor
KR20160001948A (ko) * 2014-06-30 2016-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US20160054374A1 (en) * 2014-08-20 2016-02-25 Darryl G. Walker Semiconductor device including temperature ranges having temperature thresholds and method of determining therefor
US10141058B1 (en) 2015-02-17 2018-11-27 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
KR20160121204A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 집적 회로
KR20170008083A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 리프레쉬 검증 회로, 반도체 장치 및 반도체 시스템
KR20180047778A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
KR20210052710A (ko) 2019-10-30 2021-05-11 삼성전자주식회사 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치
US11605427B2 (en) * 2021-01-04 2023-03-14 Taiwan Semiconductor Manufacturing Company Ltd. Memory device with write pulse trimming

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
JPH04358412A (ja) * 1991-06-04 1992-12-11 Sony Corp パルス幅可変回路
JPH06215561A (ja) * 1993-01-20 1994-08-05 Hitachi Ltd ダイナミック型ｒａｍ
AU6988494A (en) * 1993-05-28 1994-12-20 Rambus Inc. Method and apparatus for implementing refresh in a synchronous dram system
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
JP3489906B2 (ja) * 1995-04-18 2004-01-26 松下電器産業株式会社 半導体メモリ装置
US6983372B1 (en) * 2000-09-14 2006-01-03 Micron Technology, Inc. BIOS lock CD-ROM encode/decode driver
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
DE10206367C2 (de) * 2002-02-15 2003-12-11 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
US6683443B2 (en) * 2002-02-20 2004-01-27 Texas Instruments Incorporated Soft start circuit for regulated power supply
JP3870139B2 (ja) * 2002-08-20 2007-01-17 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｄｒａｍのリフレッシュ周期を制御するタイミング回路
JP2004294117A (ja) * 2003-03-25 2004-10-21 Sony Corp 温度検出回路および記憶装置
DE10317364B4 (de) * 2003-04-15 2005-04-21 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen
KR100532448B1 (ko) * 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057231A (zh) * 2015-04-14 2016-10-26 爱思开海力士有限公司 半导体器件和半导体***
CN106057231B (zh) * 2015-04-14 2020-11-20 爱思开海力士有限公司 半导体器件和半导体***
KR20170090269A (ko) * 2016-01-28 2017-08-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102449776B1 (ko) * 2016-01-28 2022-10-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20060023546A1 (en) 2006-02-02
TW200614241A (en) 2006-05-01
JP4764087B2 (ja) 2011-08-31
JP2006040527A (ja) 2006-02-09
KR20060010952A (ko) 2006-02-03
US7248527B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
KR100610011B1 (ko) 셀프 리프레쉬 주기 제어회로
US9984738B2 (en) Apparatuses and methods for refreshing memory cells of a semiconductor device
US7215588B2 (en) Apparatus for controlling self-refresh period in memory device
KR100549621B1 (ko) 셀프 리프래쉬용 오실레이터
US7123536B2 (en) Voltage generation control circuit in semiconductor memory device, circuit using the same and method thereof
KR100232749B1 (ko) 반도체 메모리장치
JP4194561B2 (ja) 半導体記憶装置
US7471578B2 (en) Internal voltage generation control circuit and internal voltage generation circuit using the same
US8111575B2 (en) Semiconductor device
US7903479B2 (en) Semiconductor memory device
US6922369B2 (en) Semiconductor memory device with self-refresh device for reducing power consumption
US7821860B2 (en) Stable temperature adjustment for refresh control
US6292420B1 (en) Method and device for automatically performing refresh operation in semiconductor memory device
US7158427B2 (en) Semiconductor memory device
US7123079B2 (en) High voltage generator in semiconductor memory device
JP2005071559A (ja) 高電圧供給回路及び高電圧供給方法
US7672184B2 (en) Semiconductor memory device with refresh signal generator and its driving method
CN113764013B (zh) 调节在刷新操作中供应的激活电压的电平的设备
KR100608373B1 (ko) 메모리 장치의 내부전압 제어 방법
US6232824B1 (en) Semiconductor device capable of suppressing transient variation in level of internal power supply potential
KR100437607B1 (ko) 반도체 메모리 장치의 리프레쉬 발생회로
KR100480901B1 (ko) 반도체메모리의리프레쉬제어회로
KR100453949B1 (ko) 반도체장치의 작동 제어회로
KR20060076002A (ko) 온도보상 셀프 리프레쉬 기본주기 발생회로
JP2010136573A (ja) 昇圧電圧発生回路、負電圧発生回路および降圧電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee