KR100606557B1 - Sample-and-hold amplifier for stabilizing a positive feedback amplifier - Google Patents
Sample-and-hold amplifier for stabilizing a positive feedback amplifier Download PDFInfo
- Publication number
- KR100606557B1 KR100606557B1 KR1020040041191A KR20040041191A KR100606557B1 KR 100606557 B1 KR100606557 B1 KR 100606557B1 KR 1020040041191 A KR1020040041191 A KR 1020040041191A KR 20040041191 A KR20040041191 A KR 20040041191A KR 100606557 B1 KR100606557 B1 KR 100606557B1
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- positive
- negative
- feedback loop
- switch
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
정궤환 증폭기를 안정화시키기 위한 샘플-앤-홀드 증폭기가 개시된다. 증폭부는 소정의 이득에 의해 입력전압을 증폭하여 출력한다. 정궤환루프부는 정궤환 인자가 1보다 충분히 작고, 증폭부의 마이너스 출력단과 증폭부의 플러스 입력단을 연결한다. 부궤환루프부는 부궤환 인자가 1이고, 증폭부의 플러스 출력단과 증폭부의 마이너스 입력단을 연결하여 증폭기를 안정화시킨다. 출력부는 홀드 모드에서 동작하고 증폭부의 플러스 출력단 및 마이너스 출력단에 각각 연결되어 증폭부의 출력전압을 선택적으로 출력하는 제4스위치를 구비한다. 정궤환루프부 및 부궤환루프부는 샘플 모드에서 온되는 제2스위치를 구비하는 내부궤환루프, 홀드 모드에서 온되는 제3스위치를 구비하는 외부궤환루프, 그리고, 일단은 내부궤환루프에 연결되고 타단은 외부궤환루프에 연결되어 AC 해석에서 충분히 낮은 임피던스를 제공하는 임피던스부를 갖는다. 본 발명에 따르면, 적은 소모 전력으로 높은 전압이득을 얻을 수 있는 정궤환 증폭기의 발진을 억제할 수 있으며, 상당히 증가된 DC 이득을 가지므로 정확한 SHA 설계에 사용될 수 있다.A sample-and-hold amplifier is disclosed for stabilizing a positive feedback amplifier. The amplifier amplifies and outputs an input voltage with a predetermined gain. The positive feedback loop portion has a positive feedback factor smaller than 1 and connects the negative output terminal of the amplifier and the positive input terminal of the amplifier. The negative feedback loop part has a negative feedback factor of 1, and stabilizes the amplifier by connecting the positive output terminal of the amplifier and the negative input terminal of the amplifier. The output unit includes a fourth switch operating in the hold mode and connected to the positive output terminal and the negative output terminal of the amplifier, respectively, to selectively output the output voltage of the amplifier. The positive feedback loop part and the negative feedback loop part have an inner feedback loop having a second switch turned on in the sample mode, an outer feedback loop having a third switch turned on in the hold mode, and one end thereof is connected to the inner feedback loop and the other end thereof. Has an impedance section connected to an external feedback loop that provides a sufficiently low impedance in AC analysis. According to the present invention, oscillation of the positive feedback amplifier that can obtain a high voltage gain with low power consumption can be suppressed and can be used for accurate SHA design since it has a significantly increased DC gain.
정궤환 증폭기, 샘플-앤-홀드 증폭기, 홀드 모드, 샘플 모드Positive Feedback Amplifier, Sample-and-Hold Amplifier, Hold Mode, Sample Mode
Description
도 1 및 도 2는 각각 스위치드 커패시터 SHA 및 스위치드 커패시터 SHA의 등가인 정궤환기법을 적용한 SHA의 회로도,1 and 2 are circuit diagrams of a SHA to which a positive feedback technique, which is equivalent to a switched capacitor SHA and a switched capacitor SHA, is applied, respectively.
도 3은 정궤환기법을 적용한 차동 텔레스코픽 op 앰프의 회로도,3 is a circuit diagram of a differential telescopic op amp to which the positive feedback technique is applied;
도 4는 정궤환 증폭기를 적용한 샘플-앤-홀드 증폭기의 회로도,4 is a circuit diagram of a sample-and-hold amplifier to which a positive feedback amplifier is applied;
도 5는 0.35㎛의 1-폴리 4-메탈 CMOS 공정을 이용한 칩 코어를 도시한 도면, 그리고,5 shows a chip core using a 0.35 μm 1-poly 4-metal CMOS process, and
도 6은 제작된 SHA의 출력을 측정한 결과를 도시한 그래프이다.6 is a graph showing the results of measuring the output of the manufactured SHA.
본 발명은 샘플-앤-홀드 증폭기에 관한 것으로, 보다 상세하게는, 정궤환 증폭기를 안정화시키기 위한 샘플-앤-홀드 증폭기에 관한 것이다.The present invention relates to a sample-and-hold amplifier, and more particularly, to a sample-and-hold amplifier for stabilizing a positive feedback amplifier.
정궤환 증폭기는 적은 소모 전력으로 높은 전압이득을 얻을 수 있다는 장점을 가진 반면, 온도와 공정변화에 민감하여 발진할 가능성이 있다는 단점을 가지고 있다. 이러한 잠재적인 발진가능성의 문제로 인해 지금까지 정궤환 증폭기는 실제 로 응용되는 사례가 극히 드물었다. The positive feedback amplifier has the advantage of obtaining high voltage gain with low power consumption, but has the disadvantage of being able to oscillate sensitive to temperature and process changes. Due to this potential oscillation problem, the positive feedback amplifier has been rarely applied in practice.
본 발명이 이루고자 하는 기술적 과제는 적은 소모 전력으로 높은 전압이득을 얻을 수 있는 정궤환 증폭기의 발진을 억제하기 위한 샘플-앤-홀드 증폭기를 제공하는 데 있다.An object of the present invention is to provide a sample-and-hold amplifier for suppressing oscillation of a positive feedback amplifier that can obtain a high voltage gain with low power consumption.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 샘플-앤-홀드 증폭기의 바람직한 일 실시예는, 소정의 이득에 의해 입력전압을 증폭하여 출력하는 증폭부; 상기 증폭부의 플러스 입력단 및 마이너스 입력단에 각각 연결되고, 샘플 모드에서 온되어 상기 증폭부에 입력전압을 선택적으로 인가하는 복수의 제1스위치; 정궤환 인자가 1보다 작고, 상기 증폭부의 마이너스 출력단과 상기 증폭부의 플러스 입력단을 연결하는 정궤환루프부; 부궤환 인자가 1이고, 상기 증폭부의 플러스 출력단과 상기 증폭부의 마이너스 입력단을 연결하여 상기 증폭기를 안정화시키는 부궤환루프부; 및 홀드 모드에서 동작하며, 상기 증폭부의 플러스 출력단 및 상기 마이너스 출력단에 각각 연결되어 상기 증폭부의 출력전압을 선택적으로 출력하는 제4스위치를 구비하는 출력부;를 포함하며, 상기 정궤환루프부 및 상기 부궤환루프부는, 샘플 모드에서 온되는 제2스위치를 구비하는 내부궤환루프; 홀드 모드에서 온되는 제3스위치를 구비하는 외부궤환루프; 및 일단은 상기 내부궤환루프에 연결되고 타단은 상기 외부궤환루프에 연결되어 AC 해석에서 낮은 임피던스를 제공하는 임피던스부;를 포함하고, 상기 제2스위치는 샘플 모드에서 홀드 모드로 전환될 때 상기 제1스위치가 개방되기 전에 개방되는 것을 특징으로 한다. In order to achieve the above technical problem, a preferred embodiment of the sample-and-hold amplifier according to the present invention, an amplifier for amplifying and outputting an input voltage by a predetermined gain; A plurality of first switches connected to the positive input terminal and the negative input terminal of the amplifier, respectively, being turned on in a sample mode to selectively apply an input voltage to the amplifier; A positive feedback loop unit having a positive feedback factor of less than 1 and connecting a negative output terminal of the amplifying unit and a positive input terminal of the amplifying unit; A negative feedback loop unit having a negative feedback factor of 1 and connecting the positive output terminal of the amplifier and the negative input terminal of the amplifier to stabilize the amplifier; And an output unit operating in a hold mode, the output unit having a fourth switch connected to a positive output terminal and a negative output terminal of the amplifying unit, respectively, for selectively outputting an output voltage of the amplifying unit. The negative feedback loop unit includes an internal feedback loop having a second switch turned on in the sample mode; An external feedback loop having a third switch turned on in the hold mode; And an impedance portion connected at one end to the inner feedback loop and connected at the other end to the outer feedback loop to provide a low impedance in an AC analysis. The second switch includes the first switch when switching from the sample mode to the hold mode. 1 characterized in that the switch is opened before opening.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 샘플-앤-홀드 증폭기의 바람직한 다른 실시예는, 소정의 이득에 의해 입력전압을 증폭하여 출력하는 증폭부; 홀드 모드에서 온되어 상기 증폭부의 마이너스 출력단과 상기 증폭부의 플러스 입력단을 선택적으로 연결하는 첫번째 스위치를 구비하고, 정궤환 인자가 1보다 작은 정궤환루프부; 상기 홀드 모드에서 온되어 상기 증폭부의 플러스 출력단과 상기 증폭부의 마이너스 입력단을 선택적으로 연결하는 두번째 스위치를 구비하고, 부궤환 인자가 1로서 상기 증폭기를 안정화시키는 부궤환루프부; 상기 증폭부의 플러스 출력단 및 상기 마이너스 출력단에 각각 연결되고 상기 홀드 모드에서 온되어 상기 증폭부의 출력전압을 선택적으로 출력하는 세번째 스위치를 구비하는 출력부; 상기 증폭부의 플러스 입력단과 마이너스 입력단 사이에 연결되고, 샘플 모드에서 온되어 상기 증폭부의 입력을 공통모드전압에 의해 단락하는 네번째 스위치; 및 상기 증폭부의 플러스 출력단과 마이너스 출력단 사이에 연결되고, 샘플 모드에서 온되어 상기 증폭부의 플러스 출력단과 마이너스 출력단을 서로 단락시키는 다섯번째 스위치;를 포함하고, 상기 네번째 스위치 및 다섯번째 스위치가 온되는 시간과 상기 첫번째 스위치 및 두번째 스위치가 온되는 시간의 합이 상기 증폭부의 전체 클럭 주기인 것을 특징으로 한다.In order to achieve the above technical problem, another preferred embodiment of the sample-and-hold amplifier according to the present invention includes an amplifier for amplifying and outputting an input voltage by a predetermined gain; A positive feedback loop unit having a first switch which is turned on in the hold mode and selectively connects the negative output terminal of the amplifier and the positive input terminal of the amplifier; A negative feedback loop unit having a second switch which is turned on in the hold mode and selectively connects the positive output terminal of the amplifier and the negative input terminal of the amplifier, and has a negative feedback factor of 1 to stabilize the amplifier; An output unit connected to the positive output terminal and the negative output terminal of the amplifying unit, the third switch being turned on in the hold mode and selectively outputting an output voltage of the amplifying unit; A fourth switch connected between the positive input terminal and the negative input terminal of the amplifier and turned on in a sample mode to short the input of the amplifier by a common mode voltage; And a fifth switch connected between the positive output terminal and the negative output terminal of the amplifying unit and turned on in a sample mode to short-circuit the positive output terminal and the negative output terminal of the amplifying unit. And the sum of the time that the first switch and the second switch is turned on is the entire clock period of the amplifier.
이에 의해, 적은 소모 전력으로 높은 전압이득을 얻을 수 있는 정궤환 증폭기의 발진을 억제할 수 있으며, 정궤환 증폭기가 상당히 증가된 DC 이득을 가지므로 정확한 SHA 설계에 사용될 수 있다.As a result, oscillation of the positive feedback amplifier that can obtain a high voltage gain with low power consumption can be suppressed, and since the positive feedback amplifier has a significantly increased DC gain, it can be used for accurate SHA design.
이하에서, 첨부된 도면들을 참조하여 본 발명에 따른 샘플-앤-홀드 증폭기에 대해 상세하게 설명한다.Hereinafter, a sample-and-hold amplifier according to the present invention will be described in detail with reference to the accompanying drawings.
스위치드 커패시터(switched capacitor) 샘플-앤-홀드 증폭기(sample-and-hold amplifier : SHA)는 자체의 op 앰프 외부에 궤환루프를 가지고 있기 때문에, op 앰프의 DC 이득을 향상시키기 위해서 정궤환 기법이 적용된 op 앰프를 채택할 수 있다. 이러한 SHA는 해석적으로 안정적이고, 해당 op 앰프는 상당히 증가된 DC 이득을 가지며, 제작된 SHA의 테스트 결과는 70dB의 SFDR을 가지는 안정적인 동작을 보여준다.Switched capacitor The sample-and-hold amplifier (SHA) has a feedback loop outside its own op amp, so the forward feedback technique is applied to improve the DC gain of the op amp. Op amp can be adopted. This SHA is analytically stable, the op amp has a significantly increased DC gain, and the fabricated SHA test results show stable operation with 70dB SFDR.
SHA의 사용으로 높은 주파수의 입력신호에서 발생하는 동적에러를 감소시키므로 SHA는 아날로그/디지털 변환기(Analog to Digital Converter : ADC)의 기초적인 블록이다. 정확도가 높고, 속도가 빠르며, 적은 전력을 소모하는 SHA를 설계하기 위해서, 이러한 SHA의 핵심 블록인 op 앰프 설계에 초점을 둔 많은 연구들이 진행되어 왔다. 이득 증대 기법은 보조적인 증폭기를 사용하기 때문에 추가적인 전력소모를 요구하고, 캐스캐이드기법은 높은 주파수 성능을 제한하며, 정궤환기법은 안정적인 동작을 위한 조정이 필요하다. SHA is the basic block of analog to digital converter (ADC) because it reduces the dynamic errors that occur in high frequency input signal. In order to design SHAs with high accuracy, speed and low power consumption, much research has been focused on the op amp design, which is the core block of SHA. The gain augmentation technique requires additional power dissipation because it uses an auxiliary amplifier, the cascade technique limits high frequency performance, and the positive feedback technique requires adjustment for stable operation.
도 1 및 도 2는 각각 스위치드 커패시터 SHA 및 스위치드 커패시터 SHA의 등가인 정궤환기법이 적용된 SHA의 회로도이다.1 and 2 are circuit diagrams of a SHA to which a positive feedback technique, which is equivalent to a switched capacitor SHA and a switched capacitor SHA, is applied.
도 1에 도시된 스위치드 커패시터 SHA는 자체의 op 앰프의 외부에 궤환 루프를 가지며, 내부의 궤환 루프를 변형하면 도 2에 도시된 바와 같이 해석될 수 있다. 본 발명에 따른 샘플-앤-홀드 증폭기는 정궤환 기법(positive feedback technique : PFT)을 적용한 op 앰프를 설계할 때 자체에 내부 정궤환 루프를 가지고 있는 op 앰프를 안정화시키기 위해 외부 부궤환 루프를 이용한다. The switched capacitor SHA shown in FIG. 1 has a feedback loop outside of its op amp, and can be interpreted as shown in FIG. 2 by modifying the feedback loop inside. The sample-and-hold amplifier according to the present invention uses an external negative feedback loop to stabilize an op amp having an internal positive feedback loop when designing an op amp using a positive feedback technique (PFT). .
도 1을 참조하면, 제1스위치 S1은 샘플 모드에서 온되며, 제3스위치 S3는 홀드 모드에서 온된다. 샘플 모드에서 홀드모드로 전환될 때 제1스위치 S1이 개방되기 직전에 제2스위치 S2가 먼저 개방되어 오토 제로 기능을 제공한다. 도 1에 도시된 스위치드 커패시터 SHA는 샘플 모드에서 S2를 경유하고, 홀드 모드에서 S3를 경유하는 두 개의 궤환 루프를 가진다. 제2스위치 S2를 경유하는 궤환 루프는 샘플 모드에서 1.0의 부궤환 인자값을 가지므로 op 앰프를 안정화시킨다. 제3스위치 S3을 경유하는 부궤환 루프는 ac 해석시에 매우 낮은 임피던스를 갖는 홀드 커패시터 Chold를 포함하며, 이 궤환 루프 역시 홀드 모드에서 1.0의 부궤환 인자값을 제공한다. 홀드 커패시터는 샘플링 주기동안 입력 데이타를 저장하는 역할을 수행한다. 1.0의 부궤환 인자값을 가진 op 앰프의 궤환 루프는 외부 궤환 인자 β2로서 도 2에 도시되어 있다. 한편, 궤환 인자(Feedback Factor)는 Vfb(Feedback Voltage)/Vout(Output Voltage)로 정의된다.Referring to FIG. 1, the first switch S1 is turned on in the sample mode, and the third switch S3 is turned on in the hold mode. When switching from the sample mode to the hold mode, the second switch S2 is first opened just before the first switch S1 is opened to provide an auto zero function. The switched capacitor SHA shown in FIG. 1 has two feedback loops via S2 in sample mode and S3 in hold mode. The feedback loop via the second switch S2 has a negative feedback factor value of 1.0 in sample mode to stabilize the op amp. The negative feedback loop via the third switch S3 includes a hold capacitor C hold with a very low impedance in ac analysis, which also provides a negative feedback factor value of 1.0 in hold mode. The hold capacitor is responsible for storing the input data during the sampling period. The feedback loop of the op amp with a negative feedback factor value of 1.0 is shown in FIG. 2 as the external feedback factor β 2 . On the other hand, the feedback factor (Feedback Factor) is defined as V fb (Feedback Voltage) / V out (Output Voltage).
도 2를 참조하면, β1은 정궤환기법을 적용한 증폭기의 내부 정궤환 인자를 의미한다. 증폭기의 DC 이득은 일반적으로 큰 값이므로 내부 정궤환 인자의 값은 1보다 매우 작을 것이다. β1의 정궤환 인자를 가지는 op 앰프의 천이함수는 다음의 수학식과 같다.2, β 1 means an internal positive feedback factor of an amplifier to which the positive feedback method is applied. Since the DC gain of the amplifier is usually large, the value of the internal positive feedback factor will be much less than one. The transition function of an op amp having a positive feedback factor of β 1 is represented by the following equation.
여기서, A(s)는 궤환 루프가 없는 op 앰프의 이득이다. β1 값은 트랜지스터 매칭, 그리고, 공정 및 온도변화에 종속적이므로, op 앰프 자체는 안정적이지 않으며 발진할 수 있다. Where A (s) is the gain of the op amp without the feedback loop. Since the β 1 value is dependent on transistor matching and process and temperature variations, the op amp itself is not stable and may oscillate.
한편, 도 2에 도시된 SHA의 전체 천이 함수는 다음의 수학식과 같다.On the other hand, the overall transition function of the SHA shown in Figure 2 is the following equation.
여기서, β2는 1.0이다. 이 식은 두개의 독립적인 궤환 루프가 β=(β2-β1 )의 값을 가지는 하나의 궤환 루프와 등가임을 보여주며, β=(β2-β1)인 추정값이 1에 근접하므로 전체 시스템이 안정적이라고 판단할 수 있다. 이러한 정궤환기법을 적용한 op 앰프를 이용했을 때 상당히 증가된 DC 이득을 얻을 수 있으며, 이를 정확도를 요구하는 SHA의 설계에 사용할 수 있다. Here, β 2 is 1.0. The expression of two independent feedback loop is β = show that a feedback loop is equivalent to having a value of (β 2 -β 1), β = (β 2 -β 1) Since the estimation value is close to 1 the entire system It can be judged that this is stable. Op amps using this positive feedback technique can achieve significantly increased DC gain, which can be used to design SHAs that require accuracy.
도 3은 정궤환기법을 적용한 차동 텔레스코픽 op 앰프의 회로도이다. 도 3에는 간결성을 위해 바이어스 회로를 도시하지 않았다. 3 is a circuit diagram of a differential telescopic op amp to which the positive feedback technique is applied. 3 does not show a bias circuit for the sake of brevity.
텔레스코픽 op 앰프는 두개의 정궤환 루프를 형성하도록 설계되었다. 하나의 루프는 노드1, 트랜지스터 M6, 노드4, 그리고, 트랜지스터 M3으로 구성되며, 다른 루프는 노드2, 트랜지스터 M5, 노드3, 및 트랜지스터 M4로 구성된다. 설계한 SHA가 안정적으로 동작한다고 분석되었으므로, 설계시 특별한 레이아웃 기법이나 안정적인 동작을 위한 어떠한 조정도 하지 않았다. 표 1에는 동일한 대역폭과 동일한 공정기술을 사용한 본 발명에 따른 증폭기와 종래의 텔레스코픽 증폭기에 대한 시뮬레이션 비교결과가 기재되어 있다. 이러한 시뮬레이션 결과에 의해 DC 이득 결과로부터 β2 값이 0.00012임을 추정할 수 있다.Telescopic op amps are designed to form two positive feedback loops. One loop consists of
도 4는 정궤환기법이 적용된 샘플-앤-홀드 증폭기의 회로도이다. 4 is a circuit diagram of a sample-and-hold amplifier to which the positive feedback technique is applied.
도 4를 참조하면, 여섯번째 스위치 S1'은 샘플모드에서 온되며, 네번째 및 다섯번째 스위치 S4', S5'은 샘플링주기 동안 전하 주입 및 클럭 피드스루(feedthrough)를 최소화하기 위해 사용되었다. 네번째 및 다섯번째 스위치 S4', S5'가 온될 때 증폭기의 두 입력은 공통 모드 전압 Vcm에 단락되며, 두 출력 역시 서로 단락된다. 이는 증폭기가 어떠한 발진없이 안정된 출력 전압을 가지도록 한다. 첫번째 및 두번째 스위치 S1', S2'는 홀드모드에서 온되며, 거의 0의 AC 임피던스를 가지는 홀드 커패시터 Chold를 포함하는 부궤환 루프를 제공한다. 정궤환기법을 적용한 op 앰프의 잠정적인 불안정성을 완전히 배제하기 위해 클럭은 첫번째 및 두번째 스위치 S1', S2'가 온되는 시간과 네번째 및 다섯번째 스위치 S4', S5'가 온되는 시간의 합이 전체 클럭 주기와 같도록 설계하였다. 로드 커패시터 CLoad는 출력단에서 회로를 볼 때 보이는 캐패시터이다.Referring to FIG. 4, the sixth switch S1 'is turned on in sample mode, and the fourth and fifth switches S4' and S5 'are used to minimize charge injection and clock feedthrough during the sampling period. When the fourth and fifth switches S4 ', S5' are on, the two inputs of the amplifier are shorted to the common-mode voltage V cm , and the two outputs are also shorted to each other. This allows the amplifier to have a stable output voltage without any oscillation. The first and second switches S1 ', S2' are turned on in hold mode and provide a negative feedback loop comprising a hold capacitor C hold with an AC impedance of nearly zero. To completely eliminate the potential instability of the op amp with forward feedback, the clock is the sum of the time that the first and second switches S1 'and S2' turn on and the time that the fourth and fifth switches S4 'and S5' turn on. Designed to be the same as the cycle. Load Capacitor C Load is the capacitor seen when looking at the circuit at the output.
도 5에는 0.35㎛의 1-폴리 4-메탈 CMOS 공정을 이용하는 칩 코어가 도시되어 있다. 도 5를 참조하면, 클럭 발생기, 버퍼 등을 포함하는 실제 칩의 면적은 0.0425㎟(0.5㎜ × 0.085㎜)이다. 상술한 클럭킹 방법을 이용해서 제작된 칩을 테스트한 결과 SHA는 어떠한 불안정성도 보이지 않았다. 5 shows a chip core using a 0.35 μm 1-poly 4-metal CMOS process. Referring to FIG. 5, the actual chip area including a clock generator, a buffer, and the like is 0.0425 mm 2 (0.5 mm × 0.085 mm). As a result of testing the chip fabricated using the aforementioned clocking method, the SHA did not show any instability.
도 6은 제작된 SHA의 출력을 측정한 결과를 도시한 그래프이다. 스펙트럼 분석결과에 따르면 3차 하모닉 성분은 기본 신호보다 약 70㏈ 만큼 낮게 나타난 것을 확인할 수 있다. 즉, Spurious Free Dynamic Range는 70㏈이다. 6 is a graph showing the results of measuring the output of the manufactured SHA. According to the spectral analysis, it can be seen that the third harmonic component is about 70 dB lower than the basic signal. In other words, the spurious free dynamic range is 70 Hz.
결론적으로, 정궤환기법을 적용한 SHA를 분석한 결과 결합된 궤환 인자 값 β=(β2-β1)가 1에 근접하므로 SHA가 안정적임을 확인할 수 있다. 정궤환 증폭기를 채택했을 때의 이점은 정확한 SHA 설계에 사용될 수 있는 상당히 증가된 DC 이득에 있다. 텔레스코픽 증폭기에 대한 시뮬레이션 결과에 따르면 DC 이득이 59㏈(68㏈에서 127㏈) 만큼 증가하고, 제작한 SHA 칩의 테스트 결과는 70㏈의 SFDR을 갖는 SHA의 안정적인 동작을 보여주었다.In conclusion, as a result of analyzing the SHA to which the forward feedback technique is applied, it is confirmed that the SHA is stable because the combined feedback factor value β = (β 2 -β 1 ) is close to 1. The advantage of adopting a positive feedback amplifier is the significantly increased DC gain that can be used for accurate SHA design. Simulation results for the telescopic amplifier show that the DC gain increases by 59㏈ (68㏈ to 127㏈), and the test results of the fabricated SHA chip show the stable operation of the SHA with a SFDR of 70㏈.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the present invention belongs to the present invention without departing from the gist of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.
본 발명에 따른 샘플-앤-홀드 증폭기에 의하면, 적은 소모 전력으로 높은 전압이득을 얻을 수 있는 정궤환 증폭기의 발진을 억제할 수 있으며, 상당히 증가된 DC 이득을 가지므로 정확한 SHA 설계에 사용될 수 있다.According to the sample-and-hold amplifier according to the present invention, it is possible to suppress oscillation of the positive feedback amplifier that can obtain a high voltage gain with low power consumption, and can be used for accurate SHA design because of the significantly increased DC gain. .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041191A KR100606557B1 (en) | 2004-06-05 | 2004-06-05 | Sample-and-hold amplifier for stabilizing a positive feedback amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041191A KR100606557B1 (en) | 2004-06-05 | 2004-06-05 | Sample-and-hold amplifier for stabilizing a positive feedback amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050115780A KR20050115780A (en) | 2005-12-08 |
| KR100606557B1 true KR100606557B1 (en) | 2006-07-31 |
Family
ID=37289649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040041191A KR100606557B1 (en) | 2004-06-05 | 2004-06-05 | Sample-and-hold amplifier for stabilizing a positive feedback amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100606557B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101626078B1 (en) * | 2015-02-27 | 2016-06-02 | 서울시립대학교 산학협력단 | Algorithmic analog-digital converter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914638A (en) * | 1997-06-06 | 1999-06-22 | Omnivision Technologies, Inc. | Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier |
| JP2003158432A (en) | 2001-11-21 | 2003-05-30 | Handotai Rikougaku Kenkyu Center:Kk | Sample-and-hold circuit |
| JP2003243949A (en) * | 2002-02-20 | 2003-08-29 | Sharp Corp | Switched capacitor amplifier, and analog interface circuit for charge coupled device employing the same |
| US6661283B1 (en) | 2002-10-03 | 2003-12-09 | National Semiconductor Corporation | Wide gain range and fine gain step programmable gain amplifier with single stage switched capacitor circuit |
-
2004
- 2004-06-05 KR KR1020040041191A patent/KR100606557B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914638A (en) * | 1997-06-06 | 1999-06-22 | Omnivision Technologies, Inc. | Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier |
| JP2003158432A (en) | 2001-11-21 | 2003-05-30 | Handotai Rikougaku Kenkyu Center:Kk | Sample-and-hold circuit |
| JP2003243949A (en) * | 2002-02-20 | 2003-08-29 | Sharp Corp | Switched capacitor amplifier, and analog interface circuit for charge coupled device employing the same |
| US6661283B1 (en) | 2002-10-03 | 2003-12-09 | National Semiconductor Corporation | Wide gain range and fine gain step programmable gain amplifier with single stage switched capacitor circuit |
Non-Patent Citations (2)
| Title |
|---|
| 1020040041191 - 606419 |
| 15243949 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050115780A (en) | 2005-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wu et al. | A 100-MHz pipelined CMOS comparator | |
| Waltari et al. | 1-V 9-bit pipelined switched-opamp ADC | |
| Peluso et al. | A 900-mV low-power/spl Delta//spl Sigma/A/D converter with 77-dB dynamic range | |
| US5963156A (en) | Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals | |
| US7639073B2 (en) | Switched-capacitor amplifier with improved reset phase | |
| Poujois et al. | A low drift fully integrated MOSFET operational amplifier | |
| US7701256B2 (en) | Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit | |
| US20120049951A1 (en) | High speed switched capacitor reference buffer | |
| US10862494B2 (en) | Background offset drift calibration circuit and method for comparator | |
| US20050134368A1 (en) | Switching scheme to improve linearity and noise in switched capacitor stage with switched feedback capacitor | |
| Karanicolas | A 2.7-V 300-MS/s track-and-hold amplifier | |
| Li et al. | A Rail-to-Rail 12 MS/s 91.3 dB SNDR 94.1 dB DR Two-Step SAR ADC With Integrated Input Buffer Using Predictive Level-Shifting | |
| Chen et al. | An improved mos self-biased ring amplifier and modified auto-zeroing scheme | |
| KR100606557B1 (en) | Sample-and-hold amplifier for stabilizing a positive feedback amplifier | |
| US7138848B2 (en) | Switched capacitor integrator system | |
| US6384641B1 (en) | Signal sampling circuit with high frequency noise immunity and method therefor | |
| Waltari et al. | A 10-bit 220-MSample/s CMOS sample-and-hold circuit | |
| Zhu et al. | Noise reduction technique through bandwidth switching for switched-capacitor amplifier | |
| JPH043520A (en) | Comparator | |
| Sugimoto | A realization of a below-1-V operational and 30-MS/s sample-and-hold IC with a 56-dB signal-to-noise ratio by applying the current-based circuit approach | |
| Huang et al. | A high-accuracy CMOS oversampling switched-current sample/hold (S/H) circuit using feedforward approach | |
| Lee et al. | A very-high-speed low-power low-voltage fully differential CMOS sample-and-hold circuit with low hold pedestal | |
| Xu et al. | A CMOS Miller hold capacitance sample-and-hold circuit to reduce charge sharing effect and clock feedthrough | |
| Caiulo et al. | On the design of high-speed high-resolution track and holds | |
| KR100353813B1 (en) | Bias circuit minimizing acquisition time in switched-capacitor circuit and amplifier having thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120615 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |