KR100602357B1 - Light emitting display and driving method thereof - Google Patents
Light emitting display and driving method thereof Download PDFInfo
- Publication number
- KR100602357B1 KR100602357B1 KR1020040073662A KR20040073662A KR100602357B1 KR 100602357 B1 KR100602357 B1 KR 100602357B1 KR 1020040073662 A KR1020040073662 A KR 1020040073662A KR 20040073662 A KR20040073662 A KR 20040073662A KR 100602357 B1 KR100602357 B1 KR 100602357B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- supplied
- line
- power
- scan
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 트랜지스터의 특성 편차로 인한 화상 불균일 현상을 최소화할 수 있도록 한 발광 표시장치와 그의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting display device and a driving method thereof capable of minimizing image unevenness due to variations in characteristics of transistors.
본 발명에 따른 발광 표시장치는 주사신호가 공급되는 복수의 주사선들과 데이터 신호가 공급되는 복수의 데이터선들 및 복수의 전원선들에 의해 정의되는 복수의 화소들을 포함하고, 상기 각 화소는, 한 프레임의 각 서브-프레임에 대응되는 전원으로부터 상기 데이터 신호에 대응되는 전류를 출력하는 트랜지스터와 상기 트랜지스터의 문턱전압을 보상하기 위한 보상회로를 포함하는 화소회로와, 상기 화소회로로부터 출력되는 전류에 의해 발광하는 발광소자를 구비한다.A light emitting display device according to the present invention includes a plurality of pixels defined by a plurality of scan lines supplied with a scan signal, a plurality of data lines supplied with a data signal, and a plurality of power lines, wherein each pixel includes one frame. A pixel circuit including a transistor for outputting a current corresponding to the data signal from a power source corresponding to each sub-frame of the pixel and a compensation circuit for compensating the threshold voltage of the transistor, and emitting light by a current output from the pixel circuit A light emitting element is provided.
이러한 본 발명은 트랜지스터의 특성 편차로 인한 화상 불균일 현상을 최소화할 수 있다. The present invention can minimize the image non-uniformity caused by the variation of the characteristics of the transistor.
Description
도 1은 일반적인 발광 표시장치의 화소를 나타내는 회로도이다.1 is a circuit diagram illustrating a pixel of a general light emitting display device.
도 2는 본 발명의 제 1 실시 예에 따른 발광 표시장치를 나타내는 도면이다.2 is a diagram illustrating a light emitting display device according to a first embodiment of the present invention.
도 3은 도 2에 도시된 제 1 전원 공급부를 나타내는 도면이다.3 is a diagram illustrating the first power supply unit illustrated in FIG. 2.
도 4는 도 2에 도시된 화소를 나타내는 회로도이다.4 is a circuit diagram illustrating a pixel illustrated in FIG. 2.
도 5는 본 발명의 제 1 실시 예에 따른 발광 표시장치의 구동방법을 나타내는 파형도이다.5 is a waveform diagram illustrating a method of driving a light emitting display device according to a first embodiment of the present invention.
도 6은 본 발명의 제 2 실시 예에 따른 발광 표시장치의 화소를 나타내는 도면이다.6 is a diagram illustrating a pixel of a light emitting display device according to a second embodiment of the present invention.
도 7은 본 발명의 제 2 실시 예에 따른 발광 표시장치의 구동방법을 나타내는 파형도이다.7 is a waveform diagram illustrating a method of driving a light emitting display device according to a second embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11, 111 : 화소 40, 140 : 화소회로11, 111:
110 : 화상 표시부 120 : 주사 구동부110: image display unit 120: scan driver
130 : 데이터 구동부 150 : 제 1 전원 공급부130: data driver 150: first power supply
144 : 보상회로 152 : 쉬프트 레지스터부144: compensation circuit 152: shift register
154 : 전압 발생부 156 : 선택부154: voltage generator 156: selection unit
160 : 초기화 전원 공급부 170 : 제 2 전원 공급부160: initialization power supply unit 170: second power supply unit
본 발명은 발광 표시장치에 관한 것으로, 특히 트랜지스터의 특성 편차로 인한 화상 불균일 현상을 최소화할 수 있도록 한 발광 표시장치와 그의 구동방법에 관한 것이다.BACKGROUND OF THE
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. The flat panel display includes a liquid crystal display, a field emission display, a plasma display panel, a light emitting display, and the like.
평판 표시장치 중 발광 표시장치는 전자와 정공의 재결합으로 형광물질을 발광시키는 자발광소자로서, 재료 및 구조에 따라 무기물의 발광층을 포함하는 무기 발광 표시장치와 유기물의 발광층을 포함하는 유기 발광 표시장치로 대별된다. 이때, 유기 발광 표시장치는 전계발광 표시장치라고 불리기도 한다.Among the flat panel displays, a light emitting display device is a self-light emitting device that emits a fluorescent material by recombination of electrons and holes, and includes an inorganic light emitting display device including an inorganic light emitting layer and an organic light emitting layer according to materials and structures. It is roughly divided into. In this case, the organic light emitting diode display may be referred to as an electroluminescent display.
이러한, 발광 표시장치는 액정 표시장치와 같이 별도의 광원을 필요로 하는 수동형 발광소자에 비하여 음극선관과 같은 빠른 응답속도를 가지는 장점을 갖고 있다.Such a light emitting display device has an advantage of having a fast response speed, such as a cathode ray tube, compared to a passive light emitting device requiring a separate light source like a liquid crystal display device.
도 1은 일반적인 발광 표시장치의 화소를 나타내는 회로도이다.1 is a circuit diagram illustrating a pixel of a general light emitting display device.
도 1을 참조하면, 일반적인 발광 표시장치의 각 화소(11)는 주사선(Sn)과 데이터선(Dm)의 교차영역에 인접하도록 배치된다. 이러한, 각 화소(11)는 주사선(Sn)에 주사신호가 인가될 때 선택되고, 데이터선(Dm)에 공급되는 데이터 신호에 상응하는 빛을 발생하게 된다.Referring to FIG. 1, each
이를 위해, 각 화소(11)는 제 1 전원(VDD)과, 제 2 전원(VSS), 발광소자(OLED) 및 화소회로(40)를 구비한다.To this end, each
발광소자(OLED)의 애노드 전극은 화소회로(40)에 접속되고, 캐소드 전극은 제 2 전원(VSS)에 접속된다. 이때, 발광소자(OLED)는 유기발광소자가 될 수 있다.The anode electrode of the light emitting element OLED is connected to the
유기발광소자는 애노드 전극과 캐소드 전극 사이에 형성된 유기물의 발광층(Emitting Layer : EML), 전자 수송층(Electron Transport Layer : ETL) 및 정공 수송층(Hole Transport Layer : HTL)을 포함한다. 또한, 유기발광소자는 전자 주입층(Electron Injection Layer : EIL)과 정공 주입층(Hole Injection Layer : HIL)을 추가적으로 포함할 수 있다. 이러한, 유기발광소자에서 애노드 전극과 캐소드 전극 사이에 전압을 인가하면 캐소드 전극으로부터 발생된 전자는 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 애노드 전극으로부터 발생된 정공은 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 된다.The organic light emitting diode includes an emission layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) of an organic material formed between the anode electrode and the cathode electrode. The organic light emitting diode may further include an electron injection layer (EIL) and a hole injection layer (HIL). In the organic light emitting diode, when a voltage is applied between the anode electrode and the cathode electrode, electrons generated from the cathode electrode move toward the light emitting layer through the electron injection layer and the electron transport layer, and holes generated from the anode electrode are transferred to the hole injection layer and the hole transport layer. It moves to the light emitting layer through. Accordingly, in the light emitting layer, light is generated by collision between electrons and holes supplied from the electron transporting layer and the hole transporting layer and recombination.
화소회로(40)는 제 1 및 제 2 트랜지스터(M1, M2) 및 커패시터(C)를 구비한다. 여기서, 제 2 트랜지스터(M2) 및 제 1 트랜지스터(M1)는 P 타입 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, Metal-Oxide Semiconductor Field Effect Transistor)이다. 한편, 제 2 전원(VSS)은 제 1 전원(VDD)보다 낮은 전압레벨을 가지며, 그라운드 전압레벨을 가질 수 있다.The
제 1 트랜지스터(M1)의 게이트 전극은 주사선(Sn)에 접속되고, 소스 전극은 데이터선(Dm)에 접속됨과 아울러 드레인 전극은 제 1 노드(N1)에 접속된다. 이러한, 제 1 트랜지스터(M1)는 주사선(Sn)에 공급되는 주사신호에 응답하여 데이터선(Dm)으로부터의 데이터 신호를 제 1 노드(N1)에 공급한다.The gate electrode of the first transistor M1 is connected to the scan line Sn, the source electrode is connected to the data line Dm, and the drain electrode is connected to the first node N1. The first transistor M1 supplies the data signal from the data line Dm to the first node N1 in response to the scan signal supplied to the scan line Sn.
커패시터(C)는 주사선(Sn)에 주사신호가 공급되는 구간에 제 1 트랜지스터(M1)를 통해 제 1 노드(N1) 상에 공급되는 데이터 신호에 대응되는 전압을 저장한 후, 제 1 트랜지스터(M1)가 오프되면 제 2 트랜지스터(M2)의 온 상태를 한 프레임 동안 유지시키게 된다.The capacitor C stores a voltage corresponding to the data signal supplied on the first node N1 through the first transistor M1 in a section in which the scan signal is supplied to the scan line Sn, and then the first transistor ( When M1 is off, the on state of the second transistor M2 is maintained for one frame.
제 2 트랜지스터(M2)의 게이트 전극은 제 1 트랜지스터(M1)의 드레인 전극과 커패시터(C)가 공통으로 접속된 제 1 노드(N1)에 접속되고, 소스 전극은 제 1 전원(VDD)에 접속됨과 아울러 드레인 전극은 발광소자(OLED)의 애노드 전극에 접속된다. 이러한, 제 2 트랜지스터(M2)는 데이터 신호에 따라 제 1 전원(VDD)으로부터 발광소자(OLED)에 공급되는 데이터 신호에 대응되는 전류량을 조절하게 된다. 이에 따라, 발광소자(OLED)는 제 2 트랜지스터(M2)를 통해 제 1 전원(VDD)으로부터 공급되는 전류에 의해 발광하게 된다.The gate electrode of the second transistor M2 is connected to the first node N1 to which the drain electrode and the capacitor C of the first transistor M1 are commonly connected, and the source electrode is connected to the first power source VDD. In addition, the drain electrode is connected to the anode electrode of the light emitting element OLED. The second transistor M2 adjusts the amount of current corresponding to the data signal supplied from the first power supply VDD to the light emitting element OLED according to the data signal. Accordingly, the light emitting device OLED emits light by a current supplied from the first power supply VDD through the second transistor M2.
이와 같은, 화소들(11)의 구동을 설명하면 다음과 같다. 먼저, 주사선(Sn)에 로우(LOW) 상태의 주사신호가 공급되는 구간에서는 제 1 트랜지스터(M1)가 턴-온된다. 이로 인하여, 데이터선(Dm)에 공급되는 데이터 신호는 제 1 트랜지스터(M1)와 제 1 노드(N1)를 통해 제 2 트랜지스터(M2)의 게이트 전극에 공급된다. 이때, 커패시터(C)는 제 2 트랜지스터(M2)의 게이트 전극과 제 1 전원(VDD)간의 차전압을 저장하게 된다.The driving of the
이에 따라, 제 2 트랜지스터(M2)는 제 1 노드(N1)의 전압에 따라 턴-온되어 데이터 신호에 상응하는 전류를 발광소자(OLED)에 공급하게 된다. 따라서, 발광소자(OLED)는 제 2 트랜지스터(M2)로부터 공급되는 전류에 의해 발광하여 화상을 표시하게 된다.Accordingly, the second transistor M2 is turned on according to the voltage of the first node N1 to supply a current corresponding to the data signal to the light emitting device OLED. Accordingly, the light emitting element OLED emits light by the current supplied from the second transistor M2 to display an image.
그런 다음, 주사선(Sn)에 하이(HIGH) 상태의 주사신호가 공급되는 구간에서는 커패시터(C)에 저장된 데이터 신호에 대응되는 전압에 의해 제 2 트랜지스터(M2)의 온상태가 유지됨으로써 발광소자(OLED)는 한 프레임 기간 동안 발광하여 화상을 표시하게 된다.Then, in the period in which the scan signal in the HIGH state is supplied to the scan line Sn, the on state of the second transistor M2 is maintained by the voltage corresponding to the data signal stored in the capacitor C, so that the light emitting device ( OLED) emits light for one frame period to display an image.
이러한, 일반적인 발광 표시장치는 제조공정에 의한 제 2 트랜지스터(M2)의 문턱전압(Vth)의 불균일을 보상하기 위한 보상회로를 추가적으로 구비한다. 이에 따라, 보상회로를 가지는 발광 표시장치는 옵셋(Offset) 보상 방식이나 전류 프로 그램 방식을 채택하고 있으나, 이 또한 균일한 화상을 표시하는데 한계점이 있다.Such a general light emitting display device further includes a compensation circuit for compensating for the variation of the threshold voltage Vth of the second transistor M2 by the manufacturing process. Accordingly, the light emitting display device having the compensation circuit adopts the offset compensation method or the current program method, but this also has a limitation in displaying a uniform image.
따라서, 본 발명의 목적은 트랜지스터의 특성 편차로 인한 화상 불균일 현상을 최소화할 수 있도록 한 발광 표시장치와 그의 구동방법을 제공하는데 있다.
Accordingly, it is an object of the present invention to provide a light emitting display device and a method of driving the same, which can minimize image irregularities caused by variations in characteristics of transistors.
상기 목적을 달성하기 위한 수단으로써, 본 발명의 제 1 측면은 주사신호가 공급되는 복수의 주사선들과 데이터 신호가 공급되는 복수의 데이터선들 및 복수의 전원선들에 의해 정의되는 복수의 화소들을 포함하고, 상기 각 화소는, 한 프레임의 각 서브-프레임에 대응되는 전원으로부터 상기 데이터 신호에 대응되는 전류를 출력하는 트랜지스터와 상기 트랜지스터의 문턱전압을 보상하기 위한 보상회로를 포함하는 화소회로와, 상기 화소회로로부터 출력되는 전류에 의해 발광하는 발광소자를 구비하는 발광 표시장치를 제공한다.As a means for achieving the above object, a first aspect of the present invention includes a plurality of pixels defined by a plurality of scan lines supplied with a scan signal, a plurality of data lines supplied with a data signal, and a plurality of power lines; And each pixel comprises a pixel circuit including a transistor for outputting a current corresponding to the data signal from a power source corresponding to each sub-frame of one frame, and a compensation circuit for compensating a threshold voltage of the transistor; A light emitting display device including a light emitting element that emits light by a current output from a circuit is provided.
바람직하게, 상기 발광 표시장치는 발광 제어신호가 공급되는 발광 제어선과, 초기화 전원이 공급되는 초기화 전원선을 더 구비한다.Preferably, the light emitting display device further includes a light emission control line supplied with a light emission control signal and an initialization power supply line supplied with initialization power.
본 발명의 제 2 측면은 복수의 주사선들, 복수의 데이터선들 및 복수의 전원선들에 의해 정의되며 상기 데이터선에 공급되는 데이터 신호에 대응되는 전류를 상기 전원선으로부터 공급받아 발광하는 복수의 화소들을 포함하는 화상 표시부와, 상기 주사선들에 주사신호를 공급하기 위한 주사 구동부와, 상기 데이터선에 상기 데이터 신호를 공급하기 위한 데이터 구동부와, 한 프레임의 각 서브-프레임에 대응되는 전원을 상기 전원선에 공급하기 위한 전원 공급부와, 상기 각 화소에 초기화 전원을 공급하기 위한 초기화 전원 공급부를 구비하는 발광 표시장치를 제공한다.According to a second aspect of the present invention, a plurality of pixels defined by a plurality of scan lines, a plurality of data lines, and a plurality of power lines are configured to emit light by receiving current from the power line corresponding to a data signal supplied to the data line An image display unit, a scan driver for supplying scan signals to the scan lines, a data driver for supplying the data signals to the data lines, and a power source corresponding to each sub-frame of one frame; A light emitting display device comprising: a power supply for supplying power to a pixel; and an initialization power supply for supplying power to each pixel.
바람직하게, 상기 본 발명의 제 1 및 제 2 측면에서 상기 각 화소는 각 서브-프레임마다 발광되는 밝기의 합에 의해 원하는 계조를 표시한다. 또한, 상기 데이터 신호는 상기 서브-프레임에 대응되는 i(단, i는 양의 정수)비트를 가지는 디지털 데이터 신호이다. 그리고, 상기 전원의 레벨은 상기 디지털 데이터 신호의 최상위 비트로 갈수록 높아지는 것을 특징으로 한다.Preferably, in the first and second aspects of the present invention, each pixel displays a desired gray scale by the sum of brightnesses emitted for each sub-frame. Also, the data signal is a digital data signal having i (where i is a positive integer) bit corresponding to the sub-frame. The level of the power source is increased as the most significant bit of the digital data signal.
본 발명의 제 3 측면은 복수의 주사선들과 복수의 데이터선들 및 복수의 전원선들에 의해 정의되며 상기 데이터선에 공급되는 데이터 신호에 대응되는 전류를 출력하는 트랜지스터를 포함하는 복수의 화소의 구동방법에 있어서, 제 1 주사선에 공급되는 제 1 주사신호에 따라 초기화 전원을 이용하여 상기 트랜지스터의 문턱전압에 대응되는 전압을 커패시터에 저장하는 단계와, 상기 데이터선에 상기 데이터 신호를 공급하는 단계와, 한 프레임의 각 서브-프레임에 대응되는 전원을 상기 전원선에 공급하는 단계와, 제 2 주사선에 공급되는 제 2 주사신호에 따라 상기 전원과 상기 데이터 신호의 차전압을 상기 커패시터에 저장하는 단계와, 상기 커패시터에 저장된 전압을 이용하여 상기 트랜지스터를 구동시켜 상기 전류를 상기 전원선에 공급되는 전원으로부터 출력하여 발광소자를 발광시키는 단계를 포함하는 발광 표시장치의 구동방법을 제공한다.A third aspect of the present invention is a driving method of a plurality of pixels including a transistor which is defined by a plurality of scan lines, a plurality of data lines and a plurality of power lines, and outputs a current corresponding to a data signal supplied to the data line. The method of
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시 예를 첨부된 도 2 내지 도 7을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 2 to 7 which can be easily implemented by those skilled in the art.
도 2는 본 발명의 제 1 실시 예에 따른 발광 표시장치를 나타내는 도면이다.2 is a diagram illustrating a light emitting display device according to a first embodiment of the present invention.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 발광 표시장치는 화상 표시부(110)와, 주사 구동부(120)와, 데이터 구동부(130)와, 제 1 전원 공급부(150). 제 2 전원 공급부(170) 및 초기화 전원 공급부(160)를 구비한다.Referring to FIG. 2, the light emitting display device according to the first embodiment of the present invention includes an
화상 표시부(110)는 복수의 주사선(S1 내지 SN)과 복수의 데이터선(D1 내지 DM) 및 복수의 제 1 전원선(V1 내지 VN)에 의해 정의되는 복수의 화소(111)를 포함한다. 이때, 제 1 전원선(V1 내지 VN)은 화상 표시부(110) 상에 형성된 주사선(S1 내지 SN)과 나란하도록 배치된다.The
각 화소(111)는 주사선(S1 내지 SN)에 주사신호가 인가될 때 선택되고, 데이터선(D1 내지 DM)에 공급되는 데이터 신호에 대응되는 전류를 제 1 전원선(V1 내지 VN)으로부터 공급받아 빛을 발생하게 된다. 구체적으로, 각 화소(111)는 디지털 데이터 신호의 각 비트에 대응되는 전류를 제 1 전원선(V1 내지 VN)에 공급되는 서로 다른 레벨의 제 1 전원으로부터 공급받아 발광하는 발광소자(OLED)의 밝기를 조절하여 계조를 표시함으로써 원하는 화상을 표시하게 된다.Each
주사 구동부(120)는 도시하지 않은 제어부로부터의 주사 제어신호들, 즉 스 타트펄스와 클럭신호에 응답하여 주사선들(S1 내지 SN)을 순차적으로 구동시키기 위한 주사신호를 발생하여 주사선들(S1 내지 SN)에 순차적으로 공급한다.The
데이터 구동부(130)는 제어부로부터 공급되는 데이터 제어신호들에 응답하여 제어부로부터의 i 비트 디지털 데이터 신호를 데이터선들(D1 내지 DM)을 통해 각 화소(111)에 공급한다. 즉, 데이터 구동부(130)는 i 비트 디지털 데이터 신호의 각 비트 디지털 데이터 신호를 j(단, j는 i와 같거나 큰 양의 정수)개의 서브-프레임마다 데이터선들(D1 내지 DM)에 공급한다. 이때, i 비트 디지털 데이터 신호 중 최하위 비트의 디지털 데이터 신호는 제 1 서브-프레임에 공급된다.The
제 2 전원 공급부(170)는 제 2 전원을 발생하여 각 화소(111)의 제 2 전원선에 공급한다. 이때, 제 2 전원선은 화상 표시부(110)의 전면에 형성된 각 화소(111)의 캐소드 전극에 전기적으로 접속된다.The second
초기화 전원 공급부(160)는 이전 주사선들(SN 내지 SN-1)에 공급되는 주사신호에 따라 각 화소(111)에 초기화 전원을 공급한다.The initialization
제 1 전원 공급부(150)는 한 프레임을 구성하는 j개의 서브-프레임마다 서로 다른 레벨의 제 1 전원을 발생하게 된다. 이러한, 제 1 전원 공급부(150)는 i 비트 디지털 데이터 신호의 각 비트에 따라 주사선들(S1 내지 SN)에 공급되는 주사신호에 동기되도록 제 1 전원을 제 1 전원선들(V1 내지 VN)에 순차적으로 공급한다. 이때, 제 1 전원은 i 비트의 디지털 데이터 신호 중 상위 비트로 갈수록 높은 레벨을 가지게 된다.The
도 3은 도 2에 도시된 주파수 공급부(150)를 나타내는 블록도이다.3 is a block diagram illustrating the
도 3을 도 2와 결부하면, 발광 표시장치의 주파수 공급부(150)는 전압 발생부(154), 쉬프트 레지스터부(152) 및 선택부(156)를 구비한다.Referring to FIG. 3 and FIG. 2, the
전압 발생부(154)는 서로 다른 레벨을 가지는 제 1 전원(VO)을 발생하여 선택부(156)에 공급한다.The
쉬프트 레지스터부(152)는 복수의 쉬프트 레지스터를 포함한다. 각 쉬프트 레지스터는 주사신호에 동기되어 공급되는 전압선택 시작신호(VSSS)를 순차적으로 쉬프트시켜 선택부(156)에 공급한다. 즉, 각 쉬프트 레지스터는 순차적으로 쉬프트되는 전압선택 신호를 발생하여 선택부(156)에 공급한다. 이때, 각 쉬프트 레지스터는 k 비트를 순차적으로 쉬프트시켜 전압선택 신호를 발생하여 선택부(156)에 공급한다. 여기서, i 비트 디지털 데이터 신호가 8비트이고, 8개의 서브-프레임으로 구성될 경우 각 쉬프트 레지스터는 3비트의 전압선택 신호를 발생하여 선택부(156)에 공급한다.The
선택부(156)는 복수의 전압 선택기를 포함한다. 이때, 각 전압 선택기는 아나로그 스위치가 될 수 있다. 각 전압 선택기는 각 쉬프트 레지스터로부터 공급되는 전압선택 신호에 따라 전압 발생부(154)로부터 공급되는 서로 다른 복수의 제 1 전원(VO) 중 어느 하나를 선택하여 제 1 전원선(V1 내지 VN)에 순차적으로 공급한다. 이때, 선택부(156)로부터 제 1 전원선(V1 내지 VN)에 순차적으로 공급되는 제 1 전원은 주사선(S1 내지 SN)에 공급되는 주사신호에 동기되도록 공급된다.The
도 4는 도 2에 도시된 화소(111)를 나타내는 회로도이다.FIG. 4 is a circuit diagram illustrating the
도 4를 도 2와 결부하면, 각 화소(111)는 발광소자(OLED)와, 화소회로(140)를 구비한다.Referring to FIG. 4 and FIG. 2, each
발광소자(OLED)의 애노드 전극은 화소회로(140)에 접속되고, 캐소드 전극은 제 2 전원(VSS)이 공급되는 제 2 전원선에 접속된다. 이때, 발광소자(OLED)는 유기발광소자가 될 수 있다. 유기발광소자는 애노드 전극과 캐소드 전극 사이에 형성된 유기물의 발광층(Emitting Layer : EML), 전자 수송층(Electron Transport Layer : ETL) 및 정공 수송층(Hole Transport Layer : HTL)을 포함한다. 또한, 유기발광소자는 전자 주입층(Electron Injection Layer : EIL)과 정공 주입층(Hole Injection Layer : HIL)을 추가적으로 포함할 수 있다. 이러한, 유기발광소자에서 애노드 전극과 캐소드 전극 사이에 전압을 인가하면 캐소드 전극으로부터 발생된 전자는 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 애노드 전극으로부터 발생된 정공은 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 된다.The anode electrode of the light emitting device OLED is connected to the
화소회로(140)는 제 1 내지 제 3 트랜지스터(M1, M2, M3) 및 보상회로(144)를 구비한다.The
보상회로(144)는 제 4 및 제 5 트랜지스터(M4, M5) 및 커패시터(C)를 구비한다. 여기서, 제 1 내지 제 5 트랜지스터(M1, M2, M3, M4, M5)는 P 타입 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, Metal-Oxide Semiconductor Field Effect Transistor)이다. 한편, 화소회로(140)가 P 타입 트랜지스터로 구성될 경우 제 2 전원(VSS)은 제 1 전원(VDD)보다 낮은 전압레벨을 가지며, 그라운드 전압레벨을 가질 수 있다.The
제 1 트랜지스터(M1)의 게이트 전극은 제 n 주사선(Sn)에 접속되고, 소스 전극은 데이터선(Dm)에 접속됨과 아울러 드레인 전극은 제 3 트랜지스터(M3)의 소스 전극에 접속된다. 이러한, 제 1 트랜지스터(M1)는 제 n 주사선(Sn)에 공급되는 제 1 주사신호에 따라 데이터선(Dm)으로부터의 디지털 데이터 신호를 보상회로(144)의 제 4 트랜지스터(M4)의 소스 전극에 공급한다.The gate electrode of the first transistor M1 is connected to the nth scan line Sn, the source electrode is connected to the data line Dm, and the drain electrode is connected to the source electrode of the third transistor M3. The first transistor M1 receives the digital data signal from the data line Dm in response to the first scan signal supplied to the nth scan line Sn, and the source electrode of the fourth transistor M4 of the
제 4 트랜지스터(M4)의 게이트 전극은 제 1 노드(N1)에 접속되고, 소스 전극은 제 1 트랜지스터(M1)의 드레인 전극에 접속됨과 아울러 드레인 전극은 제 1 노드(N1) 및 제 5 트랜지스터(M5)의 드레인 전극에 접속된다. 이때, 제 4 트랜지스터(M4)는 자신의 게이트 전극과 드레인 전극이 서로 전기적으로 접속됨으로써 제 1 트랜지스터(M1)의 드레인 전극과 제 5 트랜지스터(M5)의 소스 전극 사이에 다이오드 형태로 접속된다.The gate electrode of the fourth transistor M4 is connected to the first node N1, the source electrode is connected to the drain electrode of the first transistor M1, and the drain electrode is connected to the first node N1 and the fifth transistor ( It is connected to the drain electrode of M5). At this time, the fourth transistor M4 is electrically connected with its gate electrode and the drain electrode, and is connected in a diode form between the drain electrode of the first transistor M1 and the source electrode of the fifth transistor M5.
제 5 트랜지스터(M5)의 게이트 전극은 제 n-1 주사선(Sn-1)에 접속되고, 소스 전극은 제 4 트랜지스터(M3)의 드레인 전극 및 제 1 노드(N1)에 접속됨과 아울러 드레인 전극은 초기화 전원선(Vint)에 접속된다. 이러한, 제 5 트랜지스터(M5)는 제 n-1 주사선(Sn-1)에 공급되는 제 2 주사신호에 따라 초기화 전원선(Vint)으로부터의 초기화 전원을 제 1 노드(N1)에 공급한다.The gate electrode of the fifth transistor M5 is connected to the n-th scan line Sn-1, the source electrode is connected to the drain electrode and the first node N1 of the fourth transistor M3, and the drain electrode It is connected to the initialization power supply line Vint. The fifth transistor M5 supplies the initialization power from the initialization power supply line Vint to the first node N1 according to the second scan signal supplied to the n-1th scan line Sn-1.
제 2 트랜지스터(M2)의 게이트 전극은 제 1 노드(N1)에 접속되고, 소스 전극 은 제 1 전원선(Vn)에 접속됨과 아울러 드레인 전극은 제 3 트랜지스터(M3)의 소스 전극에 접속된다. 이러한, 제 2 트랜지스터(M2)는 자신의 게이트-소스간의 전압에 대응되는 전류를 제 1 전원선(Vn)으로부터 제 3 트랜지스터(M3)로 출력한다.The gate electrode of the second transistor M2 is connected to the first node N1, the source electrode is connected to the first power supply line Vn, and the drain electrode is connected to the source electrode of the third transistor M3. The second transistor M2 outputs a current corresponding to the voltage between its gate and source from the first power supply line Vn to the third transistor M3.
한편, 제 2 및 제 4 트랜지스터(M2, M4)는 전류미러(Current Mirror)를 형성하도록 상호 전기적으로 접속된다. 이에 따라, 제 2 및 제 4 트랜지스터(M2, M4)가 동일한 채널폭을 갖는 것으로 가정하면 동일한 디지털 데이터 신호에 대하여 제 2 및 제 3 트랜지스터(M2, M4) 각각에 흐르는 전류양은 동일하게 된다.On the other hand, the second and fourth transistors M2 and M4 are electrically connected to each other to form a current mirror. Accordingly, assuming that the second and fourth transistors M2 and M4 have the same channel width, the amount of current flowing through each of the second and third transistors M2 and M4 is the same for the same digital data signal.
커패시터(C)의 제 1 전극은 제 1 노드(N1), 즉 제 2 및 제 4 트랜지스터(M2, M4)의 게이트 전극에 공통으로 접속되고, 제 2 전극은 제 1 전원선(Vn)에 접속된다. 이러한, 커패시터(C)는 제 n-1 주사선(Sn-1)에 제 2 주사신호가 공급되는 구간에 제 5 트랜지스터(M5)를 통해 제 1 노드(N1)에 공급되는 초기화 전원에 상응하는 전압을 저장한다. 또한, 커패시터(C)는 제 n 주사선(Sn)에 제 1 주사신호가 공급되는 구간에 저장된 전압을 이용하여 제 2 트랜지스터(M2)를 턴-온시켜 제 1 및 제 4 트랜지스터(M1, M4)를 통해 공급되는 디지털 데이터 신호를 저장하게 된다. 이때, 커패시터(C)에 저장된 디지털 데이터 전압은 제 4 트랜지스터(M4)의 문턱전압(Vth)을 뺀 나머지가 된다.The first electrode of the capacitor C is commonly connected to the first node N1, that is, the gate electrodes of the second and fourth transistors M2 and M4, and the second electrode is connected to the first power supply line Vn. do. The capacitor C has a voltage corresponding to the initialization power supplied to the first node N1 through the fifth transistor M5 in a section in which the second scan signal is supplied to the n-1 th scan line Sn-1. Save it. In addition, the capacitor C turns on the second transistor M2 by using a voltage stored in a section in which the first scan signal is supplied to the nth scan line Sn, and thus the first and fourth transistors M1 and M4. It stores the digital data signal supplied through. At this time, the digital data voltage stored in the capacitor C becomes the remainder obtained by subtracting the threshold voltage Vth of the fourth transistor M4.
그리고, 커패시터(C)는 제 1 트랜지스터(M1)가 오프되면 저장된 전압을 이용하여 한 프레임을 구성하는 각 서브-프레임 동안 제 2 트랜지스터(M2)의 온(On) 상태를 유지시킨다. 이에 따라, 제 2 트랜지스터(M2)의 게이트-소스간 전압(Vgs)은 제 1 전원선(V1 내지 VN)에 공급되는 제 1 전원과 커패시터(C)에 저장된 디지털 데 이터 신호와 제 4 트랜지스터(M4)의 문턱전압(Vth)의 차에 해당되는 전압이 된다.When the first transistor M1 is turned off, the capacitor C maintains the on state of the second transistor M2 during each sub-frame constituting one frame using the stored voltage. Accordingly, the gate-source voltage Vgs of the second transistor M2 includes the digital data signal stored in the first power supply line V1 through VN and the capacitor C and the fourth transistor ( It becomes a voltage corresponding to the difference of the threshold voltage Vth of M4).
제 3 트랜지스터(M3)의 게이트 전극은 발광 제어선(En)에 접속되고, 소스 전극은 제 2 트랜지스터(M2)의 드레인 전극에 접속됨과 아울러 드레인 전극은 발광소자(OLED)의 애노드 전극에 접속된다. 이러한, 제 3 트랜지스터(M3)는 발광 제어선(En)에 공급되는 발광 제어신호에 따라 제 2 트랜지스터(M2)로부터 출력되는 전류를 발광소자(OLED)에 공급한다.The gate electrode of the third transistor M3 is connected to the emission control line En, the source electrode is connected to the drain electrode of the second transistor M2, and the drain electrode is connected to the anode electrode of the light emitting element OLED. . The third transistor M3 supplies the current output from the second transistor M2 to the light emitting device OLED according to the light emission control signal supplied to the light emission control line En.
이에 따라, 발광소자(OLED)는 제 3 트랜지스터(M3)를 통해 제 2 트랜지스터(M2)로부터 공급되는 전류에 의해 발광하게 된다.Accordingly, the light emitting device OLED emits light by the current supplied from the second transistor M2 through the third transistor M3.
이와 같은, 본 발명의 제 1 실시 예에 따른 발광 표시장치는 각 화소(111)의 전류 미러 형태로 형성된 제 2 및 제 4 트랜지스터(M2, M4)의 특성이 동일하여 문턱전압(Vth)이 동일하다면 커패시터(C)에는 각 비트의 디지털 데이터 신호와 제 4 트랜지스터(M4)의 문턱전압(Vth)이 저장되고, 제 2 트랜지스터(M2)의 문턱전압(Vth)을 빼므로 제 2 트랜지스터(M2)의 문턱전압(Vth)이 보상된다.As described above, the light emitting display device according to the first exemplary embodiment of the present invention has the same characteristics as that of the second and fourth transistors M2 and M4 formed in the shape of current mirrors of the
따라서, 본 발명의 제 1 실시 예에 따른 발광 표시장치의 발광소자(OLED)는 각 비트 디지털 데이터 신호에 상응하는 전류를 제 1 전원선(Vn)으로부터 공급받아 발광하게 된다. 결과적으로, 본 발명의 제 1 실시 예에 따른 발광 표시장치는 각 화소(111)마다 제 2 트랜지스터(M2)의 문턱전압(Vth)의 편차가 각 서브 프레임마다 제 1 전원선(Vn)에 공급되는 서로 다른 제 1 전원의 가중치보다 클 경우에도 각 비트 디지털 데이터 신호에 상응하는 전류를 발광소자(OLED)에 공급할 수 있다.Therefore, the light emitting device OLED of the light emitting display device according to the first embodiment of the present invention emits light by receiving a current corresponding to each bit digital data signal from the first power line Vn. As a result, in the light emitting display device according to the first embodiment of the present invention, the deviation of the threshold voltage Vth of the second transistor M2 is supplied to the first power line Vn for each subframe for each
도 5는 본 발명의 제 1 실시 예에 따른 발광 표시장치의 구동방법을 나타내는 파형도이다.5 is a waveform diagram illustrating a method of driving a light emitting display device according to a first embodiment of the present invention.
도 5를 참조하면, 본 발명의 제 1 실시 예에 따른 발광 표시장치와 그의 구동방법은 제 2 트랜지스터(M2)의 문턱전압(Vth) 변화에 의한 휘도 불균일을 방지함과 아울러 발광소자(OLED)의 밝기를 조절하여 원하는 계조를 표시하기 위하여, i 비트 디지털 데이터 신호의 각 비트에 대응되며 동일한 발광기간을 가지도록 하나의 프레임을 다수의 서브-프레임(SF1 내지 SFj)으로 분할하여 구동하게 된다. 이때, i 비트 디지털 데이터 신호일 경우에 제 1 내지 제 j 서브-프레임(SF1 내지 SFj)은 서로 다른 가중치의 밝기에 대응되는 계조를 가지며, 제 1 내지 제 j 서브-프레임(SF1 내지 SFj)의 밝기에 대응되는 계조의 비율은 20:21:22:23 :24:25:...:2i이 된다.Referring to FIG. 5, the light emitting display device and the driving method thereof according to the first embodiment of the present invention prevent luminance unevenness due to a change in the threshold voltage Vth of the second transistor M2 and also emit a light emitting device OLED. In order to display a desired gray scale by adjusting the brightness of the light source, one frame is divided into a plurality of sub-frames SF1 to SFj so as to correspond to each bit of the i-bit digital data signal and have the same emission period. In this case, in the case of an i-bit digital data signal, the first to j th sub-frames SF1 to SFj have gray levels corresponding to brightnesses of different weights, and the brightness of the first to j th sub-frames SF1 to SFj. The ratio of gradations corresponding to 2 0 : 2 1 : 2 2 : 2 3 : 2 4 : 2 5 : ...: 2 i .
도 5를 도 4와 결부하여 본 발명의 제 1 실시 예에 따른 발광 표시장치와 그의 구동방법을 설명하면 다음과 같다.Referring to FIG. 5 and FIG. 4, a light emitting display device and a driving method thereof according to the first embodiment of the present invention will be described below.
먼저, 한 프레임 중 제 1 서브-프레임(SF1)에서는 이전 주사선들(SN 내지 SN-1)에 로우(LOW) 상태의 제 2 주사신호(SSn 내지 SSn-1)가 순차적으로 공급됨으로써 제 2 각 화소(111)의 제 5 트랜지스터(M5)가 턴-온된다. 제 5 트랜지스터(M5)의 턴-온에 의해 초기화 전원선(Vint)으로부터의 초기화 전원이 제 5 트랜지스터(M5)를 통해 제 1 노드(N1)에 공급된다. 이에 따라, 제 1 노드(N1)에 공급되는 초기화 전원은 커패시터(C)에 저장된다. 그리고, 일정시간이 경과되면 로우 상태의 제 2 주사신호(SSn 내지 SSn-1)가 하이(HIGH) 상태가 되므로 제 5 트랜지스터(M5)가 오프되므로 초기화 구간이 완료된다.First, in the first sub-frame SF1 of one frame, the second scan signals SSn to SSn-1 having a low state are sequentially supplied to the previous scan lines SN to SN-1, thereby providing a second angle. The fifth transistor M5 of the
한편, 제 3 트랜지스터(M3)는 이전 주사선들(SN 내지 SN-1) 및 현재 주사선들(S1 내지 SN)에 공급되는 로우 상태의 제 1 및 제 2 주사신호(SS)가 공급되는 구간동안 발광 제어선(En)에 공급되는 하이 상태의 발광 제어신호(ES)에 의해 오프 상태가 된다.Meanwhile, the third transistor M3 emits light during a period in which the first and second scan signals SS in a low state supplied to the previous scan lines SN through SN-1 and the current scan lines S1 through SN are supplied. It is turned off by the light emission control signal ES in the high state supplied to the control line En.
그런 다음, 제 1 서브-프레임(SF1)에서는 현재 주사선들(S1 내지 SN)에 로우 상태의 제 1 주사신호(SSn 내지 SSn-1)가 공급됨으로써 각 화소(111)의 제 1 트랜지스터(M1)가 턴-온된다. 이와 동시에, 현재 주사선들(S1 내지 SN)에 공급되는 로우 상태의 제 1 주사신호(SS1 내지 SSn)에 동기되도록 제 1 전원선들(V1 내지 VN)에는 제 1 레벨의 제 1 전원(VDD1)이 공급된다. 이에 따라, 제 1 트랜지스터(M1)의 턴-온에 의해 데이터선(Dm)에 공급된 i 비트 중 제 1 비트 디지털 데이터 신호가 상기 제 1 트랜지스터(M1)를 통해 제 4 트랜지스터(M4)의 소스 전극에 공급된다. 이때, 제 4 트랜지스터(M4)는 커패시터(C)에 저장된 초기화 전원에 의해 턴-온되어 제 1 트랜지스터(M1)로부터 공급되는 제 1 비트 디지털 데이터 신호를 제 1 노드(N1)에 공급된다. 이로 인하여, 각 화소(111)의 커패시터(C)는 제 1 노드(N1)에 공급되는 제 1 비트 디지털 데이터 신호에 상응하는 전압을 저장하게 된다. 커패시터(C)에 저장되는 전압은 제 1 노드(N1) 상의 제 1 비트 디지털 데이터 신호와 상기 제 4 트랜지스터(M4)의 문턱전압(Vth)의 차가 된다.Then, in the first sub-frame SF1, the first scan signals SSn through SSn-1 in the low state are supplied to the current scan lines S1 through SN, so that the first transistor M1 of each
그런 다음, 일정시간이 경과되면 로우 상태의 제 1 주사신호(SS1 내지 SSn)가 하이 상태가 되어 제 4 트랜지스터(M4)가 오프되므로 제 2 트랜지스터(M2)는 커패시터(C)에 저장된 전압에 의해 온 상태를 유지한다. 이에 따라, 각 화소(111)의 제 2 트랜지스터(M2)는 상기 커패시터(C)에 저장된 전압에 의해 구동되어 제 1 전원선(V1 내지 VN)에 공급되는 제 1 레벨의 제 1 전원(VDD1)과 커패시터(C)에 저장된 전압의 차전압에 대응되는 전류를 제 3 트랜지스터(M3)에 공급한다.Then, when a predetermined time elapses, since the first scan signals SS1 to SSn in the low state become high and the fourth transistor M4 is turned off, the second transistor M2 is driven by the voltage stored in the capacitor C. Keep on. Accordingly, the second transistor M2 of each
이어서, 이전 주사선들(SN 내지 SN-1) 및 현재 주사선들(S1 내지 SN)에 공급되는 로우(LOW) 상태의 제 1 및 제 2 주사신호(SS)가 하이 상태가 되면, 발광 제어선(En)에 로우 상태의 발광 제어신호(ES)가 공급되어 각 화소(111)의 제 3 트랜지스터(M3)가 턴-온됨으로써 제 2 트랜지스터(M2)로부터의 전류는 제 3 트랜지스터(M3)를 통해 발광소자(OLED)에 공급된다.Subsequently, when the first and second scan signals SS in the low state supplied to the previous scan lines SN through SN-1 and the current scan lines S1 through SN become high, the emission control line ( The emission control signal ES in a low state is supplied to En so that the third transistor M3 of each
이에 따라, 발광소자(OLED)는 제 1 서브-프레임(SF1) 동안 제 1 전원선(V1 내지 VN)에 공급되는 제 1 레벨의 제 1 전원(VDD1)으로부터 제 1 비트 디지털 데이터 신호에 대응되는 전류를 제 2 및 제 3 트랜지스터(M2, M3)를 통해 공급받아 "0" 및 "20" 계조 중 어느 하나의 계조에 대응되는 밝기로 발광하게 된다. 즉, 발광소자(OLED)는 제 1 비트 디지털 데이터 신호가 "0"일 경우에 "20" 계조에 대응되는 밝기로 발광하고 "1"일 경우에 비발광하게 된다.Accordingly, the light emitting device OLED corresponds to the first bit digital data signal from the first power source VDD1 of the first level supplied to the first power lines V1 through VN during the first sub-frame SF1. Current is supplied through the second and third transistors M2 and M3 to "0" and "2 0 ". The light is emitted at a brightness corresponding to one of the gray levels. That is, the light emitting element OLED has "2 0 " when the first bit digital data signal is " 0 ". When light is emitted at a brightness corresponding to the gradation and is "1", the light is not emitted.
마찬가지로, 한 프레임 중 제 2 서브-프레임(SF2)에서 각 발광소자(OLED)는 상술한 제 1 서브-프레임(SF1)과 동일한 방식에 의해 제 2 비트 디지털 데이터 신 호에 상응하는 전류를 제 1 레벨의 제 1 전원(VDD1)보다 높은 제 2 레벨의 제 1 전원(VDD2)이 공급되는 제 1 전원선(V1 내지 VN)으로부터 공급받아 "0" 및 "21" 계조 중 어느 하나의 계조에 대응되는 밝기로 발광하게 된다.Similarly, in the second sub-frame SF2 of one frame, each of the light emitting diodes OLED receives a current corresponding to the second bit digital data signal in the same manner as the first sub-frame SF1 described above. &Quot; 0 " and " 2 1 " received from the first power lines V1 to VN supplied with the first power supply VDD2 of the second level higher than the first power supply VDD1 of the level. The light is emitted at a brightness corresponding to one of the gray levels.
이와 마찬가지로, 한 프레임 중 제 3 내지 제 j 서브-프레임(SF3 내지 SFj) 동안 발광소자(OLED)는 상술한 제 1 및 제 2 서브-프레임(SF1, SF2)과 동일한 방식에 의해 제 3 내지 제 i 비트 디지털 데이터 신호에 상응하는 전류를 점점 높아지는 제 3 내지 제 j 레벨의 제 1 전원(VDD3 내지 VDDj)이 공급되는 제 1 전원선(V1 내지 VN)으로부터 공급받아 "0" 또는 "22 내지 2i" 계조에 대응되는 밝기로 발광하게 된다.Similarly, during the third to jth sub-frames SF3 to SFj of one frame, the light emitting device OLED may be configured to have the same properties as those of the first and second sub-frames SF1 and SF2 described above. i bits, the third to the first power of the j-th level gradually increasing the current corresponding to the digital data signals (VDD3 to VDDj) when supplied from the first power supply lines (V1 to VN) are supplied to "0" or "22 to It emits light with brightness corresponding to 2 i "gradation.
이와 같은, 본 발명의 제 1 실시 예에 따른 발광 표시장치와 그의 구동방법은 보상회로(144)를 이용하여 제 2 트랜지스터(M2)의 문턱전압(Vth)을 보상함과 아울러 발광소자(OLED)의 애노드 전극에 공급되는 제 1 전원(VDD1 내지 VDDj)의 레벨을 각 서브-프레임(SF1 내지 SFj) 마다 다르게 함으로써 각 서브-프레임(SF1 내지 SFj) 동안 밝기의 합에 의해 원하는 계조를 가지는 화상을 표시할 수 있다. 또한, 본 발명의 제 1 실시 예에 따른 발광 표시장치와 그의 구동방법은 트랜지스터의 특성 편차로 인한 화상 불균일 현상을 최소화할 수 있다. 또한, 본 발명의 제 1 실시 예에 따른 발광 표시장치와 그의 구동방법은 디지털 구동방식에서 서브-프레임들(SF1 내지 SFj)의 발광기간을 동일함으로써 각 서브-프레임(SF1 내지 SFj)의 계조 표현시간을 충분하게 확보할 수 있다.As described above, the light emitting display device and the driving method thereof according to the first exemplary embodiment of the present invention compensate for the threshold voltage Vth of the second transistor M2 by using the
도 6은 본 발명의 제 2 실시 예에 따른 발광 표시장치의 화소를 나타내는 도면이고, 도 7은 본 발명의 제 2 실시 예에 따른 발광 표시장치의 구동방법을 나타내는 파형도이다.6 is a diagram illustrating a pixel of a light emitting display device according to a second embodiment of the present invention, and FIG. 7 is a waveform diagram illustrating a method of driving the light emitting display device according to the second embodiment of the present invention.
도 6 및 도 7을 참조하면, 본 발명의 제 2 실시 예에 따른 발광 표시장치의 화소는 화소회로(140)를 구성하는 트랜지스터(M1, M2)의 전도타입을 제외하고는 상술한 도 4에 도시된 본 발명의 제 1 실시 예와 동일하게 된다.6 and 7, the pixel of the light emitting display device according to the second exemplary embodiment of the present invention is described with reference to FIG. 4 except for the conduction type of the transistors M1 and M2 constituting the
즉, 본 발명의 제 2 실시 예에 따른 발광 표시장치는 N 타입의 트랜지스터들(M1, M2)을 구동하기 위한 주사신호를 제외하고는 상술한 본 발명의 제 1 실시 예와 동일하게 된다. 이에 따라, 당업자라면 상술한 본 발명의 제 1 실시 예의 설명만으로 본 발명의 제 2 실시 예를 용이하게 실시할 수 있을 것이다. 따라서, 본 발명의 제 2 실시 예에 따른 발광 표시장치와 그의 구동방법은 상술한 P 타입의 트랜지스터를 포함하는 본 발명의 제 1 실시 예에 대한 설명으로 대신하기로 한다.That is, the light emitting display device according to the second embodiment of the present invention is the same as the first embodiment of the present invention except for the scan signal for driving the N-type transistors M1 and M2. Accordingly, those skilled in the art will be able to easily implement the second embodiment of the present invention only by the above description of the first embodiment of the present invention. Therefore, the light emitting display device and the driving method thereof according to the second embodiment of the present invention will be replaced with the description of the first embodiment of the present invention including the P-type transistor.
한편, 본 발명의 실시 예에 따른 발광 표시장치 및 그의 구동방법에서 각 서브-프레임은 동일한 발광기간을 가지는 것으로 설명되었으나, 계조 표현 및 화질 개선을 위하여 서로 다른 발광기간을 가질 수 있다.Meanwhile, in the light emitting display device and the driving method thereof, each sub-frame has been described as having the same light emitting period, but may have different light emitting periods for gray scale expression and image quality improvement.
그리고, 본 발명의 실시 예에 따른 발광 표시장치 및 그의 구동방법은 전류를 제어하여 화상을 표시하는 표시장치에 동일하게 적용될 수 있다.The light emitting display device and the driving method thereof according to the embodiment of the present invention can be equally applied to a display device for displaying an image by controlling a current.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.The above detailed description and drawings are merely exemplary of the present invention, which are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Accordingly, those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical protection scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
상술한 바와 같이, 본 발명의 실시 예에 따른 발광 표시장치는 미러형 제 3 트랜지스터를 이용하여 제 2 트랜지스터의 문턱전압을 보상함과 아울러 발광소자의 애노드 전극에 공급되는 제 1 전원을 각 서브-프레임마다 다르게 함으로써 각 서브-프레임 동안 밝기의 합에 의해 원하는 계조를 가지는 화상을 표시할 수 있다. 이에 따라, 본 발명은 트랜지스터의 특성 편차로 인한 화상 불균일 현상을 최소화할 수 있다. 또한, 본 발명은 서브-프레임들의 발광기간을 동일함으로써 각 서브-프레임의 계조 표현시간을 충분하게 확보할 수 있다.
As described above, the light emitting display device according to the exemplary embodiment of the present invention compensates the threshold voltage of the second transistor using a mirror-type third transistor and supplies the first power supplied to the anode electrode of the light emitting device. By varying from frame to frame, it is possible to display an image having a desired gradation by the sum of the brightness for each sub-frame. Accordingly, the present invention can minimize the image non-uniformity caused by the variation of the characteristics of the transistor. In addition, the present invention can sufficiently secure the gray scale expression time of each sub-frame by making the light emission period of the sub-frames the same.
Claims (22)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040073662A KR100602357B1 (en) | 2004-09-15 | 2004-09-15 | Light emitting display and driving method thereof |
US11/227,973 US20060077138A1 (en) | 2004-09-15 | 2005-09-14 | Organic light emitting display and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040073662A KR100602357B1 (en) | 2004-09-15 | 2004-09-15 | Light emitting display and driving method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060025285A KR20060025285A (en) | 2006-03-21 |
KR100602357B1 true KR100602357B1 (en) | 2006-07-19 |
Family
ID=37130828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040073662A KR100602357B1 (en) | 2004-09-15 | 2004-09-15 | Light emitting display and driving method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100602357B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7796100B2 (en) | 2006-06-05 | 2010-09-14 | Samsung Mobile Display Co., Ltd. | Organic electroluminescence display and driving method thereof |
KR101289631B1 (en) | 2006-09-18 | 2013-07-30 | 엘지디스플레이 주식회사 | OrgAniC Light Emitting Diode DisplAy And Driving Method Thereof |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100793557B1 (en) | 2006-06-05 | 2008-01-14 | 삼성에스디아이 주식회사 | Organic electro luminescence display and driving method thereof |
KR100858613B1 (en) * | 2007-03-02 | 2008-09-17 | 삼성에스디아이 주식회사 | Organic Light Emitting Display Device |
KR102158826B1 (en) | 2014-02-25 | 2020-09-24 | 삼성디스플레이 주식회사 | Organic light emitting display device and method for driving the same |
KR102165431B1 (en) * | 2014-09-11 | 2020-10-15 | 엘지디스플레이 주식회사 | Organic light emitting diode display and drving method thereof |
-
2004
- 2004-09-15 KR KR1020040073662A patent/KR100602357B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7796100B2 (en) | 2006-06-05 | 2010-09-14 | Samsung Mobile Display Co., Ltd. | Organic electroluminescence display and driving method thereof |
KR101289631B1 (en) | 2006-09-18 | 2013-07-30 | 엘지디스플레이 주식회사 | OrgAniC Light Emitting Diode DisplAy And Driving Method Thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20060025285A (en) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100592644B1 (en) | Light emitting display and driving method thereof | |
JP4704100B2 (en) | Pixel and light-emitting display device having the same | |
KR101040893B1 (en) | Pixel and Organic Light Emitting Display Device Using the Same | |
KR100793557B1 (en) | Organic electro luminescence display and driving method thereof | |
US7796100B2 (en) | Organic electroluminescence display and driving method thereof | |
US20060077138A1 (en) | Organic light emitting display and driving method thereof | |
JP2006085169A (en) | Light-emitting display and driving method thereof | |
JP2010026488A (en) | Pixel and organic light emitting display device using the same | |
KR101474024B1 (en) | Organic light emitting diode display device | |
KR20140077552A (en) | Organic Light Emitting Display Device and Driving Method Thereof | |
KR100700846B1 (en) | Data driver and light emitting display for the same | |
KR20150004554A (en) | Pixel and organic light emitting display device using the same | |
KR101999759B1 (en) | Organic Light Emitting Display Device and Driving Method Thereof | |
KR100658297B1 (en) | Pixel and light emitting display having the same and driving method thereof | |
KR100602357B1 (en) | Light emitting display and driving method thereof | |
KR20140140814A (en) | Organic Light Emitting Display Device | |
KR100658271B1 (en) | Pixel and organic light emitting display using the same | |
KR100592645B1 (en) | Pixel and Driving Method of Light Emitting Display Using the Same | |
KR20080048831A (en) | Organic light emitting diode display and driving method thereof | |
KR20060031547A (en) | Pixel and light emitting display and driving method thereof | |
KR100611913B1 (en) | Data driver and light emitting display for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 14 |