KR100601979B1 - Baking apparatus for semiconductor wafer - Google Patents

Baking apparatus for semiconductor wafer Download PDF

Info

Publication number
KR100601979B1
KR100601979B1 KR1020040117014A KR20040117014A KR100601979B1 KR 100601979 B1 KR100601979 B1 KR 100601979B1 KR 1020040117014 A KR1020040117014 A KR 1020040117014A KR 20040117014 A KR20040117014 A KR 20040117014A KR 100601979 B1 KR100601979 B1 KR 100601979B1
Authority
KR
South Korea
Prior art keywords
gas
plate
wafer
semiconductor wafer
baking
Prior art date
Application number
KR1020040117014A
Other languages
Korean (ko)
Other versions
KR20060078701A (en
Inventor
이진성
이동우
김태규
박태상
이방원
임종길
정창훈
위상권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040117014A priority Critical patent/KR100601979B1/en
Priority to JP2005365941A priority patent/JP2006191032A/en
Priority to US11/318,539 priority patent/US7377776B2/en
Publication of KR20060078701A publication Critical patent/KR20060078701A/en
Application granted granted Critical
Publication of KR100601979B1 publication Critical patent/KR100601979B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B5/00—Muffle furnaces; Retort furnaces; Other furnaces in which the charge is held completely isolated
    • F27B5/04—Muffle furnaces; Retort furnaces; Other furnaces in which the charge is held completely isolated adapted for treating the charge in vacuum or special atmosphere
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B5/00—Muffle furnaces; Retort furnaces; Other furnaces in which the charge is held completely isolated
    • F27B5/06—Details, accessories, or equipment peculiar to furnaces of these types
    • F27B5/14—Arrangements of heating devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 웨이퍼의 베이킹 장치가 개시된다. 본 발명에 따르면, 핫플레이트, 상기 핫플레이트가 설치되는 것으로 상부가 개방된 용기 및 상기 용기의 상부를 덮는 커버를 구비하는 반도체 웨이퍼의 베이킹 장치에 있어서, 상기 커버는 상호 대향하여 그들 사이에 가스유동공간을 마련하는 상부플레이트와 하부플레이트 및 이들 사이의 가장자리에 마련되는 소정높이의 측벽을 구비하고, 상기 측벽에는 적어도 하나의 가스유입구가 마련되고, 상기 하부플레이트의 중앙영역에는 다수의 가스공급공이 마련되며, 상기 커버의 하부 가장자리에는 가스배출부가 마련된 소정높이의 스커트가 결합되어 있는 반도체 웨이퍼의 베이킹 장치가 제공된다.A baking apparatus for a semiconductor wafer is disclosed. According to the present invention, there is provided a baking apparatus for a semiconductor wafer having a hot plate, a container having an open top on which the hot plate is installed, and a cover covering the upper part of the container, wherein the covers face each other and gas flow therebetween. An upper plate and a lower plate for providing a space, and sidewalls having a predetermined height provided at edges therebetween, at least one gas inlet is provided in the side wall, and a plurality of gas supply holes are provided in the central region of the lower plate. The lower edge of the cover is provided with a baking device for a semiconductor wafer is coupled to a skirt of a predetermined height provided with a gas discharge portion.

Description

반도체 웨이퍼의 베이킹 장치{Baking apparatus for semiconductor wafer}Baking apparatus for semiconductor wafer

도 1은 본 발명의 제1실시예에 따른 반도체 웨이퍼의 베이킹 장치의 개략적 단면도이다.1 is a schematic cross-sectional view of a baking apparatus for a semiconductor wafer according to a first embodiment of the present invention.

도 2는 도 1에서 커버의 분해사시도이다.FIG. 2 is an exploded perspective view of the cover in FIG. 1. FIG.

도 3은 본 발명의 제2실시예에 따른 반도체 웨이퍼의 베이킹 장치의 개략적 단면도이다.3 is a schematic cross-sectional view of a baking apparatus for a semiconductor wafer according to a second embodiment of the present invention.

도 4는 도 3에서 커버의 분해사시도이다.4 is an exploded perspective view of the cover in FIG. 3.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10:웨이퍼 12:포토레지스트10: wafer 12: photoresist

20:용기 22:핫플레이트20: container 22: hot plate

40:커버 40a:상부플레이트40: Cover 40a: Upper plate

40b:하부플레이트 43:가스확산플레이트40b: lower plate 43: gas diffusion plate

43a:가스확산공 44:스커트43a: gas diffuser 44: skirt

44a:제1측벽부재 44b:제2측벽부재44a: first side wall member 44b: second side wall member

44c:제3측벽부재 45:가스배출부44c: third side wall member 45: gas discharge part

45a:제1가스배출공 45b:제2가스배출공45a: first gas discharge hole 45b: second gas discharge hole

45c:제3가스배출공 46:가스유동공간45c: third gas outlet 46: gas flow space

본 발명은 반도체 웨이퍼의 베이킹 장치에 관한 것으로, 보다 상세하게는 베이킹 공정시 웨이퍼 상에서 온도분포의 균일성이 유지되고, 퍼징효율이 향상된 반도체 웨이퍼의 베이킹 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a baking apparatus for a semiconductor wafer, and more particularly, to a baking apparatus for a semiconductor wafer in which uniformity of temperature distribution is maintained on the wafer during the baking process and the purging efficiency is improved.

본 발명의 목적은 베이킹 공정시 웨이퍼 상에서 온도분포의 균일성이 유지되고, 퍼징효율이 향상된 반도체 웨이퍼의 베이킹 장치를 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a baking apparatus for a semiconductor wafer which maintains uniformity of temperature distribution on the wafer during the baking process and improves purging efficiency.

일반적으로 반도체 소자는 이온주입공정, 박막증착공정, 확산공정, 포토리소그래피(photo lithography) 공정, 식각공정 등과 같은 다수의 공정들을 거쳐 제조된다. 이러한 공정들 중에서, 원하는 패턴을 형성하기 위한 포토리소그래피 공정은 반도체 소자 제조에 필수적으로 요구되는 공정이다. 포토리소그래피 공정은 노광 시스템을 이용하여 포토 마스크에 형성되어 있는 소정의 패턴을 기판 상에 도포된 포토레지스트(photo resist: PR)에 형성하고, 상기 포토레지스트를 식각 마스크로 이용하여 기판 상에 소정패턴의 물질막을 형성하는 공정이다. 여기에서, 포토레지스트는 감광성 수지를 말하며, 포토레지스트의 대표적 성분은 폴리머(Polymer), 솔벤트(Solvent), 감광제(Sensitizer) 등이다.In general, a semiconductor device is manufactured through a plurality of processes such as an ion implantation process, a thin film deposition process, a diffusion process, a photolithography process, an etching process and the like. Among these processes, a photolithography process for forming a desired pattern is an essential step for manufacturing a semiconductor device. In the photolithography process, a predetermined pattern formed on a photomask is formed on a photoresist (PR) coated on a substrate using an exposure system, and the predetermined pattern on the substrate is used on the substrate using the photoresist as an etching mask. It is a process of forming a material film. Here, the photoresist refers to a photosensitive resin, and representative components of the photoresist are a polymer, a solvent, a photosensitizer, and the like.

상기 포토리소그래피(photo lithography) 공정은 베이킹(baking) 공정을 포함한다. 구체적으로 상기 포토리소그라피 공정에서, 포토레지스트를 기판 상에 도 포하기 전 또는 후에 기판을 가열하는 공정이 포함되는데, 이를 베이킹 공정이라 한다. 상기 베이킹 공정에서 상기 포토레지스트 내에 포함되어 있는 유기용매, 예를 들어 솔벤트가 퓸(fume)의 형태로 제거된다.The photo lithography process includes a baking process. Specifically, in the photolithography process, a process of heating the substrate before or after applying the photoresist on the substrate is included, which is called a baking process. In the baking process, an organic solvent, for example, a solvent, included in the photoresist is removed in the form of fume.

베이킹 공정은 일반적으로 다음의 네 단계 공정을 포함한다. 첫 번째는 포토레지스트를 기판 상에 도포하기 전에 기판을 소정의 온도로 가열하여 기판 표면의 유기물이나 수분을 제거하는 프리 베이킹(pre-baking) 단계이다. 두 번째는 포토레지스트를 기판 상에 도포한 직후에 행하는 소프트 베이킹(soft-baking) 단계이다. 세 번째는 포토레지스트를 노광시킨 후에 행하는 노광후 베이킹(post exposure -baking) 단계이다. 마지막 네 번째는 노광 후 변형된 포토레지스트를 현상(develop)한 후에 행하는 하드 베이킹(hard-baking) 단계이다.The baking process generally includes the following four steps. The first is a pre-baking step in which the substrate is heated to a predetermined temperature to remove organic matter or moisture from the surface of the substrate before the photoresist is applied onto the substrate. The second is a soft-baking step performed immediately after the photoresist is applied onto the substrate. The third is a post exposure -baking step performed after exposing the photoresist. The fourth and last is a hard-baking step performed after developing the deformed photoresist after exposure.

상기와 같은 베이킹 공정이 수행되는 베이킹 장치는, 일반적으로 포토레지스트가 도포된 웨이퍼를 가열하는 핫플레이트 및 상기 핫플레이트가 설치되는 챔버를 구비한다. 베이킹시 포토레지스트로부터 발생되는 퓸을 챔버 외부로 배출하기 위하여 상기 챔버 내부에 퍼징가스(purging gas), 예를 들어 N2 가스가 공급된다. 이 때, 상기 퍼징가스는 웨이퍼의 온도편차를 발생시키는 요소로 작용하여, 그 결과 상기 웨이퍼 상에 집적되는 반도체 소자의 임계치수(critical dimension)에 큰 영향을 미친다. 베이킹 공정에 있어서 베이킹 장치의 열적 안정도는 매우 중요한 요소로 작용한다. 베이킹 장치의 열적 안정도가 떨어질 경우, 반도체 기술의 고집적화가 요구하는 정밀도를 충족시킬 수 없다. 상기와 같은 베이킹 공정에서 중요한 점 은 웨이퍼를 균일하게 가열하는 것이다.Baking apparatus in which the baking process as described above is generally provided with a hot plate for heating the wafer on which the photoresist is applied and a chamber in which the hot plate is installed. A purging gas, for example N 2 gas, is supplied inside the chamber to discharge the fume generated from the photoresist out of the chamber during baking. At this time, the purging gas acts as a factor for generating a temperature deviation of the wafer, and as a result, has a great influence on the critical dimension of the semiconductor device integrated on the wafer. The thermal stability of the baking apparatus is a very important factor in the baking process. If the thermal stability of the baking apparatus is poor, the accuracy required for high integration of semiconductor technology may not be met. An important point in such a baking process is to evenly heat the wafer.

따라서, 베이킹 공정에서 퍼징가스가 웨이퍼에 미치는 영향을 최소화하면서, 동시에 베이킹시 포토레지스트에서 발생되는 퓸을 용이하게 배출할 수 있는 베이킹 장치의 개발이 요구된다.Accordingly, there is a need for the development of a baking apparatus that can easily discharge the fume generated from the photoresist during baking while minimizing the influence of the purging gas on the wafer in the baking process.

본 발명에 따르면,According to the invention,

핫플레이트, 상기 핫플레이트가 설치되는 것으로 상부가 개방된 용기 및 상기 용기의 상부를 덮는 커버를 구비하는 반도체 웨이퍼의 베이킹 장치에 있어서,In the baking apparatus of the semiconductor wafer which has a hotplate, the container in which the hotplate was installed and the upper part opened, and the cover which covers the upper part of the said container,

상기 커버는 상호 대향하여 그들 사이에 가스유동공간을 마련하는 상부플레이트와 하부플레이트 및 이들 사이의 가장자리에 마련되는 소정높이의 측벽을 구비하고,The cover has a top plate and a lower plate and a side wall of a predetermined height provided at the edge between them to provide a gas flow space therebetween facing each other,

상기 측벽에는 적어도 하나의 가스유입구가 마련되고,At least one gas inlet is provided on the side wall,

상기 하부플레이트의 중앙영역에는 다수의 가스공급공이 마련되며,A plurality of gas supply holes are provided in the central region of the lower plate,

상기 커버의 하부 가장자리에는 가스배출부가 마련된 소정높이의 스커트가 결합되어 있는 반도체 웨이퍼의 베이킹 장치가 제공된다.The lower edge of the cover is provided with a baking apparatus for a semiconductor wafer is coupled to a skirt of a predetermined height provided with a gas discharge portion.

바람직하게, 상기 스커트는 다겹의 측벽부재를 포함할 수 있으며, 상기 측벽부재에는 적어도 하나의 가스배출공이 마련된다.Preferably, the skirt may include multiple sidewall members, and the sidewall members are provided with at least one gas discharge hole.

또한, 상기 하부플레이트의 가스공급공으로부터 유입되는 가스를 상기 핫플레이트 위에 균일하게 확산시키는 것으로 다수의 가스확산공이 마련된 가스확산플레이트가 상기 하부플레이트와 핫플레이트 사이에 더 설치될 수 있다.In addition, a gas diffusion plate provided with a plurality of gas diffusion holes may be further installed between the lower plate and the hot plate by uniformly diffusing the gas flowing from the gas supply hole of the lower plate on the hot plate.

이하 첨부된 도면을 참조하면서 본 발명에 따른 반도체 웨이퍼의 베이킹 장치의 바람직한 실시예를 상세히 설명한다.Hereinafter, a preferred embodiment of a baking apparatus for a semiconductor wafer according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1실시예에 따른 반도체 웨이퍼의 베이킹 장치의 개략적 단면도이며, 도 2는 도 1에서 커버의 분해사시도이다.1 is a schematic cross-sectional view of a baking apparatus of a semiconductor wafer according to a first embodiment of the present invention, Figure 2 is an exploded perspective view of the cover in FIG.

도 1 및 도 2를 함께 참조하면, 본 발명에 따른 반도체 웨이퍼의 베이킹 장치는 핫플레이트(22), 상부가 개방된 용기(20), 상기 용기(20)의 상부를 덮는 커버(40) 및 상기 커버(40)의 하부에 결합되는 스커트(44)를 구비한다.1 and 2 together, the baking apparatus for a semiconductor wafer according to the present invention includes a hot plate 22, a container 20 having an open top, a cover 40 covering an upper part of the container 20, and the A skirt 44 is coupled to the bottom of the cover 40.

상기 핫플레이트(22) 위에 포토레지스트(12)가 도포된 웨이퍼(10)가 장착되며, 상기 핫플레이트(22)에 의해 상기 웨이퍼(10)가 소정온도로 가열된다.The wafer 10 having the photoresist 12 coated thereon is mounted on the hot plate 22, and the wafer 10 is heated to a predetermined temperature by the hot plate 22.

상기 용기(20)의 상부는 개방되어 있으며, 그 내부에 상기 핫플레이트(22)가 설치된다.The upper portion of the container 20 is open, the hot plate 22 is installed therein.

상기 커버(40)는 상호 대향하는 상부플레이트(40a), 하부플레이트(40b) 및 그들 사이의 가장자리에 마련된 소정높이의 측벽(40c)을 구비한다. 상기 측벽(40c)에는 적어도 하나의 가스유입구(41)가 마련되며, 상기 하부플레이트(40b)의 중앙영역에는 다수의 가스공급공(42)이 마련된다. 이와 같은 구조를 가지는 상기 커버(40)는 상기 상부플레이트(40a)와 하부플레이트(40b)의 사이에 소정폭의 가스유동공간(46)을 가진다. 따라서, 상기 가스유입구(41)를 통해 유입되는 퍼징가스(purging gas), 예를 들어 N2 가스는 상기 상부플레이트(40a)와 하부플레이트(40b) 사이의 가스유동공간(46)을 지나치면서 먼저 예열되고, 그 다음에 상기 하부플레이 트(40b)에 마련된 다수의 가스공급공(42)을 통과하여 상기 핫플레이트(22) 위에 공급된다.The cover 40 has an upper plate 40a, a lower plate 40b, and sidewalls 40c of a predetermined height provided at edges therebetween. At least one gas inlet 41 is provided at the side wall 40c, and a plurality of gas supply holes 42 are provided at the central region of the lower plate 40b. The cover 40 having such a structure has a gas flow space 46 having a predetermined width between the upper plate 40a and the lower plate 40b. Accordingly, purging gas, for example, N 2 gas, introduced through the gas inlet 41 passes first through the gas flow space 46 between the upper plate 40a and the lower plate 40b. It is preheated and then supplied to the hot plate 22 through a plurality of gas supply holes 42 provided in the lower plate 40b.

또한, 상기 커버(40)의 하부 가장자리에는 소정높이의 스커트(44)가 결합되어 있으며, 상기 스커트(44)에는 가스배출부(45)가 마련되어 있다. 상기 가스배출부(45)는 상기 용기(20)내의 퍼징가스 및 상기 포토레지스트(12)로부터 발생되는 퓸(fume)이 상기 용기(20)의 외부로 배출되는 경로를 제공한다. 바람직하게, 상기 스커트(44)는 다겹의 측벽부재(44a, 44b, 44c)를 포함할 수 있으며, 각각의 측벽부재(44a, 44b, 44c)에는 적어도 하나의 가스배출공(45a, 45b, 45c)이 마련된다. 상기 스커트(44)가 다겹의 측벽으로 형성되어, 상기 퍼징가스 및 퓸의 배출이 느려질 수 있다. 따라서, 상기 웨이퍼(10) 표면에 저속의 균일한 퍼징가스 흐름이 형성되어 와류발생이 감소될 수 있다.In addition, a skirt 44 having a predetermined height is coupled to the lower edge of the cover 40, and the gas outlet 45 is provided at the skirt 44. The gas discharge part 45 provides a path through which the purge gas in the container 20 and the fume generated from the photoresist 12 are discharged to the outside of the container 20. Preferably, the skirt 44 may include multiple sidewall members 44a, 44b, 44c, and each sidewall member 44a, 44b, 44c has at least one gas discharge hole 45a, 45b, 45c. ) Is prepared. Since the skirt 44 is formed of multiple sidewalls, the purging gas and the fume may be discharged slowly. Therefore, a low speed uniform purge gas flow may be formed on the surface of the wafer 10 to reduce vortex generation.

본 발명에 따르면, 핫플레이트(22) 위에 장착되는 웨이퍼(10)의 전면에 퍼징가스(purging gas)가 균일하게 공급되어, 퍼징시 웨이퍼(10) 표면에서의 온도편차가 작다. 또한, 웨이퍼(10) 표면에서 저속의 균일한 퍼징가스의 기류가 형성되어, 퍼징가스 기류에 의한 와류발생이 적고 안정된 흐름의 배기가 이루어진다.According to the present invention, purging gas is uniformly supplied to the entire surface of the wafer 10 mounted on the hot plate 22, so that the temperature deviation at the surface of the wafer 10 is small at the time of purging. In addition, a low speed uniform purge gas stream is formed on the surface of the wafer 10, so that vortex generation due to the purge gas air stream is less, and a stable flow is exhausted.

또한, 상기 퍼징가스는 상부(40a) 및 하부플레이트(40b) 사이의 가스유동공간(46)에서 미리 예열되며, 상기 퍼징가스의 유입에도 불구하고 상기 웨이퍼(10) 전면에서 온도분포의 균일성이 유지된다. 실험적으로, 이와 같은 베이킹 장치에서 퍼징시 직경 300mm의 웨이퍼에서 발생되는 최대온도편차는 약 0.1℃이었으며, 열적으로 매우 안정된 상태를 보였다. 이와 같은 반도체 웨이퍼의 베이킹 장치에 의하 면, 베이킹 공정에서 퍼징가스가 웨이퍼에 미치는 영향이 최소화되어, 웨이퍼 상에서 온도분포의 균일성이 유지되며, 또한 퍼징효율이 향상된다.In addition, the purging gas is preheated in the gas flow space 46 between the upper 40a and the lower plate 40b, and the uniformity of the temperature distribution on the entire surface of the wafer 10 despite the introduction of the purging gas. maintain. Experimentally, the maximum temperature deviation generated in the wafer 300mm in diameter during purging in such a baking device was about 0.1 ° C., which showed a very thermally stable state. Such a baking apparatus for a semiconductor wafer minimizes the effect of purging gas on the wafer in the baking process, thereby maintaining uniformity of temperature distribution on the wafer and improving purging efficiency.

도 3은 본 발명의 제2실시예에 따른 반도체 웨이퍼의 베이킹 장치의 개략적 단면도이며, 도 4는 도 3에서 커버의 분해사시도이다. 상기 제1실시예와 동일한 구성요소에 대하여는 동일한 참조번호를 그대로 사용기로 하고, 동일한 설명은 생략하기로 한다.3 is a schematic cross-sectional view of a baking apparatus for a semiconductor wafer according to a second embodiment of the present invention, and FIG. 4 is an exploded perspective view of the cover of FIG. 3. The same reference numerals are used for the same components as those in the first embodiment, and the same descriptions will be omitted.

도 3 및 도 4를 참조하면, 본 발명의 제2실시예에 따른 반도체 웨이퍼의 베이킹 장치는 상기 제1실시예와 거의 동일한 구성요소를 가지며, 다만 상기 하부플레이트(40b)와 핫플레이트(22) 사이에 가스확산플레이트(43)가 더 설치된다는 점에 차이가 있다. 상기 가스확산플레이트(43)에는 다수의 가스확산공(43a)이 마련되어, 상기 하부플레이트(40b)의 가스공급공(42)으로부터 공급되는 가스가 상기 핫플레이트(22) 위에 균일하게 확산될 수 있다. 따라서, 핫플레이트(22) 위에 장착되는 웨이퍼(10)의 전면에 퍼징가스(purging gas)가 균일하게 공급될 수 있어, 퍼징시 웨이퍼(10) 표면에서의 온도편차가 작다.3 and 4, the baking apparatus of the semiconductor wafer according to the second embodiment of the present invention has substantially the same components as the first embodiment, except that the lower plate 40b and the hot plate 22 are used. There is a difference in that the gas diffusion plate 43 is installed in between. A plurality of gas diffusion holes 43a may be provided in the gas diffusion plate 43 so that the gas supplied from the gas supply holes 42 of the lower plate 40b may be uniformly diffused on the hot plate 22. . Therefore, purging gas may be uniformly supplied to the entire surface of the wafer 10 mounted on the hot plate 22, so that the temperature deviation at the surface of the wafer 10 is small at the time of purging.

상기와 같은 본 발명에 따르면, 핫플레이트 위에 장착되는 웨이퍼의 전면에 퍼징가스(purging gas)가 균일하게 공급되어, 퍼징시 웨이퍼 표면에서의 온도편차가 작다. 또한, 웨이퍼 표면에서 저속의 균일한 퍼징가스의 기류가 형성되어, 퍼징가스 기류에 의한 와류발생이 적고 안정된 흐름의 배기가 이루어진다.According to the present invention as described above, the purging gas (purging gas) is uniformly supplied to the entire surface of the wafer mounted on the hot plate, the temperature deviation at the wafer surface during purging is small. In addition, a low-speed uniform purge gas stream is formed on the wafer surface, so that vortex generation due to the purge gas air stream is less, and a stable flow is exhausted.

또한, 상기 퍼징가스는 상부 및 하부플레이트 사이의 가스유동공간에서 미리 예열되며, 상기 퍼징가스의 유입에도 불구하고 상기 웨이퍼 전면에서 온도분포의 균일성이 유지된다. 이와 같은 베이킹 장치에서 퍼징시 직경 300mm의 웨이퍼에서 발생되는 최대온도편차는 약 0.1℃이었으며, 열적으로 매우 안정된 상태를 보였다. 따라서, 베이킹 공정시 웨이퍼에서의 온도편차가 작으며, 웨이퍼의 온도가 용이하게 제어될 수 있다.In addition, the purging gas is preheated in the gas flow space between the upper and lower plates, and the uniformity of the temperature distribution is maintained in front of the wafer despite the introduction of the purging gas. In the baking apparatus, the maximum temperature deviation generated in the wafer having a diameter of 300 mm during purging was about 0.1 ° C., which showed a thermally stable state. Therefore, the temperature deviation in the wafer during the baking process is small, and the temperature of the wafer can be easily controlled.

또한, 본 발명에 따르면 웨이퍼 위에 도포된 포토레지스트(photo resist)의 베이킹시에 상기 포토레지스트로부터 발생되는 퓸(fume)이 커버에 결합된 스커트의 배출부를 통해 용기의 외부로 용이하게 배출될 수 있다. 따라서, 상기 퓸의 잔류파티클이 상기 웨이퍼에 미치는 영향이 작다.In addition, according to the present invention, during baking of the photoresist applied on the wafer, fumes generated from the photoresist may be easily discharged to the outside of the container through the discharge portion of the skirt coupled to the cover. . Therefore, the effect of the residual particles of the fume on the wafer is small.

이와 같은 반도체 웨이퍼의 베이킹 장치에 의하면, 베이킹 공정에서 퍼징가스가 웨이퍼에 미치는 영향이 최소화되어, 웨이퍼 상에서 온도분포의 균일성이 유지되며, 또한 퍼징효율이 향상된다.According to the baking apparatus of such a semiconductor wafer, the influence of the purging gas on the wafer in the baking process is minimized, thereby maintaining uniformity of temperature distribution on the wafer and further improving purging efficiency.

이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.While some exemplary embodiments have been described and illustrated in the accompanying drawings in order to facilitate understanding of the present invention, it should be understood that these embodiments merely illustrate the broad invention and do not limit it, and the invention is illustrated and described. It is to be understood that the invention is not limited to structured arrangements and arrangements, as various other modifications may occur to those skilled in the art.

Claims (4)

핫플레이트, 상기 핫플레이트가 설치되는 것으로 상부가 개방된 용기 및 상 기 용기의 상부를 덮는 커버를 구비하는 반도체 웨이퍼의 베이킹 장치에 있어서,In the baking apparatus of the semiconductor wafer which has a hotplate, the container which the upper part opened by the said hotplate being installed, and the cover which covers the upper part of the said container, 상기 커버는 상호 대향하여 그들 사이에 가스유동공간을 마련하는 상부플레이트와 하부플레이트 및 이들 사이의 가장자리에 마련되는 소정높이의 측벽을 구비하고,The cover has a top plate and a lower plate and a side wall of a predetermined height provided at the edge between them to provide a gas flow space therebetween facing each other, 상기 측벽에는 적어도 하나의 가스유입구가 마련되고,At least one gas inlet is provided on the side wall, 상기 하부플레이트의 중앙영역에는 다수의 가스공급공이 마련되며,A plurality of gas supply holes are provided in the central region of the lower plate, 상기 커버의 하부 가장자리에는 가스배출부가 마련된 소정높이의 스커트가 결합되어 있는 것을 특징으로 하는 반도체 웨이퍼의 베이킹 장치.And a skirt having a predetermined height having a gas discharge portion coupled to a lower edge of the cover. 제 1 항에 있어서,The method of claim 1, 상기 스커트는 다겹의 측벽부재를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 베이킹 장치.And the skirt comprises multiple sidewall members. 제 2 항에 있어서,The method of claim 2, 상기 측벽부재에는 적어도 하나의 가스배출공이 마련된 것을 특징으로 하는 반도체 웨이퍼의 베이킹 장치.At least one gas discharge hole is provided in the sidewall member. 제 1 항에 있어서,The method of claim 1, 상기 하부플레이트의 가스공급공으로부터 유입되는 가스를 상기 핫플레이트 위에 균일하게 확산시키는 것으로 다수의 가스확산공이 마련된 가스확산플레이트가 상기 하부플레이트와 핫플레이트 사이에 더 설치된 것을 특징으로 하는 반도체 웨이퍼의 베이킹 장치.The gas diffusion plate having a plurality of gas diffusion holes is further provided between the lower plate and the hot plate by uniformly diffusing the gas flowing from the gas supply hole of the lower plate on the hot plate. .
KR1020040117014A 2004-12-30 2004-12-30 Baking apparatus for semiconductor wafer KR100601979B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040117014A KR100601979B1 (en) 2004-12-30 2004-12-30 Baking apparatus for semiconductor wafer
JP2005365941A JP2006191032A (en) 2004-12-30 2005-12-20 Baking apparatus of semiconductor wafer
US11/318,539 US7377776B2 (en) 2004-12-30 2005-12-28 Semiconductor wafer baking apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117014A KR100601979B1 (en) 2004-12-30 2004-12-30 Baking apparatus for semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20060078701A KR20060078701A (en) 2006-07-05
KR100601979B1 true KR100601979B1 (en) 2006-07-18

Family

ID=36652247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117014A KR100601979B1 (en) 2004-12-30 2004-12-30 Baking apparatus for semiconductor wafer

Country Status (3)

Country Link
US (1) US7377776B2 (en)
JP (1) JP2006191032A (en)
KR (1) KR100601979B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4527670B2 (en) * 2006-01-25 2010-08-18 東京エレクトロン株式会社 Heat treatment apparatus, heat treatment method, control program, and computer-readable storage medium
KR101914721B1 (en) * 2011-10-31 2018-11-02 세메스 주식회사 Substrate processing apparatus
USD732094S1 (en) * 2012-07-20 2015-06-16 Ivoclar Vivadent Ag Firing plate for a dental furnace
KR101440953B1 (en) * 2013-06-04 2014-09-17 한화테크엠주식회사 Heater
JP6495025B2 (en) 2014-01-31 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Vacuum integrated hard mask processing and equipment
DE102014117228B4 (en) * 2014-11-25 2022-10-20 Suss Microtec Lithography Gmbh Baking device for a wafer coated with a coating containing a solvent
KR20210076999A (en) 2018-11-14 2021-06-24 램 리써치 코포레이션 Methods for making useful hard masks in next-generation lithography
CN113227909A (en) * 2018-12-20 2021-08-06 朗姆研究公司 Dry development of resists
KR20220031649A (en) * 2019-06-28 2022-03-11 램 리써치 코포레이션 Bake Strategies to Improve Lithographic Performance of Metal-Containing Resists
KR102539806B1 (en) 2020-01-15 2023-06-05 램 리써치 코포레이션 Underlayer for photoresist adhesion and dose reduction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037189U (en) * 1999-06-30 1999-10-05 이영원 Bake apparatus for semiconductive wafer
KR20010046452A (en) * 1999-11-12 2001-06-15 윤종용 Bake unit for semiconductor photolithography process
JP2001274051A (en) 2000-03-28 2001-10-05 Tokyo Electron Ltd Thermal processing device
KR20040107987A (en) * 2003-06-16 2004-12-23 한국디엔에스 주식회사 Apparatus and method for manufacturing semiconductor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885602B2 (en) * 1993-03-11 1999-04-26 大日本スクリーン製造株式会社 Multi-stage heat treatment equipment
JP3247976B2 (en) * 1993-09-06 2002-01-21 東京エレクトロン株式会社 Heat treatment equipment
US5588827A (en) * 1993-12-17 1996-12-31 Brooks Automation Inc. Passive gas substrate thermal conditioning apparatus and method
JPH11121324A (en) * 1997-10-13 1999-04-30 Dainippon Screen Mfg Co Ltd Substrate-heating device
JP3555743B2 (en) * 1998-09-21 2004-08-18 大日本スクリーン製造株式会社 Substrate heat treatment equipment
US6416318B1 (en) * 1999-06-16 2002-07-09 Silicon Valley Group, Inc. Process chamber assembly with reflective hot plate and pivoting lid
JP2001148281A (en) * 1999-11-22 2001-05-29 Komatsu Ltd Heating apparatus
JP3702175B2 (en) * 2000-12-19 2005-10-05 東京エレクトロン株式会社 Heat treatment apparatus and method, and pattern formation method
JP3500359B2 (en) * 2001-01-30 2004-02-23 東京エレクトロン株式会社 Heat treatment apparatus and heat treatment method, substrate treatment apparatus and substrate treatment method
JP3992480B2 (en) * 2001-11-12 2007-10-17 東京エレクトロン株式会社 Substrate processing apparatus, substrate processing method, and substrate processing system
US20030173346A1 (en) * 2002-03-18 2003-09-18 Renken Wayne Glenn System and method for heating and cooling wafer at accelerated rates
AU2003257112A1 (en) * 2002-09-10 2004-04-30 Fsi International, Inc. Thermal process station with heated lid

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037189U (en) * 1999-06-30 1999-10-05 이영원 Bake apparatus for semiconductive wafer
KR20010046452A (en) * 1999-11-12 2001-06-15 윤종용 Bake unit for semiconductor photolithography process
JP2001274051A (en) 2000-03-28 2001-10-05 Tokyo Electron Ltd Thermal processing device
KR20040107987A (en) * 2003-06-16 2004-12-23 한국디엔에스 주식회사 Apparatus and method for manufacturing semiconductor devices

Also Published As

Publication number Publication date
KR20060078701A (en) 2006-07-05
US7377776B2 (en) 2008-05-27
JP2006191032A (en) 2006-07-20
US20060151462A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
US7377776B2 (en) Semiconductor wafer baking apparatus
US7343698B2 (en) Reduced pressure drying apparatus and reduced pressure drying method
US6881058B2 (en) Apparatus for processing substrate and method of processing the same
KR101006800B1 (en) Method for improving surface roughness of processed film of substrate and apparatus for processing substrate
JP5419711B2 (en) Multi-region gas supply system for treatment system
KR100861046B1 (en) Substrate processing method and substrate processing apparatus
WO2006062795A2 (en) Protoresist strip using solvent vapor
KR100549953B1 (en) Bake device of spinner device
TWI645265B (en) Baking apparatus and baking method
JP4294893B2 (en) Substrate heat treatment apparatus, rectifying mechanism thereof, and rectifying method
KR20080046436A (en) Apparatus for baking a layer on a substrate
JP2005123651A (en) Resist film processing apparatus and method of forming resist pattern
JP2007096347A (en) Rotation compensating device of processed substrate, processing device of resist film, method for compensating rotation of processed substrate, method for processing resist film
KR20080056461A (en) Method and apparatus for baking photoresist pattern
JP2011066119A (en) Apparatus and method of manufacturing semiconductor device
TWI728428B (en) Method of treating semiconductor substrate and deposition chamber
JPH07161619A (en) Method and apparatus for baking semiconductor wafer
KR100641580B1 (en) Oven for Post Exposure Bake
KR20060109128A (en) Baking apparatus having a rotational plate
TW202314398A (en) Substrate processing apparatus
JP2001210584A (en) Sylilation apparatus and sylilaton method
CN117253786A (en) Method for manufacturing semiconductor element using extreme ultraviolet
KR100741878B1 (en) Post exposure baking apparatus
KR20060028869A (en) Bake unit of semiconductor production device
KR100646493B1 (en) Bake module of track coater for semiconductor manufacturing and cleaning method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee