KR100601176B1 - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100601176B1
KR100601176B1 KR1019990067762A KR19990067762A KR100601176B1 KR 100601176 B1 KR100601176 B1 KR 100601176B1 KR 1019990067762 A KR1019990067762 A KR 1019990067762A KR 19990067762 A KR19990067762 A KR 19990067762A KR 100601176 B1 KR100601176 B1 KR 100601176B1
Authority
KR
South Korea
Prior art keywords
gate
gate line
electrode
line
data
Prior art date
Application number
KR1019990067762A
Other languages
English (en)
Other versions
KR20010066175A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990067762A priority Critical patent/KR100601176B1/ko
Publication of KR20010066175A publication Critical patent/KR20010066175A/ko
Application granted granted Critical
Publication of KR100601176B1 publication Critical patent/KR100601176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 기판에는 기판 위에 다수의 상부 및 하부 게이트선, 상부 게이트선과 하부 게이트선을 연결하는 게이트선 연결부 그리고 게이트 패드를 포함하는 게이트 배선이 형성되어 있는데, 상부 게이트선의 일부 및 게이트선 연결부의 일부가 게이트 전극이 된다. 게이트 절연막이 게이트 배선을 덮고 있으며 게이트 절연막 상부에는 반도체층과 접촉층 패턴이 차례로 형성되어 있다. 그 위에 상부 및 하부 게이트선과 교차하는 다수의 데이터선, 데이터선과 이어진 소스 전극, 이들과 분리되어 있으며 게이트선 연결부를 중심으로 소스 전극 맞은 편에 위치하는 드레인 전극, 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 상부에는 보호 절연막이 형성되어 있으며 보호 절연막은 게이트 절연막과 함께 게이트 패드, 데이터 패드 및 드레인 전극을 드러내는 접촉구가 각각 형성되어 있다. 보호 절연막 위에는 드레인 전극과 연결되어 있는 화소 전극과 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있으며 화소 전극은 상부 및 하부 게이트선, 그리고 게이트선 연결부와 중첩되어 있다. 본 발명에서 소스 전극 및 드레인 전극은 상부 게이트선의 일부인 게이트 전극과는 완전히 중첩되어 있고 게이트선 연결부의 일부인 게이트 전극과는 일부만 중첩되어 있어 기생 용량이 작으면서도 누설 전류를 줄일 수 있다.
광누설, 기생 용량

Description

박막 트랜지스터 기판{a thin film transistor array panel}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에서 A 부분을 확대한 도면이고,
도 3a 및 도 3b는 도 1에서 각각 Ⅲa-Ⅲa´선 및 Ⅲb-Ⅲb´선을 따라 잘라 도시한 단면도이며,
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 5는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6a 및 도 6b는 도 5에서 각각 Ⅵa-Ⅵa´선 및 Ⅵb-Ⅵb´선을 따라 잘라 도시한 단면도이며,
도 7은 도 6a 및 도 6b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 8a 및 도 8b는 도 7에서 각각 Ⅷa-Ⅷa´선 및 Ⅷb-Ⅷb´선을 따라 잘라 도시한 단면도이고,
도 9는 도 8a 및 도 8b 다음 단계에서의 박막 트랜지스터 기판의 배치도이 며,
도 10a 및 도 10b는 도 9에서 각각 Ⅹa-Ⅹa´선 및 Ⅹb-Ⅹb´선을 따라 잘라 도시한 단면도이고,
도 11은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 12a 및 도 12b는 도 11에서 각각 ⅩⅡa-ⅩⅡa´선 및 ⅩⅡb-ⅩⅡb´선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 기판의 제조 방법에 대한 것이다.
박막 트랜지스터는 액정 표시 장치나 고체 촬상 소자 등에 주로 사용되며, 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 두 장의 기판 사이에 액정을 주입하고, 두 기판 사이에 인가하는 전장의 세기를 조절하여 광투과량을 조절하는 구조로 되어 있다. 두 기판 중의 하나는 박막 트랜지스터를 포함하는 기판으로 다수의 게이트 배선과 데이터 배선, 그리고 화소 전극을 포함하며, 박막을 형성하고 사진 식각하는 공정을 여러 회 반복함으로써 만들어진다.
박막 트랜지스터의 채널층은 비정질 규소로 이루어지며 비정질 규소는 빛을 받으면 전류를 흘리는 경향이 크기 때문에 이러한 누설 전류를 막는 것이 중요하 다. 또한 박막 트랜지스터의 소스 또는 드레인 전극이 게이트 전극과 중첩되면 기생 용량이 발생하여 동작이 제대로 되지 않는 문제점이 있다.
본 발명의 과제는 박막 트랜지스터의 누설 전류를 줄이고 기생 용량을 작게 하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서 박막 트랜지스터의 소스 전극과 드레인 전극은 게이트선 및 게이트선으로부터 갈라진 연결부와 중첩되어 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판에는 기판 위에 다수의 제1 게이트선과 제1 게이트선으로부터 갈라진 연결부가 형성되어 있다. 그 위에 게이트 배선을 덮고 있는 게이트 절연막, 반도체층이 차례로 형성되어 있다. 게이트 절연막 위에는 제1 게이트선과 교차하는 다수의 데이터선, 데이터선의 분지인 소스 전극, 데이터선 및 소스 전극과 분리되어 있으며 연결부를 중심으로 소스 전극과 마주 대하고 있는 드레인 전극이 형성되어 있는데, 소스 전극 및 드레인 전극은 제1 게이트선 및 연결부와 중첩되어 있다.
여기서, 소스 전극 및 드레인 전극의 일부는 제1 게이트선과 완전히 중첩되어 있고, 나머지는 연결부와 일부만 중첩되어 있으며, 데이터선은 연결부와 중첩되지 않는다.
본 발명에서 반도체층은 소스 전극과 드레인 전극 사이를 제외하고 데이터선과 소스 및 드레인 전극과 동일한 형태를 가질 수 있다.
반도체층과 데이터선, 소스 및 드레인 전극 사이에 저항성 접촉층을 더 포함할 수도 있다.
본 발명에서 소스 전극과 드레인 전극 사이의 반도체층에 형성되는 채널 영역은 데이터선과 나란한 방향으로 길게 형성할 수 있다.
한편, 본 발명에 따른 박막 트랜지스터 기판은 데이터선과 소스 및 드레인 전극을 덮고 있으며, 드레인 전극을 드러내는 접촉구를 가지고 있는 보호 절연막과 보호 절연막 상부에 형성되어 있으며, 접촉구를 통해 드레인 전극과 이어져 있는 화소 전극을 더 포함할 수 있다.
여기서, 제1 게이트선과 나란하며 제1 게이트선에 인접한 제2 게이트선을 더 포함할 수 있는데, 제2 게이트선은 연결부와 연결되어 있을 수도 있다.
또한, 본 발명에 따른 박막 트랜지스터 기판은 인접한 제1 게이트선 사이에 제1 게이트선과 나란하며 제1 게이트선과 분리되어 있는 독립 배선을 더 포함할 수도 있다.
본 발명에서는 소스 및 드레인 전극을 제1 게이트선 및 연결부와 중첩되도록 하여 소스 및 드레인 전극의 일부는 제1 게이트선과 완전히 중첩되고 나머지는 연결부와 일부만 중첩되어, 소스 및 드레인 전극이 게이트 전극과 완전히 중첩된 형태의 박막 트랜지스터에 비해서는 기생 용량이 작고, 소스 및 드레인 전극이 게이트 전극과 일부만 중첩된 형태로 이루어진 박막 트랜지스터에 비해서는 누설 전류가 작은 이점이 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장 치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따라 제조한 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에서 A 부분을 확대한 도면이며, 도 3a 및 도 3b는 각각 도 1에 도시한 박막 트랜지스터 기판을 Ⅲa-Ⅲa´선 및 Ⅲb-Ⅲb´선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 상부 게이트선(21)과 하부 게이트선(22), 상부 게이트선(21)과 하부 게이트선(22)을 연결하는 세로 방향의 게이트선 연결부(23), 상부 게이트선(21)의 한쪽 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 상부 및 하부 게이트선(21, 22)으로 전달하는 게이트 패드(26)를 포함하며, 게이트선 연결부(23)와 상부 게이트선(21)이 만나는 곳에 위치하는 상부 게이트선(21)의 일부 및 게이트선 연결부(23)의 일부가 박막 트랜지스터의 게이트 전극(24, 25)이 된다.
게이트 배선(21, 22, 23, 24, 25, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 화소 전극으로 사용되는 ITO와의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 화소 전극을 ITO로 형성하는 경우에 ITO와 접촉 특성이 좋은 물질로는 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 등이 있으며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 그 예로 들 수 있다.
게이트 배선(21, 22, 23, 24, 25, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(21, 22, 23, 24, 25, 26)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층 패턴(51, 52)이 형성되어 있다.
접촉층 패턴(51, 52) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있으며 상부 및 하부 게이트선(21, 22)과 교차하는 데이터선(61), 데이터선(61)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(61)의 분지인 박막 트랜지스터의 소스 전극(62) 및 이들과 분리되어 있으며 게이트선 연결부(23)를 중심으로 소스 전극(62)의 반대쪽에 위치하는 드레인 전극(63)을 포함한다. 여기서, 데이터선(61)은 게이트선 연결부(23)의 오른쪽에 위치하며 게이트선 연결부(23)와 중첩되지 않는다.
소스 전극(62)의 위끝은 상부 게이트선(21)의 폭 안에 위치하고, 아래끝은 상부 게이트선(21)의 폭 바깥에 위치하며 왼쪽 끝은 게이트선 연결부(23)의 폭 안에 위치한다. 이 결과, 게이트 전극(24, 25)은 게이트선(21)의 일부인 상부(24)는 폭이 넓고 게이트선 연결부(23)의 일부인 하부(25)는 폭이 좁은 형태가 된다.
또한 드레인 전극(63)의 상부(B)는 게이트 전극(24)에 완전히 중첩되어 파묻히지만 하부(C)는 게이트 전극(25)과 일부만 중첩될 뿐 나머지는 노출된다.
따라서 본 실시예에 따른 박막 트랜지스터의 상부(B)는 누설 전류가 작고 기생 용량이 큰 형태이고 하부(C)는 이와 반대로 기생 용량은 작고 누설 전류가 큰 형태이다. 이 구조는 결국 상부(B) 형태로만 된 박막 트랜지스터에 비해서는 기생 용량이 작고 하부(C) 형태로만 된 박막 트랜지스터에 비해서는 누설 전류가 작은 이점을 가진다.
데이터 배선(61, 62, 63, 64)도 게이트 배선(21, 22, 23, 24, 25, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(51, 52)은 그 하부의 반도체층(40)과 그 상부의 데이터 배선(61, 62, 63, 64)과의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(61, 62, 63, 64)과 완전히 동일한 형태를 가진다.
한편, 반도체층(40)은 박막 트랜지스터의 채널부를 제외하면 데이터 배선(61, 62, 63, 64) 및 접촉층 패턴(51, 52)과 동일한 모양을 하고 있다. 즉, 박막 트랜지스터의 채널부에서 소스 전극(62)과 드레인 전극(63)이 분리되어 있고 접촉층 패턴(51, 52)도 분리되어 있으나, 박막 트랜지스터용 반도체층(40)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(61, 62, 63, 64) 위에는 보호 절연막(70)이 형성되어 있으며, 보호 절연막(70)은 드레인 전극(63) 및 데이터 패드(64)를 드러내는 접촉구(73, 72)를 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(26)를 드러내는 접촉구(71)를 가지고 있다. 보호 절연막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호 절연막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(81)이 형성되어 있다. 화소 전극(81)은 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉구(73)를 통하여 드레인 전극(63)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(81)은 또한 이웃하는 상부 및 하부 게이트선(21, 22) 그리고 게이트선 연결부(23)와 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 한편, 게이트 패드(26) 및 데이터 패드(64) 위에는 접촉구(71, 72)를 통하여 각각 이들과 연결되는 보조 게이트 패드(82) 및 보조 데이터 패드(83)가 형성되어 있으며, 이들은 게이트 패드(26) 및 데이터 패드(64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
본 발명에서는 이중 게이트선을 형성하고 이를 연결하는 게이트선 연결부(23)를 두어 유지 용량(storage capacitance)을 형성하였으나, 도 4에서와 같이 독립 배선(27) 및 독립 배선 패드(28)을 두어 유지 용량을 형성하는 독립 배선 구조에도 적용이 가능하다. 도 4의 경우에는 이중 게이트선 구조 대신 단일 게이트선(21) 구조를 가지며 연결부(25)는 분지의 형태로 만들어진다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 5 내지 도 10b와 앞서의 도 1 내지 도 3b를 참고로 하여 상세히 설명한다.
먼저, 도 5 내지 도 6b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 사진 식각 공정을 통하여, 기판(10) 위에 상부 및 하부 게이트선(21, 22), 게이트선 연결부(23), 게이트 패드(26), 그리고 게이트 전극(24, 25)을 포함하는 게이트 배선을 형성한다.
다음, 도 7 내지 도 8b에 도시한 바와 같이 게이트 절연막(30), 반도체층(40), 접촉층(51, 52)을 화학 기상 증착법을 이용하여 연속 증착하고, 이어 금속 따위의 도전체층을 스퍼터링 등의 방법으로 증착한다. 다음, 박막 트랜지스터의 채널에 해당하는 부분에 슬릿이나 투과율이 다른 막을 가지고 있는 마스크를 이용하여 한 번의 사진 식각 공정으로 식각하여 데이터 배선(61, 62, 63, 64)과 접촉층 패턴(51, 52) 및 반도체층(40)을 형성한다.
다음, 도 9 내지 도 10b에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 보호 절연막(70)을 형성한 후, 게이트 절연막(30)과 함께 식각하여 게이트 패드(26)와 데이터 패드(64) 및 드레인 전극(63)을 각각 드러내는 접촉구(71, 72, 73)를 형성한다.
마지막으로, 도 1 내지 도 3b에 도시한 바와 같이, ITO층을 증착하고 사진 식각하여 화소 전극(81), 보조 게이트 패드(82) 및 보조 데이터 패드(83)를 형성한다.
한편, 데이터선(61)과 상부 기판의 공통 전극(도시하지 않음) 간에 생기는 기생 용량은 데이터선(61)에 연결되어 있는 소스 전극(62)의 면적에 의해 영향을 받게 된다. 그런데, 본 발명에서는 박막 트랜지스터의 채널이 데이터선(61)과 나란한 방향으로 길게 형성되어 있어 가로 방향으로 길게 채널을 형성할 때보다 소스 전극(62)의 면적을 작게 형성할 수 있으므로 데이터선(61)과 공통 전극 간의 기생 용량이 작아진다. 또한, 채널을 가로 방향으로 길게 형성할 때에는 데이터 배선의 사진 식각 공정시에 소스 및 드레인 전극이 게이트 전극 위에 정확하게 정렬되도록 상하 방향을 고려해야 하며 화소 전극(81)과 데이터선(61) 간의 간격을 위해 좌우 방향으로도 고려를 해야 한다. 그러나, 채널을 세로 방향으로 길게 형성할 때에는 소스 및 드레인 전극(62, 63)의 형성시에도 좌우 방향으로의 정렬만 고려하면 된다.
본 발명의 제1 실시예에서는 네 번의 사진 식각 공정을 사용하였으나, 반도체층과 데이터 배선을 각각 사진 식각함으로써, 다섯 번의 사진 식각 공정을 사용할 수도 있다. 이때의 다른 사진 식각 공정은 제1 실시예와 동일하며, 도 11 내지 도 12b에 도시한 바와 같이 반도체층(41)과 접촉층 패턴(53, 54)은 게이트 전극(24, 25) 상부에만 형성되며, 데이터 배선(61, 62, 63, 64)과 다른 형태를 가진다.
본 발명에서는 소스 및 드레인 전극이 게이트 전극과 중첩되는 부분을 완전히 중첩되는 부분과 일부만 중첩되는 부분 두 가지로 형성하여 기생 용량이 작으면서도 누설 전류를 줄일 수 있다.

Claims (9)

  1. 기판,
    상기 기판 위에 형성되어 있으며 다수의 제1 게이트선,
    상기 제1 게이트선으로부터 갈라진 연결부,
    상기 제1 게이트선 및 상기 연결부를 덮고 있는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며 상기 제1 게이트선과 교차하는 다수의 데이터선,
    상기 데이터선의 분지인 소스 전극,
    상기 데이터선 및 소스 전극과 분리되어 있으며 상기 연결부를 중심으로 상기 소스 전극과 마주 대하고 있는 드레인 전극
    을 포함하며,
    상기 소스 전극 및 상기 드레인 전극은 상기 제1 게이트선 및 상기 연결부와 중첩되어 있는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 소스 및 드레인 전극의 일부는 제1 게이트선과 완전히 중첩되어 있고, 나머지는 상기 연결부와 일부만 중첩되어 있는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 데이터선은 상기 연결부와 중첩되어 있지 않은 박막 트랜지스터 기판.
  4. 제2항에서,
    상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이를 제외하고 상기 데이터선과 소스 및 드레인 전극과 동일한 형태를 가지는 박막 트랜지스터 기판.
  5. 제2항에서,
    상기 반도체층과 상기 데이터선, 소스 및 드레인 전극 사이에 형성되어 있는 저항성 접촉층 패턴을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 소스 전극과 상기 드레인 전극 사이의 상기 반도체층에 형성되는 채널 영역은 상기 데이터선과 나란한 방향으로 길게 형성되어 있는 박막 트랜지스터 기판.
  7. 제1항에서,
    상기 데이터선과 소스 및 드레인 전극을 덮고 있으며 상기 드레인 전극을 드러내는 접촉구를 가지고 있는 보호 절연막,
    상기 보호 절연막 상부에 형성되어 있으며 상기 접촉구를 통해 상기 드레인 전극과 이어져 있는 화소 전극
    을 더 포함하는 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 제1 게이트선과 나란하며 상기 제1 게이트선에 인접한 제2 게이트선을 더 포함하며, 상기 연결부는 상기 제2 게이트선과 연결되어 있는 박막 트랜지스터 기판.
  9. 제7항에서,
    이웃한 상기 제1 게이트선 사이에 상기 제1 게이트선과 나란하며 상기 제1 게이트선과 분리되어 있는 유지 전극선을 더 포함하는 박막 트랜지스터 기판.
KR1019990067762A 1999-12-31 1999-12-31 박막 트랜지스터 기판 KR100601176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067762A KR100601176B1 (ko) 1999-12-31 1999-12-31 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067762A KR100601176B1 (ko) 1999-12-31 1999-12-31 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20010066175A KR20010066175A (ko) 2001-07-11
KR100601176B1 true KR100601176B1 (ko) 2006-07-13

Family

ID=19634859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067762A KR100601176B1 (ko) 1999-12-31 1999-12-31 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100601176B1 (ko)

Also Published As

Publication number Publication date
KR20010066175A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US7632723B2 (en) Thin film transistor array panel and manufacturing method thereof
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US7479416B2 (en) Thin film transistor array panel and manufacturing method thereof
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
US20070004103A1 (en) Thin film transistor array panel and manufacturing method thereof
US20090002587A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7422916B2 (en) Method of manufacturing thin film transistor panel
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
US8143621B2 (en) Active type display device
US6870187B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
US20050098781A1 (en) Thin film array panel
KR100601176B1 (ko) 박막 트랜지스터 기판
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100984354B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 액정 표시 장치 및그 제조 방법
KR20050024947A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20020080679A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20080027582A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060019070A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060091491A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20080024763A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060018058A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee