KR100600366B1 - Semiconductor and method for manufacturing the same - Google Patents
Semiconductor and method for manufacturing the same Download PDFInfo
- Publication number
- KR100600366B1 KR100600366B1 KR1020040017045A KR20040017045A KR100600366B1 KR 100600366 B1 KR100600366 B1 KR 100600366B1 KR 1020040017045 A KR1020040017045 A KR 1020040017045A KR 20040017045 A KR20040017045 A KR 20040017045A KR 100600366 B1 KR100600366 B1 KR 100600366B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- chip
- semiconductor package
- wire
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
Abstract
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 칩 어레이(chip array) 형태의 반도체 패키지에 있어서, 몰딩공정을 생략하여 단위 생산성의 향상을 도모함과 함께 패키지의 신뢰성을 향상시킬 수 있도록 한 반도체 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same. More particularly, in a semiconductor package in the form of a chip array, the molding process can be omitted, thereby improving unit productivity and improving package reliability. The present invention relates to a semiconductor package and a method of manufacturing the same.
이를 위해, 본 발명은 칩부착 영역을 포함하는 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 등간격으로 구획된 인쇄회로기판(PCB)과; 상기 인쇄회로기판의 칩부착 영역에 부착되는 반도체 칩과; 상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 본딩영역간에 연결되는 와이어와; 상기 인쇄회로기판에 부착되는 동시에 상기 반도체 칩과 와이어가 수용되는 다수의 홀이 매트릭스 배열로 관통 형성된 비전도성 스페이서와; 상기 비전도성 스페이서의 상면에 걸쳐 홀을 밀폐시키면서 부착되는 열방출수단과; 상기 인쇄회로기판의 저면에 형성된 볼랜드에 부착된 인출단자를 포함하여 구성된 반도체 패키지 및 그 제조 방법을 제공한다.To this end, the present invention comprises a printed circuit board (PCB) in which a plurality of semiconductor package regions including chip attach regions form a matrix arrangement and is divided at equal intervals; A semiconductor chip attached to a chip attaching region of the printed circuit board; A wire connected between the bonding pad of the semiconductor chip and the bonding area of the printed circuit board; A non-conductive spacer attached to the printed circuit board and formed with a plurality of holes penetrating the semiconductor chip and the wire in a matrix arrangement; Heat dissipation means attached while sealing the hole over the upper surface of the non-conductive spacer; Provided is a semiconductor package including a drawing terminal attached to a ball land formed on a bottom surface of the printed circuit board, and a manufacturing method thereof.
반도체 패키지, 열방출수단, 비전도성 스페이서, 인쇄회로기판Semiconductor package, heat dissipation means, non-conductive spacer, printed circuit board
Description
도 1은 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 나타내는 개략도,1 is a schematic diagram sequentially showing a method of manufacturing a semiconductor package according to the present invention;
도 2는 본 발명에 따른 반도체 패키지를 나타내는 측면도,2 is a side view showing a semiconductor package according to the present invention;
도 3은 본 발명에 따른 반도체 패키지 제조 공정중 비전도성 스페이서가 부착된 상태를 나타내는 평면도,3 is a plan view showing a state in which a non-conductive spacer is attached during a semiconductor package manufacturing process according to the present invention;
도 4는 종래의 반도체 패키지를 나타내는 단면도.4 is a cross-sectional view showing a conventional semiconductor package.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 인쇄회로기판 12 : 반도체 칩10: printed circuit board 12: semiconductor chip
14 : 와이어 16 : 인출단자14: wire 16: withdrawal terminal
18 : 홀 20 : 비전도성 스페이서18: hole 20: non-conductive spacer
22 : 열방출수단 24 : 몰딩수지22: heat dissipation means 24: molding resin
100 : 반도체 패키지100: semiconductor package
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 칩 어레이(chip array) 형태의 반도체 패키지를 제조함에 있어서, 몰딩 공정을 생략하여 단위 생산성의 향상을 도모함과 함께 반도체 패키지의 신뢰성을 향상시킬 수 있도록 한 반도체 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method for manufacturing the same. More particularly, in manufacturing a semiconductor package in the form of a chip array, the molding process can be omitted, thereby improving unit productivity and improving the reliability of the semiconductor package. The present invention relates to a semiconductor package and a method of manufacturing the same.
통상적으로 반도체 패키지는 금속재 등으로 만들어진 리드프레임, 소정의 회로경로가 집약된 수지계열의 인쇄회로기판 또는 회로필름 등과 같이 각종 자재(기판)를 이용하여 여러가지 구조로 제조되는 바, 최근에는 단위 시간당 생산성을 증대시키고자 매트릭스(matrix) 배열 구조의 칩부착 영역을 갖는 기판을 이용하여, 반도체 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정 등을 거치게 한 다음, 낱개로 소잉 내지 싱귤레이션하는 공정 등을 거치게 하여, 한번에 많은 반도체 패키지를 제조하는 추세에 있다.In general, semiconductor packages are manufactured in various structures using various materials (substrates), such as lead frames made of metals, resin-based printed circuit boards or circuit films in which predetermined circuit paths are concentrated, and in recent years, productivity per unit time. By using a substrate having a chip attachment region of a matrix array structure, the semiconductor chip attaching process, the wire bonding process, the molding process, and the like are subjected to a sawing or singulation process. At the same time, there is a trend to manufacture many semiconductor packages at once.
대개, 반도체 패키지는 기판에 칩을 부착하는 공정과, 칩과 기판간의 전기적 신호를 위한 와이어 본딩 공정 또는 인출단자(솔더볼) 부착 공정과, 칩과 와이어 등을 감싸는 몰딩 공정 등을 필수적으로 거쳐 제조된다.In general, semiconductor packages are manufactured through a process of attaching a chip to a substrate, a wire bonding process or a solder ball attachment process for electrical signals between the chip and the substrate, and a molding process to wrap the chip and the wire. .
이러한 반도체 패키지의 제조함에 있어서, 다이 크랙(die crack)이나 워피지(warpage) 등의 불량을 방지하여 패키지의 신뢰성을 확보하는 동시에 단위시 간당 생산성을 증대시킬 수 있도록 한 점, 열방출 효과를 극대화시키는 점, 고주파 동작에 원할한 성능을 보장하기 위해 낮은 임피던스를 갖도록 하는 점, 빠른 속도로 동작하면서 마더보드 등에 실장 면적을 최소화시킬 수 있도록 칩 크기에 가깝게 제조하는 점 등에 설계상 주안점이 있다 할 것이다.In manufacturing such a semiconductor package, it prevents defects such as die cracks and warpages to ensure package reliability and increase productivity per unit time, maximizing heat dissipation effect. The design focuses on low impedance to ensure smooth performance in high frequency operation, and manufacturing close to chip size to minimize the mounting area on the motherboard while operating at high speed. .
첨부한 도 4는 고신뢰성의 패키지 종류로서, 종래의 반도체 패키지 구조를 나타내는 개략도이다.4 is a schematic diagram showing a conventional semiconductor package structure as a high reliability package type.
도 4에 도시한 반도체 패키지는 마더보드에 실장면적을 최소화시킬 수 있도록 칩의 크기에 가깝게 만든 일종의 칩 스케일 패키지로서, 그 구조 및 제조 방법을 간략히 살펴보면 다음과 같다.The semiconductor package shown in FIG. 4 is a kind of chip-scale package made close to the size of the chip so as to minimize the mounting area on the motherboard. The structure and manufacturing method thereof will be briefly described as follows.
먼저, 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 등간격으로 구획되어 있고, 이 패키지 영역의 중앙부에는 칩부착 영역이 포함된 구조의 인쇄회로기판(PCB)를 구비한다.First, a plurality of semiconductor package regions are partitioned at equal intervals in a matrix arrangement, and a printed circuit board (PCB) having a structure including a chip attaching region is provided at the center of the package region.
다음으로, 상기 인쇄회로기판(10)의 칩부착 영역에 칩(12)을 부착하고, 칩(12)의 본딩패드와 인쇄회로기판(10)의 와이어 본딩 영역간을 전기적 신호 교환 가능하게 와이어(14)로 본딩하는 공정을 진행하게 된다.Next, the
이어서, 상기 칩(12)과 와이어(14) 등을 외부로부터 보호하기 위하여 몰딩수지(24)로 몰딩을 하는 공정이 진행되는 바, 인쇄회로기판(10)의 전체 반도체 패키지 영역에 걸쳐 몰딩이 한번에 이루어지게 된다.Subsequently, a molding process is performed on the
다음으로, 상기 인쇄회로기판(10)의 저면에 형성된 다수의 볼랜드(인출단자 부착을 위한 노출된 전도성 패턴)에 인출단자(16)를 부착하는 공정을 진행하게 된 다.Next, the process of attaching the
마지막으로, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역을 따라 소잉수단을 이용하여 소잉을 함으로써, 개개의 반도체 패키지(100)로 제조된다.Finally, by sawing means along the respective semiconductor package regions of the printed
그러나, 상기와 같은 공정으로 제조된 종래의 반도체 패키지는 다음과 같은 문제점이 있다.However, the conventional semiconductor package manufactured by the above process has the following problems.
몰딩 공정시, 몰드 컴파운드의 흐름에 의한 와이어 스윕(sweep: 휩쓸림) 현상이 발생하고, 칩과 몰딩수지 또는 인쇄회로기판과 몰딩수지간의 계면에서 서로 다른 열팽창계수로 인한 워피지(warpage: 휘어짐) 현상이 발생하는 문제점이 있다.During the molding process, wire sweep occurs due to the flow of mold compound, and warpage due to different coefficients of thermal expansion at the interface between the chip and the molding resin or the printed circuit board and the molding resin. There is a problem that occurs.
본 발명은 상기와 같이 몰딩 공정으로 인하여 발생하는 문제점을 감안하여 연구 개발된 것으로서, 패키지 제조 공정중 몰딩 공정을 배제시키면서 열방출 효과를 극대화시킬 수 있도록 열방출 수단을 포함시킨 구조의 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been researched and developed in view of the problems caused by the molding process as described above, and a semiconductor package having a structure including a heat dissipation means to maximize the heat dissipation effect while excluding the molding process in the package manufacturing process and its It is an object to provide a manufacturing method.
상기한 목적을 달성하기 위한 본 발명은 칩부착 영역을 포함하는 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 등간격으로 구획된 인쇄회로기판(PCB)과; 상기 인쇄회로기판의 칩부착 영역에 부착되는 반도체 칩과; 상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 본딩영역간에 연결되는 와이어와; 상기 인쇄회로기판에 부착되는 동시에 상기 반도체 칩과 와이어를 수용할 수 있는 면적과, 칩 두께 및 와이어의 최대 높이보다 큰 높이를 갖는 다수의 홀이 매트릭스 배열로 관통 형성된 비전도성 스페이서와; 상기 비전도성 스페이서의 상면에 걸쳐 상기 홀을 밀폐시키면서 부착되는 열방출수단인 동 또는 알루미늄 판체와; 상기 인쇄회로기판의 저면에 형성된 볼랜드에 부착된 인출단자를 포함하여 구성된 반도체 패키지를 제공한다.The present invention for achieving the above object is a printed circuit board (PCB) is a plurality of semiconductor package region including a chip attachment region is formed in a matrix arrangement and partitioned at equal intervals; A semiconductor chip attached to a chip attaching region of the printed circuit board; A wire connected between the bonding pad of the semiconductor chip and the bonding area of the printed circuit board; A non-conductive spacer attached to the printed circuit board and simultaneously having an area capable of accommodating the semiconductor chip and wire and having a plurality of holes having a chip thickness and a height greater than a maximum height of the wire in a matrix arrangement; A copper or aluminum plate as heat dissipation means attached while sealing the hole over the upper surface of the non-conductive spacer; The present invention provides a semiconductor package including a drawing terminal attached to a ball land formed on a bottom surface of the printed circuit board.
삭제delete
삭제delete
상기한 목적을 달성하기 위한 본 발명은 칩부착 영역을 포함하는 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 등간격으로 구획되어 있는 인쇄회로기판(PCB)의 제공 단계와; 상기 인쇄회로기판의 칩부착 영역에 칩을 부착하고, 칩의 본딩패드와 인쇄회로기판의 본딩 영역간을 와이어로 본딩하는 단계와; 상기 반도체 칩과 와이어를 수용할 수 있는 면적과, 칩 두께 및 와이어의 최대 높이보다 큰 높이를 갖는 다수의 홀이 형성된 비전도성 스페이서를 상기 인쇄회로기판 상면에 부착하는 단계와; 상기 비전도성 스페이서의 상면에 걸쳐 홀을 밀폐시키면서 열방출수단인 동 또는 알루미늄 판체를 부착하는 단계와; 상기 인쇄회로기판의 저면에 형성된 다수의 볼랜드에 인출단자를 부착하는 단계와; 상기 인쇄회로기판의 각 반도체 패키지 영역을 따라 소잉하되, 상기 열방출수단과 비전도성 스페이서를 동시에 소잉하여 개개의 반도체 패키지가 되도록 한 단계로 이루어진 반도체 패키지 제조 방법을 제공한다.The present invention for achieving the above object comprises the steps of providing a printed circuit board (PCB) in which a plurality of semiconductor package regions including a chip attachment region is divided into equal intervals in a matrix arrangement; Attaching a chip to a chip attaching region of the printed circuit board, and bonding the chip between the bonding pad of the chip and the bonding region of the printed circuit board with a wire; Attaching a non-conductive spacer having an area capable of accommodating the semiconductor chip and wire and having a plurality of holes having a chip thickness and a height greater than a maximum height of the wire, to an upper surface of the printed circuit board; Attaching a copper or aluminum plate that is heat dissipation means while closing the hole over the top surface of the non-conductive spacer; Attaching a drawing terminal to a plurality of ball lands formed on a bottom surface of the printed circuit board; A method of fabricating a semiconductor package comprising a step of sawing along each semiconductor package region of the printed circuit board, and simultaneously heating the heat dissipation means and the non-conductive spacer to form individual semiconductor packages.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조 방법을 순서대로 나타내는 개략도이고, 도 2는 본 발명에 따른 반도체 패키지의 측면도이며, 도 3은 본 발명에 따른 반도체 패키지 제조 공정중 비전도성 스페이서를 인쇄회로기판에 부착시킨 상태를 나타내는 평면도이다.1 is a schematic view showing a semiconductor package manufacturing method according to the present invention in sequence, Figure 2 is a side view of a semiconductor package according to the present invention, Figure 3 is a non-conductive spacer during the semiconductor package manufacturing process according to the present invention It is a top view which shows the state attached to the circuit board.
본 발명은 칩 어레이(chip array) 반도체 패키지를 제조함에 있어서, 몰딩 공정을 배제하는 대신 칩과 와이어를 비전도성 스페이서와 열방출수단으로 밀폐시킨 점에 주안점이 있는 바, 그 구조를 공정 순서로 설명하면 다음과 같다.The present invention focuses on sealing chips and wires with non-conductive spacers and heat dissipating means instead of eliminating the molding process in manufacturing a chip array semiconductor package. Is as follows.
먼저, 다수의 반도체 패키지 영역이 3×4 내지 4×4 등의 매트릭스 배열을 이루며 등간격으로 형성되고, 각 반도체 패키지 영역의 중앙부에는 칩부착 영역이 형성된 구조의 인쇄회로기판(10)을 제공하게 된다.First, a plurality of semiconductor package regions are formed at equal intervals in a matrix arrangement such as 3 × 4 to 4 × 4, and a
물론, 상기 인쇄회로기판(10)의 칩부착 영역의 사방 위치에는 와이어 본딩을 위한 본딩영역(전도성 패턴)이 노출되어 있고, 저면에는 매트릭스 배열을 이루며 다수의 볼랜드(전도성 패턴)가 노출되어 있으며, 상기 본딩영역과 볼랜드는 비아홀(미도시됨)을 통하여 신호 교환 가능하게 연결되어 있다.Of course, the bonding regions (conductive patterns) for wire bonding are exposed at four positions of the chip attaching regions of the printed
이어서, 상기 인쇄회로기판(10)의 각 칩부착 영역에 반도체 칩(12)을 접착수단을 이용하여 부착한 다음, 각각의 반도체 칩(12)의 본딩패드와 상기 인쇄회로기판(10)의 본딩영역간을 와이어(14)로 본딩하는 단계를 진행하게 된다.Subsequently, the
여기서, 상기 반도체 칩(12)과 와이어(14)가 수용되는 크기를 갖는 다수의 홀(18)이 관통형성된 비전도성 스페이서(20)를 상기 인쇄회로기판(10)의 상면에 부착하는 단계를 진행하게 된다.Here, the step of attaching the
상기 비전도성 스페이서(20)는 쇼트 방지를 위하여 수지계열의 필름 또는 플라스틱 등의 비전도성 재료로 만들어진 구조물로서, 상기 인쇄회로기판(10)의 칩부착 영역과 동일한 갯수의 홀(18)이 관통 형성된 구조물이다.The
보다 상세하게는, 상기 비전도성 스페이서(20)의 홀(18)은 상기 반도체 칩(12)과 와이어(14)를 수용할 수 있는 면적과, 상기 반도체 칩(12)의 두께 및 와이어(14)의 최대 높이보다 큰 높이를 갖도록 관통 형성된 것이다.More specifically, the
다음으로, 상기 비전도성 스페이서(20)의 상면에 걸쳐서 양면테이프와 같은 접착수단을 이용하여 열방출수단(22)을 적층 부착하는 단계가 진행된다.Next, the step of laminating and attaching the heat dissipating means 22 using an adhesive means such as a double-sided tape over the upper surface of the
이때, 상기 반도체 칩(12)과 와이어(14)는 외부로부터의 보호를 위하여 상기 열방출수단(22)에 의하여 밀폐되어지고, 그 내부는 빈 공간으로 남게 된다.At this time, the
상기 열방출수단(22)은 비전도성 물질로 코팅된 동 또는 알루미늄 판체로서, 비전도성 물질로 코팅을 한 이유는 상기 반도체 칩(12) 또는 와이어(14)가 닿아 쇼트되는 현상을 방지하고자 한 것이다.The heat dissipating means 22 is a copper or aluminum plate coated with a non-conductive material, and the reason for coating with the non-conductive material is to prevent the
특히, 상기 열방출수단(22)은 열방출 효과가 우수한 동 또는 알루미늄 재질을 사용하여, 반도체 칩(10)과 와이어(12) 등에서 발생하는 열을 외부로 신속하게 방출하는 역할을 하게 된다. In particular, the heat dissipating means 22 is made of copper or aluminum having excellent heat dissipation effect, and serves to quickly dissipate heat generated from the
이어서, 상기 인쇄회로기판(10)의 저면에 형성된 다수의 볼랜드에 인출단자(16)를 부착하는 단계를 진행한 다음, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역을 따라 소잉 공정을 진행하되, 상기 열방출수단(22)과 비전도성 스페이서(20)를 동시에 소잉함으로써, 개개의 반도체 패키지(100)로 제조 완료된다.Subsequently, the
이와 같이, 몰딩 공정을 완전히 배제하는 대신에 열방출수단으로 반도체 칩과 와이어 등을 밀폐시켜 줌으로써, 몰딩 공정에 따른 문제점(와이어 스윕 현상, 워피지 현상 등)을 배제시킬 수 있고, 동시에 열방출수단에 의거 반도체 칩과 와이어로부터 발생되는 열을 신속하게 배출시킬 수 있게 된다.As such, by sealing the semiconductor chip and wire with heat dissipation means instead of completely eliminating the molding process, problems (wire sweep phenomenon, warpage phenomenon, etc.) due to the molding process can be eliminated, and at the same time, heat dissipation means According to this, the heat generated from the semiconductor chip and the wire can be quickly discharged.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조 방법에 의하면 다음과 같은 효과가 있다.As described above, the semiconductor package and the manufacturing method thereof according to the present invention have the following effects.
첫째, 몰딩 공정을 배제하여 몰딩 공정시 발생하던 문제점(와이어 스윕 현상, 워피지 현상, 몰딩수지에 포함된 이온 불순물에 의한 신뢰성 저하 등)을 배제시킴에 따라, 반도체 패키지의 신뢰성을 향상시키는 동시에 공정수 절감으로 단위 시간당 생산성을 향상시킬 수 있다.First, by eliminating the molding process and eliminating the problems caused during the molding process (wire sweep phenomenon, warpage phenomenon, deterioration of reliability due to ionic impurities contained in the molding resin, etc.), it is possible to improve the reliability of the semiconductor package. Reduced numbers can improve productivity per unit time.
둘째, 비전도성 스페이서와 열방출수단으로 반도체 칩과 와이어를 밀폐시킴에 따라, 반도체 칩과 와이어로부터 발생되는 열을 외부로 신속하게 방출시킬 수 있다.Second, as the semiconductor chip and the wire are sealed by the non-conductive spacer and the heat dissipation means, heat generated from the semiconductor chip and the wire can be quickly released to the outside.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040017045A KR100600366B1 (en) | 2004-03-12 | 2004-03-12 | Semiconductor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040017045A KR100600366B1 (en) | 2004-03-12 | 2004-03-12 | Semiconductor and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050091561A KR20050091561A (en) | 2005-09-15 |
| KR100600366B1 true KR100600366B1 (en) | 2006-07-14 |
Family
ID=37273232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040017045A KR100600366B1 (en) | 2004-03-12 | 2004-03-12 | Semiconductor and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100600366B1 (en) |
-
2004
- 2004-03-12 KR KR1020040017045A patent/KR100600366B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050091561A (en) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100618892B1 (en) | Semiconductor package accomplishing a fan-out structure through wire bonding | |
| JP5215605B2 (en) | Manufacturing method of semiconductor device | |
| JP3575001B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR100899314B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100623507B1 (en) | A method of manufacturing a semiconductor package | |
| US6501184B1 (en) | Semiconductor package and method for manufacturing the same | |
| US8637963B2 (en) | Radiation-shielded semiconductor device | |
| US8129849B1 (en) | Method of making semiconductor package with adhering portion | |
| KR20110105364A (en) | Integrated circuit package system with package stacking and method of manufacture thereof | |
| US10818637B2 (en) | Thin bonded interposer package | |
| US20080054443A1 (en) | Carrier board structure with semiconductor chip embedded therein | |
| KR20030018642A (en) | Stack chip module | |
| KR101440933B1 (en) | Integrated circuit package system employing bump technology | |
| JP2010141295A (en) | Shrink package on board | |
| US7968371B2 (en) | Semiconductor package system with cavity substrate | |
| JP2001085603A (en) | Semiconductor device | |
| KR100600366B1 (en) | Semiconductor and method for manufacturing the same | |
| JP6802314B2 (en) | Semiconductor package and its manufacturing method | |
| KR20130050077A (en) | Stacked package and method of manufacturing the semiconductor package | |
| KR20080048311A (en) | Semiconductor package and method of manufacturing the same | |
| KR19980083733A (en) | Thin Film Ball Grid Array Package with Improved Thermal Dissipation | |
| KR100533761B1 (en) | semi-conduSSor package | |
| KR100923999B1 (en) | Fabrication method of Structure of Stack Semiconductor Package Without PCB | |
| KR100401497B1 (en) | Stack type Multi Chip Package and Manufacture Method the same | |
| KR100357879B1 (en) | Printed Circuit Board for Semiconductor Packages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130702 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140704 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150702 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160705 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 14 |