KR100599798B1 - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR100599798B1
KR100599798B1 KR1020040059690A KR20040059690A KR100599798B1 KR 100599798 B1 KR100599798 B1 KR 100599798B1 KR 1020040059690 A KR1020040059690 A KR 1020040059690A KR 20040059690 A KR20040059690 A KR 20040059690A KR 100599798 B1 KR100599798 B1 KR 100599798B1
Authority
KR
South Korea
Prior art keywords
subfield
subfields
group
address period
plasma display
Prior art date
Application number
KR1020040059690A
Other languages
Korean (ko)
Other versions
KR20060011036A (en
Inventor
이준영
이주열
김준구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040059690A priority Critical patent/KR100599798B1/en
Publication of KR20060011036A publication Critical patent/KR20060011036A/en
Application granted granted Critical
Publication of KR100599798B1 publication Critical patent/KR100599798B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치와 그 구동방법에 관한 것이다. 본 발명에 따르면 하위 서브필드의 어드레스 기간을 상위 서브필드보다 길게 설정한다. 이와 같이 하면, 저계조 표현시 저방전이 일어날 확률을 저감시킬 수 있다.The present invention relates to a plasma display device and a driving method thereof. According to the present invention, the address period of the lower subfield is set longer than the upper subfield. In this way, it is possible to reduce the probability of low discharge occurring during low gradation expression.

PDP, 어드레스, 서브필드, 저계조PDP, Address, Subfield, Low Gradation

Description

플라즈마 표시 장치와 그의 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 종래의 교류형 플라즈마 표시 장치의 계조 구현 방법을 나타낸 도이다. 1 is a diagram illustrating a gray scale implementation method of a conventional AC plasma display device.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조도이다.2 is a schematic structural diagram of a plasma display device according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 계조 구현 방법을 나타낸 도이다. 3 is a diagram illustrating a gray scale implementation method of a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동방법에 의한 효과를 나타낸 도이다.4 is a diagram illustrating an effect of a method of driving a plasma display device according to an exemplary embodiment of the present invention.

도 5a 내지 도 5b는 본 발명의 실시예에 따른 서브필드별 주사 펄스 폭에 따른 방전 성공 확률을 실험한 결과를 도시한 그래프이다5A to 5B are graphs showing the results of experiments on the discharge success probability according to the scan pulse width for each subfield according to an embodiment of the present invention.

본 발명은 플라즈마 표시 패널(PDP)을 포함하는 플라즈마 표시 장치에 관한 것으로, 특히 어드레싱 전압을 인가하기 위한 어드레스 구동 회로에 관한 것이다. The present invention relates to a plasma display device including a plasma display panel (PDP), and more particularly to an address driving circuit for applying an addressing voltage.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 장치는 패널에 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.A plasma display panel is a flat display device that displays characters or images by using plasma generated by gas discharge, and tens to millions or more of pixels are arranged in a matrix form according to their size. The plasma display device is classified into a direct current type and an alternating current type according to the shape of the driving voltage waveform applied to the panel and the structure of the discharge cell.

직류형 플라즈마 표시 장치는 전극의 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 삽입해야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널은 전극을 유전체층이 덮고 있어 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다. In the DC plasma display device, the discharge space of the electrode is exposed without being insulated, so that the current flows in the discharge space while the voltage is applied, and there is a disadvantage in that a resistor for limiting the current must be inserted. On the other hand, an AC plasma display panel has an advantage that the current is limited by the formation of a capacitance component because the dielectric layer covers the electrode, and the service life is longer than that of the direct current type because the electrode is protected from the impact of ions during discharge.

이러한 교류형 PDP는 주사 전극, 유지전극 및 어드레스 전극에 전압을 인가를 제어하여 화소(pixel)를 구성하는 셀(cell)을 방전시키며, 방전에 의해 발광되는 빛의 양은 셀의 방전시간을 변화시켜 조절한다. 즉, 영상표시를 위해 필요한 계조(grey scale)는 전체영상을 표시하기 위해 필요한 시간 내에서 각각의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현한다. 이때, 화면의 휘도는 각각의 셀을 최대로 방전되었을 때의 밝기에 의해 결정된다. 또한, PDP 화면의 휘도를 최대로 높이려면, 한 화면을 구성시키기 위해 필요한 시간 내에서 셀의 방전시간을 최대로 길게 유지해야 한다.The AC PDP discharges cells constituting pixels by controlling voltages applied to the scan electrodes, sustain electrodes, and address electrodes, and the amount of light emitted by the discharge changes the discharge time of the cells. Adjust That is, the gray scale required for the image display is implemented by varying the length of time each cell is discharged within the time required to display the entire image. In this case, the brightness of the screen is determined by the brightness when each cell is discharged to the maximum. In addition, in order to maximize the luminance of the PDP screen, it is necessary to keep the discharge time of the cell as long as possible within the time required to compose one screen.

한편, PDP의 각 셀을 방전시켜 화면을 표시하는 방법에는 여러 가지가 있는 데, 일반적으로 많이 사용되는 방식은 서브필드(sub field) 방식과 라인스캐닝(line erase scanning) 방식 등이 있다.On the other hand, there are a number of methods for displaying the screen by discharging each cell of the PDP, and generally used methods include a subfield method and a line erase scanning method.

이중 서브필드 방식은 셀의 방전에 의해 표시되는 화면(프레임)을 하나의 부화면(서브필드)으로 설정하고, 유지전극 드라이버와 어드레스 전극 드라이버를 제어하여 여러 장의 부화면을 겹침으로써, 하나의 화면을 구현하는 방식이다. 이와 같은 서브필드방식은 여러 장의 부화면이 순차적으로 모여야 하나의 영상이 이루어지는데, 이 때 부화면의 개수는 영상의 계조 비트의 수와 같다.In the dual subfield method, a screen (frame) displayed by the discharge of a cell is set to one sub-screen (subfield), and a plurality of sub-screens are overlapped by controlling the sustain electrode driver and the address electrode driver so as to overlap one sub-screen. This is how you implement it. In such a subfield method, a plurality of subpictures are sequentially gathered to form a single image. In this case, the number of subpictures is equal to the number of gradation bits of the image.

도 1은 종래의 서브필드 방식을 나타낸 것으로 한 프레임이 8개의 서브필드로 이루어진 예를 도시한 것이다.FIG. 1 illustrates a conventional subfield method and shows an example in which one frame includes eight subfields.

도 1에 도시한 바와 같이, 각 서브필드(SF1~SF8)는 리셋 기간(R), 어드레스 기간(A) 및 유지 기간(S)으로 이루어진다. As shown in Fig. 1, each subfield SF1 to SF8 includes a reset period R, an address period A, and a sustain period S. As shown in FIG.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 구별하기 위하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다. 이때, 리셋 기간과 어드레스 기간은 모든 서브필드에 대하여 동일하게 주어진다. The reset period is a period of initializing the state of each cell in order to perform an addressing operation smoothly on the cell, and the address period is a wall charge on a cell (addressed cell) that is turned on to distinguish a cell that is turned on and a cell that is not turned on. This is the period during which the stacking operation is performed. The sustain period is a period in which a discharge for actually displaying an image on the addressed cell is applied by applying a sustain discharge voltage pulse. At this time, the reset period and the address period are given the same for all subfields.

그런데 저계조를 표시하는 하위 비트에서는 단독 발광이 이루어지는 경우가 많을 뿐만 아니라 유지방전 펄스 개수도 상대적으로 적기 때문에 방전 딜레이가 커져서 저방전의 우려가 있다. However, since the low bit indicating low gradation often causes single light emission and the number of sustain discharge pulses is relatively small, there is a fear of low discharge due to a large discharge delay.

따라서 종래에는 US6,294,875에 공지된 기술과 같이 첫 번째 서브필드의 리셋 구간에서 상승 램프 및 하강 램프를 가지는 메인 리셋 파형으로 리셋을 한 후 이후의 서브필드에는 리셋 구간에서 하강 램프만을 인가하는 보조 리셋 파형을 인가하는 선택적 리셋 기술을 적용함에 있어서, 저방전 발생 확률이 높은 하위비트(약 100계조 이하의 하위비트)의 소정 서브필드 동안에는 지속적으로 메인 리셋 파형을 인가하여 저방전 발생 확률을 낮추었다. 그런데 이와 같이 메인 리셋 파형을 지속적으로 인가할 경우 콘트라스트가 저하되는 문제점이 있다.Therefore, conventionally, as known in US6,294,875, after a reset to the main reset waveform having the rising ramp and the falling ramp in the reset period of the first subfield, and after the auxiliary sub-field to apply only the falling ramp in the reset period In applying a selective reset technique for applying a waveform, a main reset waveform is continuously applied during a predetermined subfield of a low bit (lower bits of about 100 gradations or less) having a low discharge probability, thereby lowering the low discharge probability. However, when the main reset waveform is continuously applied as described above, there is a problem in that contrast is lowered.

본 발명이 이루고자 하는 기술적 과제는 저계조에서 안정적인 어드레스 방전을 일으킬 수 있는 플라즈마 표시 장치와 그 구동방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a driving method thereof capable of generating stable address discharge at low gray levels.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은,The driving method of the plasma display device according to a feature of the present invention for solving the above problems,

하나의 프레임을 복수의 서브필드로 나누어 구동하고, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함하며, One frame is driven by dividing into a plurality of subfields, and one subfield includes a reset period, an address period, and a sustain period,

가장 낮은 가중치의 서브필드를 포함하는 제1군의 서브필드의 어드레스 기간을 가장 높은 가중치의 서브필드를 포함하는 제2군의 서브필드의 어드레스 기간보다 길게 설정한다.The address period of the first group of subfields including the lowest weighted subfield is set longer than the address period of the second group of subfields containing the highest weighted subfield.

이때, 상기 제1군의 서브필드의 어드레스 기간에 상기 제1 전극에 순차적으로 인가되는 주사 펄스의 폭을 상기 제2군의 서브필드의 어드레스 기간에 상기 제1 전극에 순차적으로 인가되는 주사 펄스의 폭보다 크게 할 수 있다.In this case, the width of the scan pulse sequentially applied to the first electrode in the address period of the first group of subfields is determined by the width of the scan pulse sequentially applied to the first electrode in the address period of the second group of subfields. It can be made larger than the width.

본 발명의 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극, 제2 전극 및 어드레스 전극을 포함하는 플라즈마 표시 패널; 및 인접한 상기 제1 전극 및 제2 전극에 의해 형성되는 방전 셀을 방전시키기 위해 상기 제1 전극 및 제2 전극에 구동 전압을 공급하는 구동 회로를 포함하며, According to an aspect of the present invention, a plasma display device includes a plasma display panel including a plurality of first electrodes, a second electrode, and an address electrode; And a driving circuit for supplying a driving voltage to the first electrode and the second electrode to discharge the discharge cells formed by the adjacent first and second electrodes,

상기 구동 회로는,The drive circuit,

하나의 프레임을 각각 리셋 기간, 어드레스 기간 및 유지 기간을 포함하는 다수의 서브필드로 나누어 구동하며, One frame is divided into a plurality of subfields each of which includes a reset period, an address period, and a sustain period, and is driven.

가장 낮은 가중치의 서브필드를 포함하는 제1군의 서브필드의 어드레스 기간을 가장 높은 가중치의 서브필드를 포함하는 제2군의 서브필드의 어드레스 기간보다 길게 설정한다.The address period of the first group of subfields including the lowest weighted subfield is set longer than the address period of the second group of subfields containing the highest weighted subfield.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a direct connection but also an indirect connection between other elements in between.

먼저 본 발명의 실시예에 따른 플라즈마 표시 장치 및 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.First, a plasma display device and a driving method according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다. 2 is a schematic diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 구동부(300), 유지 전극 구동부(이하 'X 전극 구동부'라 함)(400) 및 주사 전극 구동부(이하 'Y 전극 구동부'라 함)(500)를 포함한다. As shown in FIG. 2, the plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address driver 300, and a sustain electrode driver (hereinafter referred to as an “X electrode driver”) ( 400 and a scan electrode driver (hereinafter, referred to as a 'Y electrode driver') 500.

플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 그리고 행 방향으로 배열되어 있는 복수의 유지 전극(이하 'X 전극'이라 함)(X1-Xn) 및 주사 전극(이하 'Y 전극'이라 함)(Y1-Yn)을 포함한다. X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 X 및 Y 전극(X1-Xn, Y1-Yn)이 배열된 유리 기판(도시하지 않음)과 어드레스 전극(A1-Am)이 배열된 유리 기판(도시하지 않음)으로 이루어진다. 두 유리 기판은 Y 전극(Y1-Yn)과 어드레스 전극(A1-Am) 및 X 전극(X1-Xn)과 어드레스 전극(A1-Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다.The plasma display panel 100 includes a plurality of address electrodes A1-Am arranged in a column direction, a plurality of sustain electrodes (hereinafter referred to as 'X electrodes') (X1-Xn) and scans arranged in a row direction. Electrodes (hereinafter referred to as 'Y electrodes') Y1-Yn. The X electrodes X1-Xn are formed corresponding to the respective Y electrodes Y1-Yn, and generally have one end connected in common to each other. The plasma display panel 100 includes a glass substrate (not shown) in which the X and Y electrodes X1-Xn and Y1-Yn are arranged, and a glass substrate (not shown) in which the address electrodes A1-Am are arranged. Is done. The two glass substrates are disposed to face each other with the discharge space therebetween so that the Y electrodes Y1-Yn and the address electrodes A1-Am and the X electrodes X1-Xn and the address electrodes A1-Am are orthogonal to each other. At this time, the discharge space at the intersection of the address electrodes A1-Am and the X and Y electrodes X1-Xn and Y1-Yn forms a discharge cell.

제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동 작 변화로 표현하면 리셋 기간, 어드레싱 기간, 서스테인 기간으로 이루어진다. The controller 200 receives an image signal from the outside and outputs an address driving control signal, an X electrode driving control signal, and a Y electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield includes a reset period, an addressing period, and a sustain period when expressed as a temporal change in motion.

어드레스 구동부(300)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. X 전극 구동부(400)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가하고, Y 전극 구동부(500)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다. The address driver 300 receives an address drive control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode A1-Am. The X electrode driver 400 receives the X electrode driving control signal from the controller 200 to apply a driving voltage to the X electrodes X1 to Xn, and the Y electrode driver 500 controls the Y electrode driving from the controller 200. The signal is received and a driving voltage is applied to the Y electrodes Y1-Yn.

아래에서는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대해서 도 3을 참조하여 설명한다. Hereinafter, a driving method of a plasma display device according to an exemplary embodiment of the present invention will be described with reference to FIG. 3.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 계조 구현 방법을 나타낸 도이다. 3 is a diagram illustrating a gray scale implementation method of a plasma display device according to an exemplary embodiment of the present invention.

도 3에 나타낸 바와 같이, 하위 비트를 구성하는 서브필드의 어드레스 기간을 상위 비트를 구성하는 서브필드의 어드레스 기간보다 길게 설정한다. 즉, 하위 서브필드의 어드레스 기간에 Y 전극에 인가되는 주사 펄스의 폭을 상위 서브필드의 어드레스 기간에 인가되는 주사 펄스의 폭보다 크게 한다. 도 5는 하위 3비트의 서브필드(SF1~3)의 어드레스 기간을 길게 설정한 예를 도시한 예이다.As shown in Fig. 3, the address period of the subfield constituting the lower bit is set longer than the address period of the subfield constituting the upper bit. That is, the width of the scan pulse applied to the Y electrode in the address period of the lower subfield is made larger than the width of the scan pulse applied to the address period of the upper subfield. FIG. 5 shows an example in which the address period of the lower three bits of the subfields SF1 to 3 is set longer.

고계조를 표시할 경우에는 단독으로 발광하는 서브필드가 거의 없기 때문에 어드레스 방전이 일어날 때 프라이밍 입자가 많이 형성되어 방전 딜레이가 작은 반면에, 저계조를 표시할 경우에는 단독으로 발광하는 서브필드가 많기 때문에 프라이밍 입자가 거의 형성되지 않을 뿐만 아니라 유지 기간에 인가되는 유지방전 펄스 의 개수도 충분하지 않기 때문에 방전 딜레이가 상대적으로 길다. 그러므로 본 발명의 실시예와 같이 하위 비트를 구성하는 서브필드의 어드레스 기간을 상위 비트를 구성하는 서브필드의 어드레스 기간보다 길게 설정함으로써 저계조를 표시할 때 저방전이 일어나는 것을 방지할 수 있다. When high gradation is displayed, there are few subfields that emit light alone, and therefore, a large number of priming particles are formed when the address discharge occurs, so that the discharge delay is small. When low gradations are displayed, many subfields emit light alone. Therefore, since the priming particles are hardly formed and the number of sustain discharge pulses applied in the sustain period is not sufficient, the discharge delay is relatively long. Therefore, as in the embodiment of the present invention, by setting the address period of the subfield constituting the lower bit longer than the address period of the subfield constituting the upper bit, low discharge can be prevented from occurring when low gradation is displayed.

이때, 한 프레임의 구동에 주어지는 시간은 제한되어 있으므로 하위 서브필드에서 증가된 어드레스 기간만큼 상위 서브필드의 어드레스 기간을 줄여준다. At this time, since the time given for driving one frame is limited, the address period of the upper subfield is reduced by the address period increased in the lower subfield.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동방법에 의한 효과를 나타낸 것으로, 제논 함유량이 10%인 50인치(768 주사 라인) 패널에 대하여 본 발명의 실시예를 적용한 결과를 도시한 것이다. FIG. 4 shows the effect of the method of driving the plasma display device according to the embodiment of the present invention. FIG. 4 illustrates the result of applying the embodiment of the present invention to a 50-inch (768 scan line) panel having a xenon content of 10%. will be.

도 4에 도시한 바와 같이, 종래와 같이 모든 서브필드의 어드레스 기간에 인가되는 주사 펄스의 폭을 1.2㎲로 고정하고 한 프레임을 10개의 서브필드로 나누어 구동할 경우에는 104 계조부터 저방전이 발생하고 76 계조 이하에서는 심한 저방전이 발생하는 것을 알 수 있다. 그러나 본 발명의 실시예에 따른 서브필드별 어드레스 기간 가변 방식을 적용하여 제1~ 제3 서브필드에서는 어드레스 기간을 종래보다 긴 1.8㎲로 설정하고 이후의 서브필드에서는 어드레스 기간에 인가되는 주사 펄스의 폭을 종래보다 짧은 1.0㎲로 설정한 경우, 어드레스 기간을 단축한 고계조의 저방전 특성은 종래와 유사하며 저계조의 저방전은 상당히 개선된 것을 확인할 수 있다.As shown in Fig. 4, when the width of the scan pulse applied to the address period of all the subfields is fixed to 1.2 ms and one frame is divided into ten subfields, low discharge occurs from 104 gray levels as shown in FIG. And below 76 gradations, it can be seen that severe low discharge occurs. However, by applying the address period variable method for each subfield according to an embodiment of the present invention, the address period is set to 1.8 ms longer than the conventional one in the first to third subfields, and the scan pulse applied to the address period in the subsequent subfields. When the width is set to 1.0 ms which is shorter than the conventional one, it can be seen that the low discharge characteristics of the high gradation with shorter address periods are similar to those of the conventional one, and the low discharge of the low gradation is considerably improved.

도 5a 내지 도 5b는 본 발명의 실시예에 따른 서브필드별 주사 펄스 폭에 따른 방전 성공 확률을 실험한 결과를 도시한 그래프이다(도 5에서는 가중치가 낮은 것부터 높은 순으로 서브필드를 배열하는 것으로 가정한다). 5A to 5B are graphs showing the results of experiments on the probability of success of discharge according to the scan pulse width of each subfield according to an embodiment of the present invention (in FIG. 5, the subfields are arranged in descending order of weight. Assume).

도 5a 내지 도 5d에 도시한 바와 같이, 제1, 제2 서브필드의 경우에는 주사 펄스 폭을 1.4㎲ 이상으로 설정할 경우에 방전 성공 확률이 100%가 되고(도 5a, 도 5b), 제3 서브필드의 경우에는 주사 펄스 폭을 1.8㎲ 이상으로 설정할 경우에 방전 성공 확률이 100%가 된다(도 5c). 또한, 제4 서브필드 이상의 서브필드에서는 주사 펄스 폭을 1.0㎲ 이상으로 설정할 경우에 방전 성공 확률이 100%가 되는 것을 확인할 수 있다. As shown in Figs. 5A to 5D, in the case of the first and second subfields, the discharge success probability becomes 100% when the scan pulse width is set to 1.4 Hz or more (Figs. 5A and 5B), and the third In the case of the subfield, when the scan pulse width is set to 1.8 ms or more, the discharge success probability is 100% (Fig. 5C). In addition, it can be confirmed that the discharge success probability becomes 100% when the scan pulse width is set to 1.0 ms or more in the subfields equal to or greater than the fourth subfield.

따라서, 최소 가중치를 포함하는 제1 서브필드의 주사 펄스 폭은 제4 서브필드 이상의 최대 가중치를 포함하는 서브필드의 주사 펄스 폭보다 40%이상 크게 설정할 수 있다. Accordingly, the scan pulse width of the first subfield including the minimum weight may be set to be 40% or more larger than the scan pulse width of the subfield including the maximum weight of the fourth subfield or more.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같이 본 발명에 의하면, 하위 서브필드의 어드레스 기간을 상위 서브필드보다 길게 설정함으로써 저계조 표현시 저방전이 일어날 확률을 저감시킬 수 있다.As described above, according to the present invention, by setting the address period of the lower subfield to be longer than the upper subfield, it is possible to reduce the probability of low discharge occurring during low gradation expression.

Claims (8)

삭제delete 복수의 제1 전극, 제2 전극 및 어드레스 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,In the driving method of a plasma display device including a plurality of first electrodes, second electrodes and address electrodes, 하나의 프레임을 복수의 서브필드로 나누어 구동하고, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함하며, One frame is driven by dividing into a plurality of subfields, and one subfield includes a reset period, an address period, and a sustain period, 가장 낮은 가중치의 서브필드를 포함하는 제1군의 서브필드의 어드레스 기간을 가장 높은 가중치의 서브필드를 포함하는 제2군의 서브필드의 어드레스 기간보다 길게 설정하며,Setting the address period of the first group of subfields including the lowest weighted subfield longer than the address period of the second group of subfields containing the highest weighted subfield, 상기 제1군의 서브필드의 어드레스 기간에 상기 제1 전극에 인가되는 주사 펄스의 폭을 상기 제2군의 서브필드의 어드레스 기간에 상기 제1 전극에 인가되는 주사 펄스의 폭보다 크게 하는 플라즈마 표시 장치의 구동 방법.Plasma display in which the width of the scan pulse applied to the first electrode in the address period of the first group of subfields is greater than the width of the scan pulse applied to the first electrode in the address period of the second group of subfields. Method of driving the device. 제2항에 있어서,The method of claim 2, 상기 제1군의 서브필드의 어드레스 기간에 인가되는 주사 펄스의 폭이 상기 제2군의 서브필드의 어드레스 기간에 인가되는 주사 펄스의 폭보다 40% 이상 큰The width of the scan pulse applied to the address period of the subfield of the first group is 40% or more greater than the width of the scan pulse applied to the address period of the subfield of the second group. 플라즈마 표시 장치의 구동 방법.A method of driving a plasma display device. 복수의 제1 전극, 제2 전극 및 어드레스 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,In the driving method of a plasma display device including a plurality of first electrodes, second electrodes and address electrodes, 하나의 프레임을 복수의 서브필드로 나누어 구동하고, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함하며, One frame is driven by dividing into a plurality of subfields, and one subfield includes a reset period, an address period, and a sustain period, 가장 낮은 가중치의 서브필드를 포함하는 제1군의 서브필드의 어드레스 기간을 가장 높은 가중치의 서브필드를 포함하는 제2군의 서브필드의 어드레스 기간보다 길게 설정하며,Setting the address period of the first group of subfields including the lowest weighted subfield longer than the address period of the second group of subfields containing the highest weighted subfield, 상기 복수의 서브필드를 가중치가 낮은 서브필드에서 높은 서브필드 순으로 배열할 때, 상기 제1군의 서브필드는 제1 서브필드 및 제2 서브필드를 포함하고, 상기 제2군의 서브필드는 제4 서브필드 이후의 서브필드를 포함하는 플라즈마 표시 장치의 구동 방법.When arranging the plurality of subfields in the order of low weight subfields to high subfields, the first group of subfields includes a first subfield and a second subfield, and the second group of subfields A driving method of a plasma display device including a subfield after the fourth subfield. 제4항에 있어서,The method of claim 4, wherein 상기 제1군의 서브필드의 어드레스 기간에 인가되는 주사 펄스의 폭은 1.4 ㎲이상이고, 상기 제2군의 서브필드의 어드레스 기간에 인가되는 주사 펄스의 폭은 1.0㎲이상인 The width of the scan pulse applied to the address period of the subfield of the first group is 1.4 s or more, and the width of the scan pulse applied to the address period of the subfield of the second group is 1.0 s or more. 플라즈마 표시 장치의 구동 방법.A method of driving a plasma display device. 복수의 제1 전극, 제2 전극 및 어드레스 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,In the driving method of a plasma display device including a plurality of first electrodes, second electrodes and address electrodes, 하나의 프레임을 복수의 서브필드로 나누어 구동하고, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함하며, One frame is driven by dividing into a plurality of subfields, and one subfield includes a reset period, an address period, and a sustain period, 가장 낮은 가중치의 서브필드를 포함하는 제1군의 서브필드의 어드레스 기간을 가장 높은 가중치의 서브필드를 포함하는 제2군의 서브필드의 어드레스 기간보다 길게 설정하며,Setting the address period of the first group of subfields including the lowest weighted subfield longer than the address period of the second group of subfields containing the highest weighted subfield, 상기 복수의 서브필드를 가중치가 낮은 서브필드에서 높은 서브필드 순으로 배열할 때, 상기 제1군의 서브필드는 제1 서브필드 내지 제3 서브필드를 포함하고, 상기 제2군의 서브필드는 제4 서브필드 이후의 서브필드를 포함하는 플라즈마 표시 장치의 구동 방법.When arranging the plurality of subfields in order from subfields having low weights to high subfields, the first group of subfields includes first to third subfields, and the second group of subfields A driving method of a plasma display device including a subfield after the fourth subfield. 제6항에 있어서,The method of claim 6, 상기 제1군의 서브필드의 어드레스 기간에 인가되는 주사 펄스의 폭은 1.8 ㎲이상이고, 상기 제2군의 서브필드의 어드레스 기간에 인가되는 주사 펄스의 폭은 1.0㎲이상인 The width of the scan pulse applied to the address period of the subfield of the first group is 1.8 ms or more, and the width of the scan pulse applied to the address period of the subfield of the second group is 1.0 ms or more. 플라즈마 표시 장치의 구동 방법.A method of driving a plasma display device. 복수의 제1 전극, 제2 전극 및 어드레스 전극을 포함하는 플라즈마 표시 패널; 및A plasma display panel including a plurality of first electrodes, second electrodes and address electrodes; And 인접한 상기 제1 전극 및 제2 전극에 의해 형성되는 방전 셀을 방전시키기 위해 상기 제1 전극 및 제2 전극에 구동 전압을 공급하는 구동 회로를 포함하며, A driving circuit for supplying a driving voltage to the first electrode and the second electrode to discharge the discharge cells formed by the adjacent first and second electrodes, 상기 구동 회로는,The drive circuit, 하나의 프레임을 각각 리셋 기간, 어드레스 기간 및 유지 기간을 포함하는 다수의 서브필드로 나누어 구동하며, One frame is divided into a plurality of subfields each of which includes a reset period, an address period, and a sustain period, and is driven. 가장 낮은 가중치의 서브필드를 포함하는 제1군의 서브필드의 어드레스 기간을 가장 높은 가중치의 서브필드를 포함하는 제2군의 서브필드의 어드레스 기간보다 길게 설정하는 Setting the address period of the first group of subfields including the lowest weighted subfield longer than the address period of the second group of subfields containing the highest weighted subfield 플라즈마 표시 장치.Plasma display device.
KR1020040059690A 2004-07-29 2004-07-29 Plasma display device and driving method thereof KR100599798B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040059690A KR100599798B1 (en) 2004-07-29 2004-07-29 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040059690A KR100599798B1 (en) 2004-07-29 2004-07-29 Plasma display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20060011036A KR20060011036A (en) 2006-02-03
KR100599798B1 true KR100599798B1 (en) 2006-07-12

Family

ID=37121142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059690A KR100599798B1 (en) 2004-07-29 2004-07-29 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100599798B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070087703A (en) * 2005-04-07 2007-08-29 엘지전자 주식회사 Plasma display panel, apparatus, driving apparatus and method thereof
KR100836584B1 (en) * 2006-03-07 2008-06-10 엘지전자 주식회사 Plasma Display Apparatus

Also Published As

Publication number Publication date
KR20060011036A (en) 2006-02-03

Similar Documents

Publication Publication Date Title
JP2006350330A (en) Plasma display apparatus and method of driving same
US7649509B2 (en) Plasma display device and driving method thereof
KR100719084B1 (en) Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof
US20050264476A1 (en) Plasma display device and driving method of plasma display panel
JP5044895B2 (en) Plasma display device
KR100811603B1 (en) Plasma Display Apparatus AND Driving method thereof
JP4264044B2 (en) Panel driving method and display panel
JP2006235574A (en) Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel
KR100570628B1 (en) Plasma display device and driving method thereof
KR100844834B1 (en) Driving method for plasma display apparatus
KR100599798B1 (en) Plasma display device and driving method thereof
KR100450200B1 (en) Method for driving plasma display panel
KR100761166B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100599655B1 (en) Plasma display device and driving method thereof
KR100747169B1 (en) Plasma Display Apparatus and Driving Method for Plasma Display Apparatus
KR100627408B1 (en) Plasma display device and driving method thereof
EP1696412A2 (en) Plasma display panel, plasma display apparatus, driving apparatus of the panel and driving method of the apparatus
KR100740096B1 (en) Plasma display and driving method thereof
KR100740109B1 (en) Driving method of plasma display
KR100740110B1 (en) Plasma display and driving method thereof
KR100646319B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100811523B1 (en) Plasma Display Apparatus
KR100740103B1 (en) Plasma display and driving method thereof
KR100774870B1 (en) Plasma Display Apparatus
KR100667321B1 (en) Plasma display apparatus and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee