KR100596798B1 - Method for gap-filling trench - Google Patents

Method for gap-filling trench Download PDF

Info

Publication number
KR100596798B1
KR100596798B1 KR1020040114770A KR20040114770A KR100596798B1 KR 100596798 B1 KR100596798 B1 KR 100596798B1 KR 1020040114770 A KR1020040114770 A KR 1020040114770A KR 20040114770 A KR20040114770 A KR 20040114770A KR 100596798 B1 KR100596798 B1 KR 100596798B1
Authority
KR
South Korea
Prior art keywords
trench
protective film
pitch
forming
trenches
Prior art date
Application number
KR1020040114770A
Other languages
Korean (ko)
Inventor
송석표
신동선
안상태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114770A priority Critical patent/KR100596798B1/en
Application granted granted Critical
Publication of KR100596798B1 publication Critical patent/KR100596798B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 트렌치 갭필방법에 관해 개시한 것으로서, 좁은 피치 및 이에 대해 상대적으로 넓은 피치를 가진 다수개의 트렌치가 구비된 반도체기판을 제공하는 단계와, 기판 상에 상기 트렌치들을 덮는 보호막을 형성하는 단계와, 보호막 상에 넓은 피치를 가진 트렌치와 대응되는 부위를 덮는 감광막패턴을 형성하는 단계와, 감광막패턴에 의해 노출된 좁은 피치를 가진 트렌치와 대응된 보호막 부위를 소정두께로 식각하는 단계와, 감광막패턴을 제거하는 단계와, 이로부터 얻어지는 결과물 전면에 갭필절연막을 형성하는 단계를 포함한다.The present invention relates to a trench gapfill method, comprising: providing a semiconductor substrate having a plurality of trenches having a narrow pitch and a relatively wide pitch, and forming a passivation layer covering the trenches on the substrate; Forming a photoresist pattern covering a portion corresponding to the trench having a wide pitch on the passivation layer; etching a portion of the passivation layer corresponding to the trench having a narrow pitch exposed by the photoresist pattern to a predetermined thickness; And forming a gap-fill insulating film on the entire surface of the resultant.

Description

트렌치 갭필방법{method for gap-filling trench}Method for gap-filling trench

도 1a 내지 도 1d는 본 발명에 따른 트렌치 갭필방법을 설명하기 위한 공정별 단면도.1A to 1D are cross-sectional views of processes for explaining a trench gapfill method according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1. 반도체기판 1a, 1b. 트렌치1. Semiconductor substrates 1a and 1b. Trench

3, 3a. 보호막 5. 감광막3, 3a. Protective film 5. Photoresist

7. 갭필절연막7. Gap Fill Insulation Film

본 발명은 트렌치 갭필방법에 관한 것으로서, 보다 구체적으로는 좁은 피치(pitch)와 이와 대해 상대적으로 넓은 피치를 가진 다수개의 트렌치들을 갭필하는 데 있어서, 갭필특성을 향상시킬 수 있는 트렌치 갭필방법에 관한 것이다.The present invention relates to a trench gapfill method, and more particularly, to a trench gapfill method capable of improving gapfill characteristics in gapfilling a plurality of trenches having a narrow pitch and a relatively wide pitch. .

일반적으로 알려진 바와 같이, 100nm 이하의 미세한 소자에 있어서, 트렌치 폭은 점점 좁아지며, 그에 따라, 넓은 선폭을 가진 트렌치는 원만하게 갭필되나 좁은 선폭을 가진 트렌치는 갭필이 불량해지게 된다. As is generally known, for fine devices of 100 nm or less, the trench width becomes narrower, so that trenches with wide line widths are smoothly gapfilled but trenches with narrow line widths become poor gap fills.

또한, 현재까지 트렌치의 갭필에 가장 널리 사용되어온 고밀도 플라즈마 절 연막은 막질이 치밀하여 후속 세정공정에 대한 안정성이 우수한 장점이 있으나, 트렌치 갭필 중에 발생되는 공극 또는 보호막의 손실에 의한 문제가 발생된다. 즉, 좁은 피치를 가진 트렌치에서의 갭필특성이 좋은 조건에서는 넓은 피치를 가진 트렌치에서의 보호막 손실이 심각하게 발생하게 되고, 반면에, 넓은 피치를 가진 트렌치에서의 보호막 손실이 발생되지 않은 조건에서는 좁은 피치를 가진 트렌치에서는 공극이 발생하는 등 소자의 특성을 안정하게 얻을 수 없는 문제점이 있다.In addition, the high density plasma insulation film, which has been most widely used for gap fill in trenches, has an excellent merit for stability in subsequent cleaning processes due to the high film quality, but causes a problem due to loss of voids or protective film generated in the trench gap fill. That is, when the gap fill characteristic is good in the trench having a narrow pitch, the loss of the protective film in the trench having a wide pitch is seriously generated, while the loss of the protective film in the trench having the wide pitch is narrow. In trenches having a pitch, there is a problem in that the characteristics of the device cannot be stably obtained, such as voids.

따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 넓은 피치를 가진 트렌치에는 두꺼운 보호막을, 좁은 피치를 가진 트렌치에는 상대적으로 얇은 보호막을 형성함으로써, 고밀도 플라즈마 절연막의 갭필특성을 최적화할 수 있는 트렌치 갭필방법을 제공하려는 것이다.Accordingly, in order to solve the above problems, an object of the present invention is to form a thick protective film in the trench having a wide pitch, a relatively thin protective film in the trench having a narrow pitch, trench gap fill that can optimize the gap fill characteristics of the high density plasma insulating film To provide a way.

상기 목적을 달성하고자, 본 발명에 따른 트렌치 갭필방법은 좁은 피치 및 이에 대해 상대적으로 넓은 피치를 가진 다수개의 트렌치가 구비된 반도체기판을 제공하는 단계와, 기판 상에 상기 트렌치들을 덮는 보호막을 형성하는 단계와, 보호막 상에 넓은 피치를 가진 트렌치의 상부를 덮는 감광막패턴을 형성하는 단계와, 감광막패턴에 의해 노출된 좁은 피치를 가진 트렌치 상의 보호막 부위를 소정두께로 식각하는 단계와, 감광막패턴을 제거하는 단계와, 이로부터 얻어지는 결과물 전면에 갭필절연막을 형성하는 단계를 포함한 것을 특징으로 한다.In order to achieve the above object, the trench gapfill method according to the present invention provides a semiconductor substrate having a plurality of trenches having a narrow pitch and a relatively wide pitch, and forming a protective film covering the trenches on the substrate. Forming a photoresist pattern covering an upper portion of a trench having a wide pitch on the protective film, etching a portion of the protective film on the trench having a narrow pitch exposed by the photoresist pattern to a predetermined thickness, and removing the photoresist pattern. And forming a gap fill insulating film on the entire surface of the resultant obtained therefrom.

상기 보호막은 LP-TEOS, O3-TEOS 및 ALD 중 어느 하나의 공정을 사용한다.The protective film uses a process of any one of LP-TEOS, O 3 -TEOS, and ALD.

상기 보호막은 실리콘산화물 및 실리콘질화물 중 어느 하나, 또는 그의 혼합물 및 화합물 중 어느 하나를 이용한다.The protective film uses any one of silicon oxide and silicon nitride, or any one of a mixture and a compound thereof.

상기 보호막은 3∼30nm 두께로 형성한다.The protective film is formed to a thickness of 3 to 30nm.

상기 보호막을 식각하는 공정은 건식 식각 및 습식 식각 중 어느 하나를 이용하거나, 또는 건식 식각 및 습식 식각을 모두 이용한다.The protective layer may be etched using either dry etching or wet etching, or both dry etching and wet etching.

상기 보호막은 1∼10nm 두께로 식각한다.The protective film is etched to a thickness of 1 to 10 nm.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 넓은 피치를 가진 트렌치에는 두꺼운 보호막을, 좁은 피치를 가진 트렌치에는 상대적으로 얇은 보호막을 형성하여, 갭필절연막 형성 시, 좁은 피치를 가진 트렌치에서는 공극 발생이 없게 하고, 또한 넓은 피치를 가진 트렌치에서는 보호막의 손실이 없게 하려는 것이다. According to the present invention, a thick protective film is formed in a trench having a wide pitch, and a relatively thin protective film is formed in a trench having a narrow pitch. Thus, when forming a gap fill insulation layer, no gap is generated in a trench having a narrow pitch and a trench having a wide pitch. Esau will not lose the shield.

도 1a 내지 도 1d는 본 발명에 따른 트렌치 갭필방법을 설명하기 위한 공정별 단면도이다.1A to 1D are cross-sectional views of processes for explaining a trench gapfill method according to the present invention.

본 발명에 따른 트렌치 갭필방법은, 도 1a에 도시된 바와 같이, 먼저 넓은 피치를 가진 제 1트렌치(1a) 및 제 1트렌치(1b)에 비해 상대적으로 좁은 피치를 가진 제 2트렌치(1b)가 구비된 반도체기판(1)을 제공한다. 이어, 상기 기판(1) 위에 트렌치들(1a)(1b)을 덮도록 3∼30nm 두께로 보호막(3)을 형성한다. 이때, 보호막(3)은 LP-TEOS, O3-TEOS 및 ALD 중 어느 하나의 공정을 사용하여 단차피복성이 우수한 실리콘산화물 및 실리콘질화물 중 어느 하나를 이용하거나, 또는 그의 혼합물 및 화합물 중 어느 하나를 이용한다. 한편, 보호막(3)은 이후의 갭필공정에서 좁은 피치를 가진 트렌치를 갭필해야 하므로, 최대한 얇게 형성해야 한다. In the trench gapfill method according to the present invention, as shown in FIG. 1A, first, a first trench 1a having a wide pitch and a second trench 1b having a relatively narrow pitch are compared with the first trench 1b. Provided is a semiconductor substrate 1 provided. Subsequently, the protective film 3 is formed to have a thickness of 3 to 30 nm to cover the trenches 1a and 1b on the substrate 1. At this time, the protective film 3 uses any one of silicon oxide and silicon nitride having excellent step coverage by using any one of LP-TEOS, O 3 -TEOS, and ALD, or any one of a mixture and a compound thereof. Use On the other hand, since the protective film 3 must gap fill trenches having a narrow pitch in a subsequent gap fill process, the protective film 3 should be formed as thin as possible.

그런다음, 도 1b에 도시된 바와 같이, 보호막(3) 위에 감광막(미도시)을 도포한 다음 노광 및 현상하여 제 1트렌치(1a)와 대응되는 부위를 덮고 제 2트렌치(1b)와 대응된 부위를 노출시키는 감광막패턴(5)을 형성한다.Then, as illustrated in FIG. 1B, a photoresist (not shown) is applied on the protective film 3, and then exposed and developed to cover a portion corresponding to the first trench 1a and to correspond to the second trench 1b. The photosensitive film pattern 5 which exposes a site | part is formed.

이후, 도 1c에 도시된 바와 같이, 감광막패턴(5)을 마스크로 하여 제 2트렌치(1b)와 대응된 보호막만을 1∼10nm 두께로 식각하여, 상대적으로 제 1트렌치(1a)와 대응된 보호막 두께보다도 얇게 되도록 한다. 이때, 보호막을 식각하는 공정은 건식 식각 및 습식 식각 중 어느 하나를 이용하거나, 또는 건식 식각 및 습식 식각을 모두 이용한다. 한편, 도 1c에서 미설명된 도면부호 3a는 식각 후 잔류된 보호막을 나타낸 것이다.Subsequently, as shown in FIG. 1C, only the passivation layer corresponding to the second trench 1b is etched to a thickness of 1 to 10 nm by using the photoresist pattern 5 as a mask, so that the passivation layer relatively corresponds to the first trench 1a. Make it thinner than thickness. In this case, the protective layer may be etched using either dry etching or wet etching, or both dry etching and wet etching. Meanwhile, reference numeral 3a, which is not described in FIG. 1C, indicates the protective film remaining after etching.

이어, 감광막패턴을 제거하고 나서, 도 1d에 도시된 바와 같이, 결과물 전면에 고밀도 플라즈마 방식의 갭필절연막(7)을 형성하여 상술한 트렌치 구조를 갭필시킨다. 이때, 갭필절연막(7)은 고밀도 플라즈마 방식으로 단독 증착하거나, 또는 증착, 식각 및 증착 등의 공정 순으로 반복하여 형성할 수도 있다. Subsequently, after removing the photoresist pattern, a high-density plasma gap fill insulating film 7 is formed on the entire surface of the resultant to gap fill the trench described above. In this case, the gap fill insulating film 7 may be formed by a single deposition in a high density plasma method, or may be repeatedly formed in the order of deposition, etching, and deposition.

여기서, 갭필절연막(7)으로서 다공성 절연막을 사용하지 않고 치밀한 고밀도 플라즈마 방식의 절연막을 사용하기 때문에 후속의 세정공정을 안정적으로 진행할 수 있다. 즉, 세정공정에 따른 갭필절연막의 손실량을 쉽게 제어하여 문턱전압, 누설전류 등의 안정된 소자 특성을 얻을 수 있다.Here, since the insulating film of a dense high density plasma type | mold is used instead of the porous insulating film as the gap fill insulating film 7, subsequent washing | cleaning process can be performed stably. In other words, it is possible to easily control the loss amount of the gap fill insulating film according to the cleaning process to obtain stable device characteristics such as threshold voltage and leakage current.

본 발명에 따르면, 일차적으로 좁은 피치를 가진 제 2트렌치 부위의 보호막을 얇게 한 상태에서 트렌치 구조 전면에 갭필절연막을 형성함으로써, 제 2트렌치 부위의 공극 발생율을 최소화하고, 제 1트렌치 부위의 보호막 손실없이 안정적인 공정을 진행할 수 있다. According to the present invention, a gap fill insulating film is formed on the entire trench structure in a state where the protective film of the second trench portion having the first narrow pitch is thinned, thereby minimizing the occurrence of voids in the second trench portion, and the loss of the protective film of the first trench portion. Stable process can be carried out without.

상술한 바와 같이, 본 발명은 넓은 피치를 가진 트렌치에는 두꺼운 보호막을, 좁은 피치를 가진 트렌치에는 상대적으로 얇은 보호막을 형성함으로써, 이후의 갭필절연막 형성 시, 좁은 피치를 가진 트렌치에서는 공극 발생이 없으며 넓은 피치를 가진 트렌치에서는 보호막의 손실이 없게 되어 고밀도 플라즈마 절연막의 증착조건을 용이하게 얻을 수 있다. 따라서, 안정된 소자특성을 얻을 수 있는 이점이 있다.As described above, the present invention forms a thick protective film in the trench having a wide pitch, and a relatively thin protective film in the trench having a narrow pitch, so that no gap is generated in the trench having a narrow pitch at the time of forming the gap fill insulating film. In the trench having a pitch, there is no loss of the protective film, so that the deposition conditions of the high density plasma insulating film can be easily obtained. Therefore, there is an advantage that stable device characteristics can be obtained.

Claims (6)

좁은 피치 및 이에 대해 상대적으로 넓은 피치를 가진 다수개의 트렌치가 구비된 반도체기판을 제공하는 단계와,Providing a semiconductor substrate having a plurality of trenches having a narrow pitch and a relatively wide pitch thereto; 상기 기판 상에 상기 트렌치들을 덮는 보호막을 형성하는 단계와,Forming a protective film covering the trenches on the substrate; 상기 보호막 상에 넓은 피치를 가진 트렌치 상부를 덮는 감광막패턴을 형성하는 단계와,Forming a photoresist pattern covering the upper portion of the trench having a wide pitch on the passivation layer; 상기 감광막패턴에 의해 노출된 좁은 피치를 가진 트렌치 상부의 보호막 부위를 소정두께로 식각하는 단계와,Etching a portion of the protective film on the upper portion of the trench having a narrow pitch exposed by the photosensitive film pattern to a predetermined thickness; 상기 감광막패턴을 제거하는 단계와,Removing the photoresist pattern; 이로부터 얻어지는 결과물 전면에 갭필절연막을 형성하는 단계를 포함한 것을 특징으로 하는 트렌치 갭필방법.Trench gap fill method comprising the step of forming a gap fill insulating film on the entire surface of the resultant obtained therefrom. 제 1항에 있어서, 상기 보호막은 LP-TEOS, O3-TEOS 및 ALD 중 어느 하나의 공정을 사용하는 것을 특징으로 하는 트렌치 갭필방법.The trench gapfill method of claim 1, wherein the passivation layer uses any one of LP-TEOS, O 3 -TEOS, and ALD. 제 1항에 있어서, 상기 보호막은 실리콘산화물 및 실리콘질화물 중 어느 하나, 또는, 그의 혼합물 및 화합물 중 어느 하나를 이용하는 것을 특징으로 하는 트렌치 갭필방법.The trench gapfill method according to claim 1, wherein the protective film uses any one of silicon oxide and silicon nitride, or any one of a mixture and a compound thereof. 제 1항에 있어서, 상기 보호막은 3∼30nm 두께로 형성하는 것을 특징으로 하는 트렌치 갭필방법.The trench gapfill method of claim 1, wherein the protective film is formed to a thickness of 3 to 30 nm. 제 1항에 있어서, 상기 보호막 부위를 식각하는 공정은 건식 식각 및 습식 식각 중 어느 하나를 이용하는 것을 특징으로 하는 트렌치 갭필방법.The trench gapfill method of claim 1, wherein the protective layer is etched using dry etching or wet etching. 제 1항에 있어서, 상기 보호막은 1∼10nm 두께로 식각하는 것을 특징으로 하는 트렌치 갭필방법.The trench gapfill method of claim 1, wherein the protective layer is etched to a thickness of 1 to 10 nm.
KR1020040114770A 2004-12-29 2004-12-29 Method for gap-filling trench KR100596798B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114770A KR100596798B1 (en) 2004-12-29 2004-12-29 Method for gap-filling trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114770A KR100596798B1 (en) 2004-12-29 2004-12-29 Method for gap-filling trench

Publications (1)

Publication Number Publication Date
KR100596798B1 true KR100596798B1 (en) 2006-07-04

Family

ID=37183636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114770A KR100596798B1 (en) 2004-12-29 2004-12-29 Method for gap-filling trench

Country Status (1)

Country Link
KR (1) KR100596798B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11718911B2 (en) * 2019-05-20 2023-08-08 Tokyo Electron Limited Deposition method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11718911B2 (en) * 2019-05-20 2023-08-08 Tokyo Electron Limited Deposition method

Similar Documents

Publication Publication Date Title
KR100898580B1 (en) Method of forming isolation layer for semiconductor device
KR100772109B1 (en) Method for forming isolation layer of semiconductor device
KR100224700B1 (en) Isolation method of semiconductor device
KR20000013397A (en) Manufacturing method of trench isolation
KR100564550B1 (en) a semiconductor device comprising a trench type isolation film and method for manufacturing the same
KR100596798B1 (en) Method for gap-filling trench
KR100500439B1 (en) method for fabricating semiconductor device with gate spacer of positive slope
KR20080074486A (en) Method of forming an isolation layer in semiconductor device
KR100305026B1 (en) Manufacturing method of semiconductor device
KR100500942B1 (en) Fabricating method for trench isoaltion layer using bottom anti reflection coating
KR101116726B1 (en) Method for forming recess gate in semiconductor device
KR101078720B1 (en) Method for forming isolation layer of semiconductor device
KR100670652B1 (en) Method of forming contact plug for semiconductor device
US6716720B2 (en) Method for filling depressions on a semiconductor wafer
KR100226735B1 (en) Method of forming a device isolation film of semiconductor device
KR100568030B1 (en) Shallow Trench Isolation Method For Semiconductor Devices
KR100578239B1 (en) Method of forming shallow trench isolation layer in semiconductor device
KR100575616B1 (en) Method for forming borderless contact hole in a semiconductor device
KR100861307B1 (en) Method of manufacturing isolation layer for semiconductor device
KR100418576B1 (en) Method of forming trench type isolation process in semiconductor device
KR20070063359A (en) Method of fabricating the semiconductor device having wsix gate structure
KR20070002882A (en) Method of manufacturing semiconductor device
KR20000021348A (en) Method for forming trench isolation of semiconductor device
KR20020053545A (en) Method of forming a isolation layer in a semiconductor device
KR20050012655A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee