KR100595102B1 - 데이터 집적회로 및 이를 이용한 발광 표시장치 - Google Patents
데이터 집적회로 및 이를 이용한 발광 표시장치 Download PDFInfo
- Publication number
- KR100595102B1 KR100595102B1 KR1020040091628A KR20040091628A KR100595102B1 KR 100595102 B1 KR100595102 B1 KR 100595102B1 KR 1020040091628 A KR1020040091628 A KR 1020040091628A KR 20040091628 A KR20040091628 A KR 20040091628A KR 100595102 B1 KR100595102 B1 KR 100595102B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transistor
- data
- capacitor
- control signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 문턱전압을 보상하여 정확한 출력전압을 공급할 수 있도록 한 데이터 집적회로에 관한 것이다.
본 발명의 데이터 집적회로에 포함되는 버퍼들 각각은 제 1커패시터, 제 2커패시터 및 전압원과, 제 2단자가 전압원에 접속되고, 1단자가 상기 데이터선에 접속되며 게이트단자가 제 1커패시터 및 제 2커패시터의 일측에 접속되는 제 1트랜지스터와, 제 1커패시터에 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전시키기 위한 제 1스위칭부와, 제 2커패시터에 상기 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전시키기 위한 제 2스위칭부를 구비하는 데이터 집적회로를 제공한다.
이러한 구성에 의하여, 본 발명에서는 외부에서 공급되는 데이터신호를 전압강하없이 데이터선으로 전달할 수 있고, 이에 따라 화상 표시부에서 원하는 휘도의 영상을 표시할 수 있다.
Description
도 1은 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 데이터 집적회로를 상세히 나타내는 블록도이다.
도 3은 도 2에 도시된 버퍼를 상세히 나타내는 회로도이다.
도 4는 도 3에 도시된 버퍼로 공급되는 구동파형의 제 1실시예를 나타내는 파형도이다.
도 5는 도 3에 도시된 버퍼로 공급되는 구동파형의 제 2실시예를 나타내는 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 주사 구동부 120 : 데이터 구동부
121 : 쉬프트 레지스터부 122 : 샘플링 래치부
123 : 홀딩 래치부 124 : 레벨 쉬프터부
125 : DAC부 126 : 버퍼부
127 : 버퍼 127a,127b : 회로부
129 : 데이터 집적회로 130 : 화상 표시부
140 : 화소 150 : 타이밍 제어부
본 발명은 데이터 집적회로 및 이를 이용한 발광 표시장치에 관한 것으로, 특히 문턱전압을 보상하여 정확한 출력전압을 공급할 수 있도록 한 데이터 집적회로 및 이를 이용한 발광 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 자발광소자이다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 발광 표시장치는 화소마다 형성되는 구동박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 데이터신호에 대응하는 전류를 발광소자로 공급함으로써 발광소자에서 빛이 발광되게 한다.
이와 같은 발광 표시장치는 외부로부터 공급되는 데이터를 이용하여 데이터 신호를 생성하고, 생성된 데이터신호를 데이터선들을 경유하여 화소들로 공급함으로써 원하는 휘도의 영상을 표시한다. 여기서, 외부로부터 공급되는 데이터를 데이터신호로 변환하기 위하여 적어도 하나 이상의 데이터 집적회로(Integrated Circuit)가 이용된다.
데이터 집적회로는 외부로부터 공급되는 데이터를 계조값에 대응하는 데이터신호로 변환하고, 변환된 데이터신호를 버퍼들을 경유하여 데이터선들로 공급한다. 버퍼들은 다수의 트랜지스터들로 구성되어 자신에게 공급되는 데이터신호를 데이터선들로 공급한다.
하지만, 종래의 버퍼들에서는 데이터신호를 데이터선들로 공급할 때 트랜지스터의 문턱전압에 대응되는 전압만큼 전압강하가 발생된다. 다시 말하여, 종래의 버퍼에서는 데이터신호의 전압이 트랜지스터의 문턱전압만큼 하강되고, 이에 따라 원하는 휘도의 화상을 표시하지 못하는 문제점이 발생된다.
따라서, 본 발명의 목적은 문턱전압을 보상하여 정확한 출력전압을 공급할 수 있도록 한 데이터 집적회로 및 이를 이용한 발광 표시장치에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 디지털-아날로그 변환부로부터 공급되는 데이터신호를 데이터선으로 전달하기 위하여 다수의 버퍼를 구 비하는 데이터 집적회로에 있어서, 상기 버퍼들 각각은 제 1커패시터, 제 2커패시터 및 전압원과, 제 2단자가 상기 전압원에 접속되고, 1단자가 상기 데이터선에 접속되며 게이트단자가 상기 제 1커패시터 및 제 2커패시터의 일측에 접속되는 제 1트랜지스터와, 상기 제 1커패시터에 상기 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전시키기 위한 제 1스위칭부와, 상기 제 2커패시터에 상기 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전시키기 위한 제 2스위칭부를 구비하는 데이터 집적회로를 제공한다.
바람직하게, 상기 제 1스위칭부는 상기 제 1커패시터의 일측과 디지털-아날로그 변환부 사이에 설치되어 제 1제어신호에 의하여 구동되는 제 2트랜지스터와, 상기 제 1커패시터의 다른측과 상기 데이터선 사이에 설치되어 상기 제 1제어신호에 의하여 구동되는 제 3트랜지스터를 구비한다. 상기 제 2스위칭부는 상기 제 2커패시터의 다른측과 상기 데이터선 사이에 설치되어 상기 제 1제어신호 및 제 2제어신호에 의하여 구동되는 제 4트랜지스터를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 1 내지 도 5를 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 의한 발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 의한 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차영역에 형성된 화소들(140)을 포함하는 화상 표시부(130)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.
주사 구동부(110)는 타이밍 제어부(150)로부터의 주사 구동제어신호(SCS)에 응답하여 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다. 또한 주사 구동부(110)는 주사 구동제어신호들(SCS)에 응답하여 발광 제어신호를 생성하고, 생성된 발광 제어신호를 발광 제어선들(E1 내지 En)로 순차적으로 공급한다.
데이터 구동부(120)는 타이밍 제어부(150)로부터의 데이터 구동제어신호(DCS)에 응답하여 데이터신호들을 생성하고, 생성된 데이터신호들을 데이터선들(D1 내지 Dm)로 공급한다. 이를 위하여, 데이터 구동부(120)는 적어도 하나 이상의 데이터 집적회로(129)를 구비한다. 데이터 집적회로(129)는 외부로부터 공급되는 데이터(Data)를 데이터신호로 변환하여 데이터선들(D1 내지 Dm)로 공급한다. 데이터 집적회로(129)의 상세한 구성은 후술하기로 한다.
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외 부로부터 공급되는 데이터(Data)를 재정렬하여 데이터 구동부(120)로 공급한다.
화상 표시부(130)는 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는다. 화상 표시부(130)로 공급된 제 1전원(VDD) 및 제 2전원(VSS)은 각각의 화소들(140)로 공급된다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(140)은 데이터 집적회로(129)로부터 공급되는 데이터신호에 대응되는 화상을 표시한다.
도 2는 도 1에 도시된 데이터 집적회로를 상세히 나타내는 블록도이다. 여기서, 데이터 집적회로는 i(i는 자연수)개의 데이터선들과 접속될 수 있도록 i개의 채널로 구성된다고 가정하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 데이터 집적회로(129)는 샘플링신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(121)와, 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장하기 위한 샘플링 래치부(122)와, 샘플링 래치부(122)에 저장된 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터(Data)들을 레벨 쉬프터(124)로 공급하기 위한 홀딩 래치부(123)와, 데이터(Data)의 전압레벨을 상승시키기 위한 레벨 쉬프터부(124)와, 데이터(Data)의 계조값에 대응하는 데이터신호를 생성하기 위한 디지털-아날로그 변환부(이하, "DAC부"라 함)(125)와, 데이터신호를 일시 저장한 후 출력하기 위한 버퍼부(126)를 구비한다.
쉬프트 레지스터부(121)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(121)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트시키면서 순차적으로 i개의 샘플링신호를 생성한다. 이를 위해, 쉬프트 레지스터부(121)는 i개의 쉬프트 레지스터를 구비한다.
샘플링 래치부(122)는 쉬프트 레지스터(121)로부터 순차적으로 공급되는 샘플링신호에 대응하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(122)는 i개의 데이터(Data)를 저장하기 위하여 i개의 샘플링 래치들을 구비한다. 그리고, 각각의 샘플링 래치들은 데이터(Data)의 비트수에 대응하는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치들 각각은 k비트의 크기로 설정된다.
홀딩 래치부(123)는 타이밍 제어부(150)로부터 소스 출력 인에이블(SOE) 신호가 입력될 때 샘플링 래치부(122)로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀딩 래치부(123)는 소스 출력 인에이블(SOE) 신호가 입력될 때 자신에게 저장된 데이터(Data)를 레벨 쉬프터부(124)로 공급한다. 이를 위해, 홀딩 래치부(123)는 샘플링 래치부(122)와 동일한 i개의 홀딩 래치를 구비한다. 그리고, 홀딩 래치의 크기(저장할 수 있는 비트수)는 샘플링 래치와 동일하게 k비트로 설정된다.
레벨 쉬트터부(124)는 홀딩 래치부(123)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 DAC부(125)로 공급한다. 실질적으로, 외부 시스템으로부터 데이터 집적회로(129)로 높은 전압레벨을 가지는 데이터(Data)를 공급하게 되면 전압레벨에 대응하는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 집적회로(129)의 외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하 고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬트터부(124)에서 높은 전압레벨로 승압시킨다.
DAC부(125)는 데이터(Data)의 비트값(즉, 계조값)에 대응하여 데이터신호를 생성하고, 생성된 데이터신호를 버퍼부(126)로 공급한다. 실제로, DAC부(125)는 데이터(Data)의 계조값에 대응하는 계조전압을 생성하고, 생성된 계조전압을 데이터신호로써 버퍼부(126)로 공급한다.
버퍼부(126)는 DAC부(125)로부터 공급되는 데이터신호들을 임시 저장한 후 i개의 데이터선들(D1 내지 Di)로 공급한다. 이를 위해, 버퍼부(126)는 i개의 버퍼(127)를 구비한다. i개의 버퍼들(127) 각각은 자신에게 공급되는 데이터신호를 데이터선들(D1 내재 Di)로 공급한다. 여기서, 버퍼들(127)은 자신의 내부에 포함되는 트랜지스터의 문턱전압과 무관하게 전압강하 없는 데이터신호를 데이터선들(D1 내지 Di)로 공급한다.
도 3은 도 2에 도시된 버퍼를 상세히 나타내는 회로도이다. 그리고, 도 4는 도 3에 도시된 버퍼의 구동방법을 나타내는 파형도이다.
도 3 및 도 4를 참조하면, 본 발명의 버퍼들(127) 각각은 DAC부(125)와 데이터선(D) 사이에 위치된다. 이와 같은 버퍼들(127)은 제 1커패시터(C1) 및 제 2커패시터(C2)와, 전압원(Vcc), 제 1노드(N1) 및 제 3노드(N3) 사이에 설치되는 제 1트랜지스터(M1)와, 제 1커패시터(C1)에 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압을 충전하기 위한 제 1스위칭부(127a)와, 제 2커패시터(C2)에 제 1트랜지스터 (M1)의 문턱전압에 대응되는 전압을 충전하기 위한 제 2스위칭부(127b)와, DAC부(125)와 제 2노드(N2) 사이에 설치되는 제 5트랜지스터(M5)와, 제 4노드(N4)와 DAC부(125) 사이에 설치되는 제 6트랜지스터(M6)와, 제 3노드(N3)와 기저전압원(GND) 사이에 설치되는 제 7트랜지스터(M7)를 구비한다.
제 1스위칭부(127a)는 제 2트랜지스터(M2) 및 제 3트랜지스터(M3)를 구비한다. 제 2트랜지스터(M2)는 DAC부(125)와 제 1커패시터(C1)의 일측(제 1노드(N1)) 사이에 설치된다. 이와 같은 제 2트랜지스터(M2)는 외부로부터 제 1제어신호(S1)가 공급될 때 턴-온된다. 제 3트랜지스터(M3)는 제 1커패시터(C1)의 다른측(제 2노드(N2))과 데이터선(D)(제 3노드(N3)) 사이에 설치된다. 이와 같은 제 3트랜지스터(M3)는 제 1제어신호(S1)가 공급될 때 턴-온된다.
제 5트랜지스터(M5)는 DAC부(125)와 제 2노드(N2) 사이에 설치된다. 이와 같은 제 5트랜지스터(M5)는 제 2제어신호(S2)가 공급될 때 턴-온된다.
제 1트랜지스터(M1)는 제 1노드(N1)와 전압원(Vcc) 사이에 설치된다. 그리고, 제 1트랜지스터(M1)는 제 3노드(N3)와 전기적으로 접속되도록 설치된다. 다시 말하여, 제 1트랜지스터(M1)의 제 2단자는 전압원(Vcc)에 접속되고, 제 1단자는 제 3노드(N3)에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트단자는 제 1노드(N1)에 접속된다. 여기서, 제 1단자는 소오스단자 및 드레인단자 중 어느 하나로 설정되고, 제 2단자는 제 1단자와 다른 단자로 설정된다. 예를 들어, 제 1단자가 소오스단자로 선택될 때 제 2단자는 드레인단자로 선택된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)에 인가되는 전압에 의하여 턴-온 또는 턴-오프된다.
제 2스위칭부(127b)는 제 4트랜지스터(M4)를 구비한다. 제 4트랜지스터(M4)는 제 3노드(N3)와 제 4노드(N4) 사이에 설치된다. 이와 같은 제 4트랜지스터(M4)는 제 1제어신호(S1) 및 제 2제어신호(S2)가 공급될 때 턴-온된다.
제 6트랜지스터(M6)는 제 4노드(N4)와 DAC부(125) 사이에 설치된다. 이와 같은 제 6트랜지스터(M6)는 제 3제어신호(S3)가 공급될 때 턴-온된다.
제 7트랜지스터(M7)는 제 3노드(N3)와 기저전압원(GND) 사이에 설치된다. 이와 같은 제 7트랜지스터(M7)는 외부로부터 공급되는 바이어스 전압(S4)에 의하여 위클리 턴온(Weakly Turn-on)된다.
제 1커패시터(C1)는 제 1노드(N1)와 제 2노드(N2) 사이에 설치된다. 이와 같은 제 1커패시터(C1)는 제 1노드(N1) 및 제 2노드(N2)에 인가되는 전압값에 대응하여 소정의 전압을 충전하고, 충전된 전압을 제 1트랜지스터(M1)로 공급한다.
제 2커패시터(C2)는 제 1노드(N1)와 제 4노드(N4) 사이에 설치된다. 이와 같은 제 2커패시터(C2)는 제 1노드(N1) 및 제 4노드(N4)에 인가되는 전압값에 대응하여 소정의 전압을 충전하고, 충전된 전압을 제 1트랜지스터(M1)로 공급한다.
이와 같은 버퍼(127)의 동작과정을 도 4와 결부하여 상세히 설명하기로 한다. 여기서, 제 1제어신호(S1) 내지 제 3제어신호(S3)는 순차적으로 공급되고, 바이어스 전압(S4)은 지속적으로 공급된다. 먼저, 외부로부터 제 1제어신호(S1)가 공급되며, DAC부(125)로부터 소정전압(Vdc)이 공급된다. 여기서, 제 1제어신호(S1)의 전압값은 소정전압(Vdc)의 전압값보다 높은 전압값으로 설정된다.
제 1제어신호(S1)가 공급되면 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)가 턴-온된다. 그리고, 제 7트랜지스터(M7)는 바이어스 전압을 공급받아 위클리 턴온(Weakly Turn-on) 상태를 유지한다. 제 2트랜지스터(M2)가 턴-온되면 소정전압(Vdc)의 전압이 제 1노드(N1)로 인가된다. 그러면, 제 1노드(N1)에 인가된 전압값에 의하여 제 1트랜지스터(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 제 1트랜지스터(M1)의 제 1단자(즉, 제 3노드(N3))의 전압값이 서서히 상승된다. 그리고, 제 1단자의 전압값은 자신에게 흐르는 전류가 '0'이 되는 시점에서 소정전압(Vdc)보다 제 1트랜지스터(M1)의 문턱전압 만큼 낮은 전압으로 결정된다.(즉, Vdc-Vth) 여기서, 제 7트랜지스터(M7)가 위클리 턴온되었기 때문에 제 1트랜지스터(M1)의 제 1단자로 흐르는 전류가 빠른 시간안에 '0'으로 설정될 수 있고, 이에 따라 구동시간을 단축할 수 있다.
제 3노드(N3)에 인가된 전압은 제 3트랜지스터(M3)를 경유하여 제 2노드(N2)로 인가된다. 그리고, 제 3노드(N3)에 인가된 전압은 제 4트랜지스터(M4)를 경유하여 제 4노드(N4)로 인가된다. 여기서, 제 1노드(N1)에는 소정전압(Vdc)이 인가되고, 제 2노드(N2) 및 제 4노드(N4)에는 소정전압(Vdc)에서 제 1트랜지스터(M1)의 문턱전압 만큼 낮은 전압이 인가된다. 따라서, 제 1커패시터(C1) 및 제 2커패시터(C2) 각각에는 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 충전된다.
이후, 외부로부터 제 2제어신호(S2)가 공급되며, DAC부(125)로부터 계조값에 대응하는 계조전압(Vga)(데이터신호)이 공급된다. 여기서, 제 2제어신호(S2)의 전압값은 계조전압(Vga)의 전압값보다 높은 전압값으로 설정된다.
제 2제어신호(S2)가 공급되면 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 계조전압(Vga)이 제 2노드(N2)로 공급된다. 계조전압(Vga)이 제 2노드(N2)로 공급되면 제 1커패시터(C1)에 의하여 제 1노드(N1)의 전압도 계조전압(Vga) 만큼 상승된다. 이때, 제 1커패시터(C1)에 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 충전되어 있기 때문에 제 1노드(N1)에는 계조전압(vga)에 제 1트랜지스터(M1)의 문턱전압을 합한 전압값이 인가된다.
제 1노드(N1)에 인가된 전압값은 제 1트랜지스터(M1)의 게이트단자로 공급되고, 이에 따라 제 1트랜지스트(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 제 3노드(N3)이 전압값이 서서히 상승된다. 그리고, 제 3노드(N3)에 흐르는 전류가 '0'이 되는 시점에서 제 3노드(N3)에는 제 1노드(N1)보다 제 1트랜지스터(M1)의 문턱전압만큼 낮은 계조전압(Vga)이 인가된다. 이때, 제 7트랜지스터(M7)가 위클리 턴-온상태를 유지하기 때문에, 즉 제 3노드(N3)의 전류가 제 7트랜지스터(M7)를 경유하여 기저전압원(GND)으로 공급되기 때문에 제 3노드(N3)의 전압값은 빠른 시간안에 계조전압(Vga)으로 상승된다. 이후, 제 3노드(N3)에 인가된 계조전압(Vga)은 데이터선(D)으로 공급된다. 데이터선(D)으로 공급된 계조전압(Vga)(데이터신호)은 화소(140)로 공급되고, 이에 따라 화소(140)에서는 계조전압(Vga)에 대응되는 소정의 빛이 발생된다.
한편, 제 4트랜지스터(M4)가 턴-온되었기 때문에 계조전압(Vga)은 제 4노드(N4)로 공급된다. 이때, 제 1노드(N1)는 계조전압(Vga)과 제 1트랜지스터(M1)의 문턱전압을 합한 전압값을 갖고, 제 4노드(N4)는 계조전압(Vga)을 갖기 때문에 제 2커패시터(C2)는 제 1트랜지스터(M1)의 문턱전압을 유지한다.
이후, 외부로부터 제 3제어신호(S2)가 공급되며, DAC부(125)로부터 계조값에 대응하는 계조전압(Vga)(데이터신호)이 공급된다. 여기서, 제 3제어신호(S3)의 전압값은 계조전압(Vga)의 전압값보다 높은 전압값으로 설정된다.
제 3제어신호(S3)가 공급되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 계조전압(Vga)이 제 4노드(N4)로 공급된다. 계조전압(Vga)이 제 4노드(N4)로 공급되면 제 2커패시터(C2)에 의하여 제 1노드(N1)의 전압도 계조전압(Vga)만큼 상승된다. 이때, 제 2커패시터(C2)에 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 충전되어 있기 때문에 제 1노드(N1)에는 계조전압(Vga)에 제 1트랜지스터(M1)의 문턱전압을 합한 전압값이 인가된다.
제 1노드(N1)에 인가된 전압값은 제 1트랜지스터(M1)의 게이트단자로 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 제 3노드(N3)이 전압값이 서서히 상승된다. 그리고, 제 3노드(N3)에 흐르는 전류가 '0'이 되는 시점에서 제 3노드(N3)에는 제 1노드(N1)보다 제 1트랜지스터(M1)의 문턱전압만큼 낮은 계조전압(Vga)이 인가된다. 이때, 제 7트랜지스터(M7)가 위클리 턴-온상태를 유지하기 때문에, 즉 제 3노드(N3)의 전류가 제 7트랜지스터(M7)를 경유하여 기저전압원(GND)으로 공급되기 때문에 제 3노드(N3)의 전압값은 빠른 시간안에 계조전압(Vga)으로 상승된다. 제 3노드(N3)에 인가된 계조전압(Vga)은 데이터선(D)으로 공급된다. 데이터선(D)으로 공급된 계조전압(Vga)(데이터신호)은 화소(140)로 공급되고, 이에 따라 화소(140)에서는 계조전압(Vga)에 대응되는 소정 의 빛이 발생된다.
실제로, 본 발명의 버퍼(127)는 상술한 과정을 반복하면서 데이터선(D)으로 계조전압(Vga)(데이터신호)을 공급한다. 이 경우, 본 발명의 버퍼(127)는 DAC부(125)로부터 공급되는 계조전압(Vga)을 전압강하없이 데이터선(D)으로 공급할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다. 그리고, 본 발명에서는 제 1커패시터(C1) 및 제 2커패시터(C2)를 교번적으로 구동시키면서 계조전압(Vga)을 공급하기 때문에 안정적으로 계조전압(Vga)을 공급할 수 있는 장점이 있다. 또한, 본 발명의 버퍼는 인버젼 방식으로 구동되는 액정 표시장치에 채용되어 정극성 및 부극성의 계조전압(Vga)을 교번적으로 데이터선(D)으로 공급할 수 있다.
한편, 본 발명의 버퍼(127)에서 제 7트랜지스터(M7)는 외부로부터 공급되는 바이어스 전압(S4)에 의하여 항상 위클리 턴온상태를 유지한다. 하지만, 이와 같이 제 7트랜지스터(M7)가 항상 위클리 턴온상태를 유지하게 되면 높은 소비전력이 소모되는 문제점이 발생된다. 따라서, 본 발명에서는 도 5와 같이 제 7트랜지스터(M7)의 게이트단자로 제 1제어신호(S1), 제 2제어신호(S2) 및 제 3제어신호(S3)가 공급될 때에만 제 7트랜지스터(M7)가 위클리 턴-온될 수 있도록 제 4제어신호(S4)를 공급하고, 그 외의 경우에는 제 7트랜지스터(M4)가 턴-오프될 수 있도록 제 4제어신호(S4)를 공급하지 않을 수 있다. 그러면, 제 7트랜지스터(M7)에 의하여 낭비되는 소비전력을 최소화할 수 있다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위 에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 데이터 집적회로 및 이를 이용한 발광 표시장치에 의하면 DAC부로부터 공급되는 계조전압을 버퍼부에서 전압강하없이 데이터선으로 전달할 수 있다. 이와 같이 버퍼부에서 계조전압의 손실이 발생되지 않으면 화상 표시부에서 원하는 휘도의 영상을 표시할 수 있다.
Claims (8)
- 디지털-아날로그 변환부로부터 공급되는 데이터신호를 데이터선으로 전달하기 위하여 다수의 버퍼를 구비하는 데이터 집적회로에 있어서;상기 버퍼들 각각은제 1커패시터, 제 2커패시터 및 전압원과;제 2단자가 상기 전압원에 접속되고, 1단자가 상기 데이터선에 접속되며 게이트단자가 상기 제 1커패시터 및 제 2커패시터의 일측에 접속되는 제 1트랜지스터와;상기 제 1커패시터에 상기 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전시키기 위한 제 1스위칭부와;상기 제 2커패시터에 상기 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전시키기 위한 제 2스위칭부를 구비하는 데이터 집적회로.
- 제 1항에 있어서,상기 제 1스위칭부는상기 제 1커패시터의 일측과 디지털-아날로그 변환부 사이에 설치되어 제 1제어신호에 의하여 구동되는 제 2트랜지스터와,상기 제 1커패시터의 다른측과 상기 데이터선 사이에 설치되어 상기 제 1제어신호에 의하여 구동되는 제 3트랜지스터를 구비하는 데이터 집적회로.
- 제 2항에 있어서,상기 제 2스위칭부는상기 제 2커패시터의 다른측과 상기 데이터선 사이에 설치되어 상기 제 1제어신호 및 제 2제어신호에 의하여 구동되는 제 4트랜지스터를 구비하는 데이터 집적회로.
- 제 3항에 있어서,상기 제 1커패시터의 다른측과 상기 디지털-아날로그 변환부 사이에 설치되어 상기 제 2제어신호에 의하여 구동되는 제 5트랜지스터와,상기 제 2커패시터의 다른측과 상기 디지털-아날로그 변환부 사이에 설치되어 제 3제어신호에 의하여 구동되는 제 6트랜지스터를 더 구비하는 데이터 집적회로.
- 제 4항에 있어서,상기 제 1제어신호, 제 2제어신호 및 제 3제어신호는 순차적으로 공급되는 데이터 집적회로.
- 제 4항에 있어서,상기 데이터선과 기저전압원 사이에 설치되어 상기 제 1제어신호 내지 제 3 제어신호가 공급되는 기간동안 위클리 턴온되는 제 7트랜지스터를 더 구비하는 데이터 집적회로.
- 제 5항에 있어서,상기 디지털-아날로그 변환부는 상기 제 1제어신호가 공급되는 기간 동안 소정의 전압을 공급하고, 상기 제 2제어신호 및 제 3제어신호가 공급되는 기간동안 상기 데이터신호를 공급하는 데이터 집적회로.
- 상기 제 1항 내지 제 7항 중 어느 한 항에 기재된 상기 데이터 집적회로를 구비하는 발광 표시장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040091628A KR100595102B1 (ko) | 2004-11-10 | 2004-11-10 | 데이터 집적회로 및 이를 이용한 발광 표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040091628A KR100595102B1 (ko) | 2004-11-10 | 2004-11-10 | 데이터 집적회로 및 이를 이용한 발광 표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060042832A KR20060042832A (ko) | 2006-05-15 |
KR100595102B1 true KR100595102B1 (ko) | 2006-07-03 |
Family
ID=37148636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040091628A KR100595102B1 (ko) | 2004-11-10 | 2004-11-10 | 데이터 집적회로 및 이를 이용한 발광 표시장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100595102B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100779663B1 (ko) * | 2006-07-21 | 2007-11-26 | 재단법인서울대학교산학협력재단 | 아날로그 버퍼 |
-
2004
- 2004-11-10 KR KR1020040091628A patent/KR100595102B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060042832A (ko) | 2006-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192491B2 (en) | Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device | |
KR100821055B1 (ko) | 유기전계발광 표시장치와 그의 구동방법 | |
KR100707623B1 (ko) | 화소 및 이를 이용한 발광 표시장치 | |
CN111052216B (zh) | 显示装置及其驱动方法 | |
JP4509004B2 (ja) | バッファー及びこれを利用したデータ駆動回路と発光表示装置 | |
CN112669745B (zh) | 扫描驱动器和具有该扫描驱动器的显示装置 | |
KR100700846B1 (ko) | 데이터 집적회로 및 이를 이용한 발광 표시장치 | |
KR100645696B1 (ko) | 화소 및 이를 이용한 발광 표시장치 | |
KR100846966B1 (ko) | 레벨 쉬프터 및 이를 이용한 평판 표시장치 | |
JP4789575B2 (ja) | バッファ,データ集積回路及び発光表示装置 | |
KR100703429B1 (ko) | 화소 및 이를 이용한 유기 발광 표시장치 | |
KR100613093B1 (ko) | 데이터 집적회로 및 이를 이용한 발광 표시장치 | |
KR100719665B1 (ko) | 데이터 구동회로와 이를 이용한 유기 전계발광 표시장치 | |
KR100732809B1 (ko) | 데이터 구동부 및 이를 이용한 유기 발광표시장치 | |
KR100629576B1 (ko) | 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치 | |
KR100836431B1 (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
KR100645695B1 (ko) | 화소 및 이를 이용한 발광 표시장치 | |
KR100595101B1 (ko) | 데이터 집적회로 및 이를 이용한 발광 표시장치 | |
KR100629591B1 (ko) | 샘플 앤 홀드회로 및 이를 이용한 데이터 구동회로 | |
KR100595102B1 (ko) | 데이터 집적회로 및 이를 이용한 발광 표시장치 | |
KR100595100B1 (ko) | 데이터 집적회로 및 이를 이용한 발광 표시장치 | |
KR20070117924A (ko) | 쉬프트 레지스터 및 데이터 구동회로와 이를 이용한 유기전계발광 표시장치 | |
KR100592645B1 (ko) | 화소 및 이를 이용한 발광 표시장치와 그의 구동방법 | |
KR100658266B1 (ko) | 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 | |
KR100629577B1 (ko) | 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |