KR100594269B1 - 주파수 위상 동기루프회로 및 이를 사용하는 atscdtv 복조기. - Google Patents

주파수 위상 동기루프회로 및 이를 사용하는 atscdtv 복조기. Download PDF

Info

Publication number
KR100594269B1
KR100594269B1 KR1020040023176A KR20040023176A KR100594269B1 KR 100594269 B1 KR100594269 B1 KR 100594269B1 KR 1020040023176 A KR1020040023176 A KR 1020040023176A KR 20040023176 A KR20040023176 A KR 20040023176A KR 100594269 B1 KR100594269 B1 KR 100594269B1
Authority
KR
South Korea
Prior art keywords
signal
phase
frequency
branch
sampled
Prior art date
Application number
KR1020040023176A
Other languages
English (en)
Other versions
KR20050097393A (ko
Inventor
짱준링
강기동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040023176A priority Critical patent/KR100594269B1/ko
Priority to US11/053,924 priority patent/US20050220241A1/en
Priority to CNA2005100626139A priority patent/CN1677968A/zh
Publication of KR20050097393A publication Critical patent/KR20050097393A/ko
Application granted granted Critical
Publication of KR100594269B1 publication Critical patent/KR100594269B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4382Demodulation or channel decoding, e.g. QPSK demodulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455Demodulation-circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0053Closed loops
    • H04L2027/0057Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

여러 가지 원인으로 인하여 파일럿 톤(pilot tone)이 심하게 희미하여 지는 경우에도 주파수 및 위상에 대한 트랙킹(tracking)이 짧은 시간 내에 이루어지도록 하는 주파수 위상 동기루프(Frequency Phase Locked Loop) 회로 및 이를 채용하는 ATSC DTV 복조기에 대하여 개시한다. 상기 주파수 위상 동기루프회로는, 평균전력 주파수 판별장치, 평균값 계산기, 코스타스 위상 판별기, 루프필터 및 덧셈기를 구비한다. 상기 주파수 위상 동기루프회로는, 먼저 상기 평균전력 주파수 판별장치, 상기 평균값 계산기 및 상기 제1덧셈기로 이어지는 제1경로를 이용하여 캐리어 주파수를 획득하고, 이어서 상기 코스타스 위상 판별장치, 상기 루프필터 및 상기 제1덧셈기로 이어지는 제2경로를 이용하여 획득된 캐리어 주파수의 위상을 트랙킹 한다. 상기 ATSC DTV 복조기는, ADC, 다중위상필터, 곱셈블록, 필터블록, 업 컨버터, 심볼 타이밍 복원장치, 주파수 위상 동기루프회로, NCO 및 위상 이동기를 구비한다.

Description

주파수 위상 동기루프회로 및 이를 사용하는 ATSC DTV 복조기.{A frequency phase locked loop circuit and a Advanced Television Systems Committee Digital Television demodulator using the same.}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 ATSC DTV 복조기의 블록 다이어그램이다.
도 2는 본 발명의 일 실시 예에 따른 ATSC DTV 복조기의 블록 다이어그램이다.
도 3은 도 2에 도시된 주파수 위상 동기루프회로(271)의 일 실시 예를 나타내는 블록 다이어그램이다.
도 4는 수학식 4에 표시된 제3가지신호에 대한 주파수 스펙트럼을 나타낸다.
도 5는 도 3에 도시된 평균전력 주파수 판별장치의 주파수 오프셋 DELTA omega에 대한 에러함수 e[{t}_{n}]을 나타내는 곡선이다.
본 발명은 디지털 텔레비전에 관한 것으로서, 특히, ATSC DTV 복조기(Advanced Television Systems Committee Digital Television demodulator)에 인가되는 캐리어 주파수의 오프셋에 대응하는 에러신호를 출력하는, 평균전력 주파수 판별장치(Mean Power Frequency Discriminator)에 관한 것이다.
ATSC DTV 수신기(receiver)에 사용되는 복조기(demodulator)는, ATSC DTV 송신기(transmitter)에서 송신한 변조된(modulated) 디지털 신호를 복원한다. ATSC DTV 수신기는, 변조된 디지털 신호를 복원하기 위하여, 송신기에서 보내준 신호의 캐리어 주파수를 획득(acquisition)하여야 한다. 송신 신호의 캐리어 주파수를 획득하기 위하여, 주파수 위상 동기루프(Frequency Phase Locked Loop)를 사용하는 것이 일반적이다.
ATSC DTV 복조기에서 상기 디지털 신호를 복원하기 위해서, 먼저 캐리어 주파수에 대한 트랙킹을 수행하여 캐리어 주파수를 획득한 다음, 위상에 대한 트랙킹을 수행하는 것이 일반적이다.
도 1은 종래의 ATSC DTV 복조기의 블록 다이어그램이다.
도 1을 참조하면, 상기 ATSC DTV 복조기는, ADC(110), PPF(120), 곱셈블록(130), 필터블록(140), 업 컨버터(150), STR(160), FPLL(170), NCO(180) 및 위상 이동기(190)를 구비한다.
ADC(Analog to Digital Converter, 110)는, ATSC DTV 전송기(transmitter, 미도시)로부터 전송되어온 아날로그 신호 R(t)를 디지털 신호로 변환시킨다.
PPF(Poly Phase Filter, 120)는, ADC(110)에서 출력되는 디지털 신호를 수신 하여, 샘플링 주파수
Figure 112004013908470-pat00001
로 샘플링 된 신호
Figure 112004013908470-pat00002
을 생성시킨다. 여기서,
Figure 112004013908470-pat00003
는 샘플링 시간이고,
Figure 112004013908470-pat00004
이며, n은 정수이다. PPF(120)의 동작은, STR(Symbol timing recovery, 160)의 출력신호에 의하여 제어된다.
곱셈블록(130)은, 제1곱셈기(131) 및 제2곱셈기(132)를 구비한다.
제1곱셈기(131)는, 샘플링 된 신호
Figure 112004013908470-pat00005
및 제1정현파 신호(fs1)를 곱하여, 샘플링 된 신호
Figure 112004013908470-pat00006
와 위상이 동일한(In Phase) 제1가지신호
Figure 112004013908470-pat00007
을 출력한다. 제2곱셈기(132)는, 샘플링 된 신호
Figure 112004013908470-pat00008
및 제2정현파 신호(fs2)를 곱하여, 샘플링 된 신호
Figure 112004013908470-pat00009
와 위상이 소정의 각도 차이가 나는(Quadrature) 제2가지신호
Figure 112004013908470-pat00010
을 출력한다.
필터블록(140)은, 제1MF(141, Matched Filter) 및 제2MF(142)를 구비한다.
제1MF(141)는, 제1가지신호
Figure 112004013908470-pat00011
에 포함된 소정의 저주파 신호만을 통과시킨 제3가지신호
Figure 112004013908470-pat00012
을 출력한다. 제2MF(142)는, 제2가지신호
Figure 112004013908470-pat00013
에 포함된 소정의 저주파 신호만을 통과시킨 제4가지신호
Figure 112004013908470-pat00014
을 출력한다.
업 컨버터(150)는, 제3가지신호
Figure 112004013908470-pat00015
및 제4가지신호
Figure 112004013908470-pat00016
을 이용하여, 샘플링 된 신호
Figure 112004013908470-pat00017
의 실수 성분을 추출한 신호
Figure 112004013908470-pat00018
을 STR(160) 및 PFLL(170)에 전송하고, 허수 성분을 추출한 신호
Figure 112004013908470-pat00019
을 PFLL(170)에 전송한다.
STR(160)은, 실수성분신호
Figure 112004013908470-pat00020
를 이용하여 PPF(120)에서의 샘플링 주파수 및 타이밍 위상(timing phase)을 제어하는 제어신호(C1)를 출력한다.
FPLL(170, Frequency and Phase Locked Loop)은, 실수성분신호
Figure 112004013908470-pat00021
및 허수성분신호
Figure 112004013908470-pat00022
를 이용하여 샘플링 된 신호
Figure 112004013908470-pat00023
에 포함된 주파수 및 위상 오프셋에 대한 정보를 가지는 에러신호
Figure 112004013908470-pat00024
을 출력한다.
NCO(Number Controlled Oscillator, 180)는, FPLL(170)의 출력신호에 따라 주파수가 결정되는 제1정현파 신호(fs1, fixed frequency sinusoidal signal)
Figure 112004013908470-pat00025
를 출력한다.
위상 이동장치(190, phase shifter)는, 제1정현파 신호(fs1)의 위상을 90도 이동시킨 제2정현파 신호(fs2)
Figure 112004013908470-pat00026
를 출력한다.
여기서
Figure 112004013908470-pat00027
Figure 112004013908470-pat00028
는 ATSC DTV의 송신기(미도시)와 상기 복조기(100) 사이의 주파수 오프셋(frequency offset) 및 위상 오프셋(phase offset)을 각각 나타낸다.
ATSC DTV 송신기에서 전송하는 아날로그 신호
Figure 112004013908470-pat00029
에 파일럿 톤(pilot tone)이 포함되어 있을 때에는, 종래의 FPLL(170)을 이용하여 행하는 캐리어 신호의 주파수 및 위상에 대한 트랙킹은 신뢰할 수 있다.
그러나, 상기 아날로그 신호
Figure 112004013908470-pat00030
에 파일럿 톤이 포함되어 있지 않거나, 파일럿 톤이 전송되는 과정에서 희미하여 진다면, 종래의 FPLL(170)을 이용하여 행하는 캐리어 신호의 주파수 및 위상에 대한 트랙킹은 신뢰할 수 없다.
특히, 상기 아날로그 신호
Figure 112004013908470-pat00031
가 다중 경로 채널(multi path channel)을 통하여 ATSC DTV 수신기에 수신된 경우, 신호에 포함된 파일럿 톤이 심각하게 희미하여(faded) 지게 되므로, 종래의 FPLL(170)을 이용하여 캐리어 신호의 주파수 및 위상에 대한 트랙킹은 신뢰할 수 없게 된다.
본 발명이 이루고자하는 기술적 과제는, 여러 가지 원인으로 인하여 파일럿 톤(pilot tone)이 심하게 희미하여 지는 경우에도 캐리어 신호의 주파수 및 위상에 대한 트랙킹(tracking)이 짧은 시간 내에 이루어지도록 하는 주파수 위상 동기(Frequency Phase Locked Loop) 회로를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 여러 가지 원인으로 파일럿 톤이 심하게 희미하여 지는 경우에도 캐리어 신호의 주파수 및 위상에 대한 트랙킹이 짧은 시간 내에 이루어지도록 하는 ATSC DTV 복조기를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 상기 주파수 위상 동기루프회로는, 평균전력 주파수 판별장치, 평균값 계산기, 코스타스 위상 판별기, 루프필터 및 덧셈기를 구비한다.
상기 주파수 위상 동기루프회로는, 소정의 샘플링 된 신호와 위상이 일치하는 제1가지신호, 상기 샘플링 된 신호와 위상이 차이가 나는 제2가지신호, 상기 샘 플링 된 신호의 실수성분신호 및 상기 샘플링 된 신호의 허수성분신호를 수신하여 상기 샘플링 된 신호의 캐리어 주파수 및 위상을 판별한다.
상기 평균전력 주파수 판별장치(Mean Power Frequency Discriminator)는, 상기 제1가지신호 및 상기 제2가지신호에 소정의 연산을 수행하여, 상기 샘플링 된 신호에 포함된 주파수 오프셋에 대응하는 제1에러신호를 출력한다. 상기 평균값 계산기(Mean calculator)는, 상기 제1에러신호의 평균을 취하여, 캐리어 신호의 주파수 오프셋에 대한 정보를 가지고 있는 제2에러신호를 출력한다.
상기 코스타스 위상 판별장치(Costas Phase Discriminator)는, 상기 실수성분신호 및 상기 허수성분신호를 이용하여 캐리어 신호의 위상 오프셋에 대한 정보를 가지는 신호를 출력한다. 상기 루프필터는, 상기 코스타스 위상 판별장치의 출력신호에 포함된 고주파 잡음을 제거한다.
상기 제1덧셈기는, 상기 평균값 계산기 및 상기 루프필터의 출력신호를 더하여 상기 샘플링 된 신호에 포함된 캐리어 주파수 및 위상 오프셋에 대한 정보를 가지는 제3에러신호를 출력한다.
상기 주파수 위상 동기루프회로는, 먼저 상기 평균전력 주파수 판별장치, 상기 평균값 계산기 및 상기 제1덧셈기로 이어지는 제1경로를 이용하여 캐리어 주파수를 획득하고, 이어서 상기 코스타스 위상 판별장치, 상기 루프필터 및 상기 제1덧셈기로 이어지는 제2경로를 이용하여 획득된 캐리어 주파수의 위상을 트랙킹 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 상기 ATSC DTV 복조 기는, ADC, 다중위상필터, 곱셈블록, 필터블록, 업 컨버터, 심볼 타이밍 복원장치, 주파수 위상 동기루프회로, NCO 및 위상 이동기를 구비한다.
상기 ADC(Analog to Digital Converter)는, ATSC DTV 전송기(transmitter)로부터 전송되어온 아날로그 신호를 디지털 신호로 변환시킨다. 상기 중위상필터(Poly Phase Filter)는, 상기 ADC에서 출력되는 디지털 신호 및 소정의 제어신호를 수신하여, 소정의 제어신호에 따라 변하는 샘플링 주파수
Figure 112004013908470-pat00032
로 샘플링 된 신호를 생성시킨다. 상기 곱셈블록은, 상기 샘플링 된 신호, 소정의 제1정현파 신호 및 소정의 제2정현파 신호를 수신하여, 상기 샘플링 된 신호와 위상이 동일한(In Phase) 제1가지신호 및 상기 샘플링 된 신호와 위상이 차이가 나는(Quadrature) 제2가지신호를 출력한다.
상기 필터블록은, 상기 제1가지신호에 포함된 소정의 저주파 신호만을 통과시킨 제3가지신호 및 상기 제2가지신호에 포함된 소정의 저주파 신호만을 통과시킨 제4가지신호를 출력한다. 상기 업 컨버터는, 상기 제3가지신호 및 상기 제4가지신호를 이용하여, 상기 샘플링 된 신호의 실수 성분을 추출한 실수성분신호 및 허수 성분을 추출한 허수성분신호를 출력한다. 상기 심볼 타이밍 복원장치(Symbol Timing Recovery unit)는, 상기 실수성분신호를 이용하여 상기 제어신호를 출력한다.
주파수 위상 동기루프 회로(Frequency Phase Locked Loop Circuit)는, 상기 제1가지신호, 상기 제2가지신호, 상기 실수성분신호 및 상기 허수성분신호를 이용하여, 상기 샘플링 된 신호에 포함된 주파수 오프셋 및 위상 오프셋에 대한 정보를 가진 에러신호를 출력한다. 상기 NCO(Number Controlled Oscillator)는, 상기 주파수 위상 동기루프 회로의 출력신호에 따라 주파수가 결정되는 상기 제1정현파 신호(sinusoidal signal)를 출력한다. 상기 위상 이동장치(phase shifter)는, 상기 제1정현파 신호의 위상을 소정의 각도 이동시킨 상기 제2정현파 신호를 출력한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시 예에 따른 ATSC DTV 복조기의 블록 다이어그램이다.
도 2를 참조하면, 상기 ATSC DTV 복조기는, ADC(210), PPF(220), 곱셈블록(230), 필터블록(240), 업 컨버터(250), STR(260), 주파수 및 위상 트랙킹 회로(frequency and phase tracking circuit; 270), NCO(280) 및 위상 이동기(290)를 구비한다.
ADC(Analog to Digital Converter, 210)는, ATSC DTV 전송기(transmitter, 미도시)로부터 전송되어온 아날로그 신호 R(t)를 디지털 신호로 변환시킨다.
다중위상필터(Poly Phase Filter, 220)는, ADC(110)에서 출력되는 디지털 신 호를 수신하여, 샘플링 주파수
Figure 112004013908470-pat00033
로 샘플링 된 신호
Figure 112004013908470-pat00034
을 생성시킨다. 여기서,
Figure 112004013908470-pat00035
는 샘플링 시간이고,
Figure 112004013908470-pat00036
이며, n은 정수이다. PPF(220)의 동작은, STR(Symbol timing recovery, 260)의 출력신호에 의하여 제어된다.
곱셈블록(230)은, 제1곱셈기(231) 및 제2곱셈기(232)를 구비한다.
제1곱셈기(231)는, 샘플링 된 신호
Figure 112004013908470-pat00037
및 제1정현파 신호(fs1)를 곱하여, 샘플링 된 신호
Figure 112004013908470-pat00038
와 위상이 동일한(In Phase) 제1가지신호
Figure 112004013908470-pat00039
을 출력한다. 제2곱셈기(232)는, 샘플링 된 신호
Figure 112004013908470-pat00040
및 제2정현파 신호(fs2)를 곱하여, 샘플링 된 신호
Figure 112004013908470-pat00041
에 대하여 소정의 위상 값이 차이가 나는(Quadrature) 제2가지신호
Figure 112004013908470-pat00042
을 출력한다.
필터블록(low pass filter block, 240)은, 제1MF(241, Matched Filter) 및 제2MF(242)를 구비한다.
제1MF(241)는, 제1가지신호
Figure 112004013908470-pat00043
에 포함된 소정의 저주파 신호만을 통과시킨 제3가지신호
Figure 112004013908470-pat00044
을 출력한다. 제2MF(242)는, 제2가지신호
Figure 112004013908470-pat00045
에 포함된 소정의 저주파 신호만을 통과시킨 제4가지신호
Figure 112004013908470-pat00046
을 출력한다.
업 컨버터(250)는, 제3가지신호
Figure 112004013908470-pat00047
및 제4가지신호
Figure 112004013908470-pat00048
을 이용하여, 샘플링 된 신호
Figure 112004013908470-pat00049
의 실수 성분을 추출한 신호
Figure 112004013908470-pat00050
을 STR(260) 및 PFLL(270)에 전송하고, 허수 성분을 추출한 신호 을 주파수 및 위상 트랙킹 회로(270)에 전송한다.
심볼 타이밍 복원장치(260, Symbol Timing Recover unit)는, 상기 실수성분신호
Figure 112004013908470-pat00052
을 이용하여 PPF(220)에서의 샘플링 주파수 및 타이밍 위상(timing phase)을 제어하는 제어신호(C1)를 출력한다.
주파수 위상 동기루프회로(270, Frequency and Phase Locked Loop circuit)는, 평균전력 주파수 판별장치(271), 평균값 계산기(272), 코스타스 PD(273), 루프필터(274) 및 제1덧셈기(275)를 구비한다.
평균전력 주파수 판별장치(271, Mean Power Frequency Discriminator; MP-FD)는, 곱셈블록(230)으로부터 제1가지신호
Figure 112004013908470-pat00053
및 제2가지신호
Figure 112004013908470-pat00054
에 소정의 연산을 수행하여, 샘플링 된 신호
Figure 112004013908470-pat00055
에 포함된 주파수 오프셋
Figure 112004013908470-pat00056
에 대응하는 제1에러신호 을 출력한다.
평균값 계산기(272, Mean)는, MP-FD(271)로부터 수신한 제1에러신호
Figure 112004013908470-pat00058
의 평균을 취하여 제2에러신호
Figure 112004013908470-pat00059
을 출력한다. 캐리어 신호의 주파수 오프셋
Figure 112004013908470-pat00060
에 대한 정보를 가지고 있는 제2에러신호
Figure 112004013908470-pat00061
는, NCO(280)에서 출력되는 신호의 발진주파수(oscillation frequency)를 적응적으로(adaptively) 제어함으로써, 캐리어 신호의 주파수를 획득(acquisition)할 수 있도록 한다.
코스타스 위상 판별기(273, costas Phase Discriminator; PD)는, 실수성분신호
Figure 112004013908470-pat00062
, 허수성분신호
Figure 112004013908470-pat00063
을 이용하여 캐리어 신호의 위상 오프셋에 대한 정 보를 가지는 신호를 출력한다. 루프필터(274, Loop Filter)는, 코스타스 PD(273)의 출력신호에 포함된 고주파 잡음을 제거한다.
제1덧셈기(275, Adder)는, 평균값 계산기(272) 및 루프필터(274)의 출력신호를 더하여 샘플링 된 신호
Figure 112004013908470-pat00064
에 포함된 캐리어 주파수 및 위상 오프셋에 대한 정보를 가지는 제3에러신호
Figure 112004013908470-pat00065
을 출력한다.
주파수 및 위상 트랙킹 회로(270)에서는, 먼저 평균전력 주파수 판별장치(271), 평균값 계산기(272) 및 제1덧셈기(275)로 이어지는 제1경로를 이용하여 캐리어 주파수를 획득하고, 이어서 코스타스 위상 판별장치(273), 루프필터(274) 및 제1덧셈기(275)로 이어지는 제2경로를 이용하여 획득된 캐리어 신호의 위상을 트랙킹 한다.
NCO(Number Controlled Oscillator, 280)는, 주파수 및 위상 트랙킹 회로(270)의 출력신호에 따라 주파수가 결정되는 제1정현파 신호(fs1, fixed frequency sinusoidal signal)
Figure 112004013908470-pat00066
를 출력한다.
위상 이동장치(290, phase shifter)는, 제1정현파 신호(fs1)의 위상을 90도 이동시킨 제2정현파 신호(fs2)
Figure 112004013908470-pat00067
를 출력한다.
여기서
Figure 112004013908470-pat00068
는 ATSC DTV 송신기(미도시)와 ATSC DTV 수신기(미도시)에서 사용하는 복조기(200) 사이의 주파수 오프셋(frequency offset) 및 위상 오프셋(phase offset)을 각각 나타낸다.
이하 도 2에 도시된 본 발명의 일 실시 예에 따른 ATSC DTV 복조기의 동작에 대하여 설명한다.
다중위상필터(220)에서 출력되는, 샘플링 된 신호
Figure 112004013908470-pat00069
는, 수학식 1로 표시할 수 있다.
Figure 112004013908470-pat00070
여기서 잔류측파대(Vestigial Side Band) 신호
Figure 112004013908470-pat00071
Figure 112004013908470-pat00072
은, ATSC DTV 송신기(미도시)로부터 ATSC DTV 수신기(미도시)에 전송된 신호의 실수부분(Real part) 및 허수부분(Imaginary part)을 샘플링 주파수
Figure 112004013908470-pat00073
로 샘플링 한 신호를 나타낸다.
Figure 112004013908470-pat00074
는, ATSC DTV 트랜스미터의 캐리어 주파수이며,
Figure 112004013908470-pat00075
은 AWGN(Additive White Gaussian Noise)를 샘플링 주파수
Figure 112004013908470-pat00076
로 샘플링 한 신호이고,
Figure 112004013908470-pat00077
(n은 정수)이다.
잔류측파대 신호
Figure 112004013908470-pat00078
Figure 112004013908470-pat00079
에는, ATSC DTV 표준에서 정의한 파일럿 톤이 존재한다. 수학식 1의 AWGN인
Figure 112004013908470-pat00080
은, 후술하게 될 주파수 및 위상 트랙킹 회로(270)의 내부 출력신호인 에러신호
Figure 112004013908470-pat00081
의 평균 특성에는 영향을 미치지 않으므로, 수학식을 보다 간단하게 하기 위하여, 이 후에 유도(derivation)되는 수학식에서는 생략한다.
도 2를 참조하면, 샘플링 된 신호
Figure 112004013908470-pat00082
은, NCO(280)로부터 출력되는 제1정현파 신호(fs1)
Figure 112004013908470-pat00083
와 제1곱셈기(231)에서 곱하여져 제1가지신호
Figure 112004013908470-pat00084
을 생성시킨다.
또한, 샘플링 된 신호
Figure 112004013908470-pat00085
은, 위상 이동기(290)로부터 출력되는 제2정현파 신호(fs2)
Figure 112004013908470-pat00086
와 제2곱셈기(212)에서 곱하여져 제2가지신호
Figure 112004013908470-pat00087
을 생성시킨다.
곱셈블록(230)의 출력신호인 제1가지신호
Figure 112004013908470-pat00088
및 제2가지신호
Figure 112004013908470-pat00089
은 각각 수학식 2 및 3으로 표시할 수 있다.
Figure 112004013908470-pat00090
Figure 112004013908470-pat00091
도 3은 도 2에 도시된 주파수 위상 동기루프회로(271)의 일 실시 예를 나타내는 블록 다이어그램이다.
도 3을 참조하면, 주파수 위상 동기루프회로(271)는, 2개의 나이키스트 LPF(301 및 303, Nyquist Low Pass Filter), 2개의 제곱기능블록(302 및 304, square function block) 및 제2덧셈기(305)를 구비한다.
제1나이키스트 LPF(301, Nyquist Low Pass Filter)는, 나이키스트 기준조건(Nyquist criterion)을 만족하는 저역통과필터로서, 제1가지신호
Figure 112004013908470-pat00092
을 필터링하여 제3가지신호
Figure 112004013908470-pat00093
을 출력한다.
제2나이키스트 LPF(303, Nyquist Low Pass Filter)는, 나이키스트 기준조건을 만족하는 저역통과필터로서, 제2가지신호
Figure 112004013908470-pat00094
을 필터링하여 제4가지신호
Figure 112004013908470-pat00095
을 출력한다.
제3가지신호
Figure 112004013908470-pat00096
및 제4가지신호
Figure 112004013908470-pat00097
는 수학식 4와 같이 표시할 수 있다.
Figure 112004013908470-pat00098
여기서, h[cdot]는 나이키스트 저역통과필터의 임펄스 응답(impulse response)을 나타내고, *는 컨벌루션(convolution)을 나타낸다.
잔류측파대(Vestigial Side Band) 신호
Figure 112004013908470-pat00099
Figure 112004013908470-pat00100
는 수학식 5 및 수학식 6과 같이 주어진다.
Figure 112004013908470-pat00101
Figure 112004013908470-pat00102
여기서,
Figure 112004013908470-pat00103
은 전송되는 데이터이며,
Figure 112004013908470-pat00104
은 ATSC DTV 송신기(미도시)의 다운 컨버터(down converter)의 동작주파수이다.
Figure 112004013908470-pat00105
는, ATSC DTV 전송기의 매치드 필터(matched filter)의 출력데이터로서, 수학식 5에서는 전송되는 신호의 I(In phase) 성분을 나타내고, 수학식 6에서는 전송되는 신호의 Q(Quadrature) 성분을 각각 나타낸다.
이하에서 본 발명의 일 실시 예에 따른 주파수 및 위상 트랙킹 회로 및 ATSC DTV 복조기가, 주파수 및 위상의 오프셋에 대하여 트랙킹 시간을 단축시키는 이유에 대하여 설명한다.
도 4는 수학식 4에 표시된 제3가지신호에 대한 주파수 스펙트럼을 나타낸다.
여기서, 점선은 임펄스 함수 h(cdot)의 푸리에 변환 H(f)을 의미한다.
Figure 112004013908470-pat00106
Figure 112004013908470-pat00107
의 푸리에 변환은 수학식 7 및 수학식 8과 같다.
Figure 112004013908470-pat00108
Figure 112004013908470-pat00109
여기서,
Figure 112004013908470-pat00110
이다.
또한 잔류측파대 함수
Figure 112004013908470-pat00111
Figure 112004013908470-pat00112
에 대 한 푸리에 변환은 수학식 9 및 수학식 10과 같이 표시된다.
Figure 112004013908470-pat00113
Figure 112004013908470-pat00114
도 4의 상단에 도시된 실선 및 굵은 실선은, 샘플링 된 신호
Figure 112004013908470-pat00115
에 대한 스펙트럼 성분을 나타낸다.
도 4의 하단에 도시된 실선 및 굵은 실선은, 제1나이키스트 LPF(301)로부터 출력되는
Figure 112004013908470-pat00116
에 대한 잔류측파대 스펙트럼 성분을 나타내며, 점선은 임펄스 응답
Figure 112004013908470-pat00117
의 스펙트럼을 나타낸다.
도 4의 하단에 도시된 그래프와 같이, 만약 캐리어 주파수 오프셋
Figure 112004013908470-pat00118
이 H(f)의 경사 부분의 폭 보다 적을 경우, 도 3에 도시된 제곱기능블록(302)에서 구해지는
Figure 112004013908470-pat00119
의 전력 양(power measurements)은 캐리어 주파수 오프셋
Figure 112004013908470-pat00120
에 따라 단조롭게(monotonously) 변한다.
도 5는 도 3에 도시된 평균전력 주파수 판별장치의 주파수 오프셋 DELTA omega에 대한 에러함수
Figure 112004013908470-pat00121
을 나타내는 곡선이다.
도 5를 참조하면, 에러함수
Figure 112004013908470-pat00122
는, y 방향 축을 기준으로 서로 비대칭이다.
에러함수
Figure 112004013908470-pat00123
는 캐리어 주파수 오프셋
Figure 112004013908470-pat00124
이 증가함에 따라 감소한다. 도 4를 참조하면, 이것은 캐리어 주파수 오프셋
Figure 112004013908470-pat00125
이 증가함에 따라 에러함수
Figure 112004013908470-pat00126
의 스펙트럼이 H(f)의 프로파일(profile)과 멀어지도록 이동되기 때문이다.
이와는 반대로, 캐리어 주파수 오프셋
Figure 112004013908470-pat00127
이 감소함에 따라 에러함수
Figure 112004013908470-pat00128
는 증가한다. 이것은 상기 영역에서 캐리어 주파수 오프셋
Figure 112004013908470-pat00129
이 증가함에 따라 에러함수
Figure 112004013908470-pat00130
의 스펙트럼이 H(f)의 프로파일과 가까워지도록 이동되기 때문이다.
도 3을 참조하면, 캐리어 주파수 오프셋
Figure 112004013908470-pat00131
에 대한 에러함수
Figure 112004013908470-pat00132
은, 제1가지신호
Figure 112004013908470-pat00133
및 제2가지신호
Figure 112004013908470-pat00134
의 전력 양을 더한 것임을 알 수 있다. 상술한 내용은 도 3의 하부 경로를 구성하는 기능블록들(303 및 304)에 대한 경우에도 동일하게 적용될 수 있으며, 여기서는 설명을 생략한다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 주파수 위상 동기루프회로 및 ATSC DTV 복조기는, 다중경로 채널 등, 여러 가지 원인으로 인하여 파일럿 톤(pilot tone)이 심하게 희미하여(fade) 지는 경우에도 주파수 및 위상에 대한 트랙킹(tracking)이 짧은 시간 내에 이루어질 수 있도록 하는 장점이 있다.

Claims (8)

  1. 소정의 샘플링 된 신호와 위상이 일치하는 제1가지신호, 상기 샘플링 된 신호와 위상이 차이가 나는 제2가지신호, 상기 샘플링 된 신호의 실수성분신호 및 상기 샘플링 된 신호의 허수성분신호를 수신하여 상기 샘플링 된 신호의 캐리어 주파수 및 위상을 판별하는 주파수 위상 동기루프회로에 있어서,
    상기 제1가지신호 및 상기 제2가지신호에 소정의 연산을 수행하여, 상기 샘플링 된 신호에 포함된 주파수 오프셋에 대응하는 제1에러신호를 출력하는 평균전력 주파수 판별장치(Mean Power Frequency Discriminator);
    상기 제1에러신호의 평균을 취하여, 캐리어 신호의 주파수 오프셋에 대한 정보를 가지고 있는 제2에러신호를 출력하는 평균값 계산기(Mean calculator);
    상기 실수성분신호 및 상기 허수성분신호를 이용하여 캐리어 신호의 위상 오프셋에 대한 정보를 가지는 신호를 출력하는 코스타스 위상 판별장치(costas Phase Discriminator);
    상기 코스타스 위상 판별장치의 출력신호에 포함된 고주파 잡음을 제거하는 루프필터; 및
    상기 평균값 계산기 및 상기 루프필터의 출력신호를 더하여 상기 샘플링 된 신호에 포함된 캐리어 주파수 및 위상 오프셋에 대한 정보를 가지는 제3에러신호를 출력하는 제1덧셈기를 구비하며,
    상기 주파수 위상 동기루프회로는, 먼저 상기 평균전력 주파수 판별장치, 상기 평균값 계산기 및 상기 제1덧셈기로 이어지는 제1경로를 이용하여 캐리어 주파수를 획득하고, 이어서 상기 코스타스 위상 판별장치, 상기 루프필터 및 상기 제1덧셈기로 이어지는 제2경로를 이용하여 획득된 캐리어 주파수의 위상을 트랙킹 하는 것을 특징으로 하는 주파수 위상 동기루프회로.
  2. 제1항에 있어서, 상기 평균전력 주파수 판별장치는,
    상기 제1가지신호에 나이키스트 제한조건(Nyquist Criterion)을 만족하는 저역통과 필터링하여 제3가지신호를 출력하는 제1나이키스트 저역통과필터(Nyquist Low Pass Filter);
    상기 제2가지신호에 나이키스트 제한조건을 만족하는 저역통과 필터링하여 제4가지신호를 출력하는 제2나이키스트 저역통과필터;
    상기 제3가지신호에 대하여 제곱연산(square operation)을 수행하는 제1제곱기능블록(square function block);
    상기 제4가지신호에 대하여 제곱연산을 수행하는 제2제곱기능블록;
    상기 제1제곱기능블록의 결과데이터 및 상기 제2제곱기능블록의 결과데이터를 더하여 상기 제1에러신호를 출력하는 제2덧셈기를 구비하는 것을 특징으로 하는 주파수 위상 동기루프회로.
  3. ATSC DTV 전송기(transmitter)로부터 전송되어온 아날로그 신호를 디지털 신호로 변환시키는 ADC(Analog to Digital Converter)
    상기 ADC에서 출력되는 디지털 신호 및 소정의 제어신호를 수신하여, 소정의 제어신호에 따라 변하는 샘플링 주파수
    Figure 112006014766644-pat00135
    로 샘플링 된 신호
    Figure 112006014766644-pat00147
    을 생성시키는 다중위상필터(Poly Phase Filter);
    상기 샘플링 된 신호, 소정의 제1정현파 신호 및 소정의 제2정현파 신호를 수신하여, 상기 샘플링 된 신호와 위상이 동일한(In Phase) 제1가지신호 및 상기 샘플링 된 신호와 위상이 차이가 나는(Quadrature) 제2가지신호를 출력하는 곱셈블록;
    상기 제1가지신호에 포함된 소정의 저주파 신호만을 통과시킨 제3가지신호 및 상기 제2가지신호에 포함된 소정의 저주파 신호만을 통과시킨 제4가지신호를 출력하는 필터블록;
    상기 제3가지신호 및 상기 제4가지신호를 이용하여, 상기 샘플링 된 신호의 실수 성분을 추출한 실수성분신호 및 허수 성분을 추출한 허수성분신호를 출력하는 업 컨버터;
    상기 실수성분신호를 이용하여 상기 제어신호를 출력하는 심볼 타이밍 복원장치(Symbol Timing Recovery unit);
    상기 제1가지신호, 상기 제2가지신호, 상기 실수성분신호 및 상기 허수성분신호를 이용하여, 상기 샘플링 된 신호에 포함된 주파수 오프셋 및 위상 오프셋에 대한 정보를 가진 에러신호를 출력하는 주파수 위상 동기루프 회로(Frequency Phase Locked Loop Circuit);
    상기 주파수 위상 동기루프 회로의 출력신호에 따라 주파수가 결정되는 상기 제1정현파 신호(sinusoidal signal)를 출력하는 NCO(Number Controlled Oscillator); 및
    상기 제1정현파 신호의 위상을 소정의 각도 이동시킨 상기 제2정현파 신호를 출력하는 위상 이동장치(phase shifter)를 구비하는 것을 특징으로 하는 ATSC DTV 복조기(Advanced Television Systems Committee Digital Television demodulator).
  4. 제3항에 있어서, 상기 샘플링 된 신호
    Figure 112004013908470-pat00136
    는,
    Figure 112004013908470-pat00137
    (n은 정수)이고;
    상기 제1정현파 신호는,
    Figure 112004013908470-pat00138
    이고;
    상기 소정의 각도는 90도이며;
    상기 제2정현파 신호는,
    Figure 112004013908470-pat00139
    이고;
    Figure 112004013908470-pat00140
    는 샘플링 시간을 나타내며,
    Figure 112004013908470-pat00141
    는 ATSC DTV 송신기(transmitter)와 ATSC DTV 수신기(receiver)에서 사용하는 상기 ATSC DTV 복조기 사이의 주파수 오프셋(frequency offset) 및 위상 오프셋(phase offset)을 각각 나타내는 것을 특징으로 하는 ATSC DTV 복조기.
  5. 제3항에 있어서, 상기 곱셈블록은,
    상기 샘플링 된 신호 및 상기 제1정현파 신호를 곱하여, 상기 샘플링 된 신호와 위상이 동일한(In Phase) 제1가지신호를 출력하는 제1곱셈블록; 및
    제2곱셈블록을 구비하는 것을 특징으로 하는 ATSC DTV 복조기.
    상기 샘플링 된 신호 및 상기 제2정현파 신호를 곱하여, 상기 샘플링 된 신호와 위상이 90도 차이가 나는(Quadrature) 제2가지신호를 출력하는 제2곱셈블록을 구비하는 것을 특징으로 하는 ATSC DTV 복조기.
  6. 제3항에 있어서, 상기 필터블록은,
    상기 제1가지신호에 포함된 소정의 저주파 신호만을 통과시킨 제3가지신호를 출력하는 제1매치드 필터; 및
    상기 제2가지신호에 포함된 소정의 저주파 신호만을 통과시킨 제4가지신호를 출력하는 제2매치드 필터를 구비하는 것을 특징으로 하는 ATSC DTV 복조기.
  7. 제3항에 있어서, 상기 주파수 위상 동기루프회로는,
    상기 제1가지신호 및 상기 제2가지신호에 소정의 연산을 수행하여, 상기 샘플링 된 신호에 포함된 주파수 오프셋에 대응하는 제1에러신호를 출력하는 평균전력 주파수 판별장치(Mean Power Frequency Discriminator);
    상기 제1에러신호의 평균을 취하여, 캐리어 신호의 주파수 오프셋에 대한 정보를 가지고 있는 제2에러신호를 출력하는 평균값 계산기(Mean calculator);
    상기 실수성분신호 및 상기 허수성분신호를 이용하여 캐리어 신호의 위상 오프셋에 대한 정보를 가지는 신호를 출력하는 코스타스 위상 판별장치(costas Phase Discriminator);
    상기 코스타스 위상 판별장치의 출력신호에 포함된 고주파 잡음을 제거하는 루프필터; 및
    상기 평균값 계산기 및 상기 루프필터의 출력신호를 더하여 상기 샘플링 된 신호에 포함된 캐리어 주파수 및 위상 오프셋에 대한 정보를 가지는 제3에러신호를 출력하는 제1덧셈기를 구비하며,
    상기 주파수 위상 동기루프회로는, 먼저 상기 평균전력 주파수 판별장치, 상기 평균값 계산기 및 상기 덧셈기로 이어지는 제1경로를 이용하여 캐리어 주파수를 획득하고, 이어서 상기 코스타스 위상 판별장치, 상기 루프필터 및 상기 덧셈기로 이어지는 제2경로를 이용하여 획득된 캐리어 주파수의 위상을 트랙킹 하는 것을 특징으로 하는 ATSC DTV 복조기.
  8. 제7항에 있어서, 상기 평균전력 주파수 판별장치는,
    상기 제1가지신호에 나이키스트 제한조건(Nyquist Criterion)을 만족하는 저역통과 필터링을 수행하여 제3가지신호를 출력하는 제1나이키스트 저역통과필터(Nyquist Low Pass Filter);
    상기 제2가지신호에 나이키스트 제한조건을 만족하는 저역통과 필터링을 수행하여 제4가지신호를 출력하는 제2나이키스트 저역통과필터;
    상기 제3가지신호에 대하여 제곱연산(square operation)을 수행하는 제1제곱기능블록(square function block);
    상기 제4가지신호에 대하여 제곱연산을 수행하는 제2제곱기능블록;
    상기 제1제곱기능블록의 결과데이터 및 상기 제2제곱기능블록의 결과데이터를 더하여 상기 제1에러신호를 출력하는 제2덧셈기를 구비하는 것을 특징으로 하는 ATSC DTV 복조기.
KR1020040023176A 2004-04-03 2004-04-03 주파수 위상 동기루프회로 및 이를 사용하는 atscdtv 복조기. KR100594269B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040023176A KR100594269B1 (ko) 2004-04-03 2004-04-03 주파수 위상 동기루프회로 및 이를 사용하는 atscdtv 복조기.
US11/053,924 US20050220241A1 (en) 2004-04-03 2005-02-10 Mean power frequency discriminator, frequency phase locked loop circuit and digital television demodulator using the same
CNA2005100626139A CN1677968A (zh) 2004-04-03 2005-04-01 平均功率鉴频器、频率相位锁定环电路及数字电视解调器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040023176A KR100594269B1 (ko) 2004-04-03 2004-04-03 주파수 위상 동기루프회로 및 이를 사용하는 atscdtv 복조기.

Publications (2)

Publication Number Publication Date
KR20050097393A KR20050097393A (ko) 2005-10-07
KR100594269B1 true KR100594269B1 (ko) 2006-06-30

Family

ID=35050270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040023176A KR100594269B1 (ko) 2004-04-03 2004-04-03 주파수 위상 동기루프회로 및 이를 사용하는 atscdtv 복조기.

Country Status (3)

Country Link
US (1) US20050220241A1 (ko)
KR (1) KR100594269B1 (ko)
CN (1) CN1677968A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643235B2 (en) * 2006-09-28 2010-01-05 Seagate Technology Llc Synchronization for data communication
GB2469473A (en) * 2009-04-14 2010-10-20 Cambridge Silicon Radio Ltd Digital phase locked loop
US8212942B2 (en) * 2010-04-14 2012-07-03 Newport Media, Inc. All digital front-end architecture for television with sigma-delta ADC input
KR101829829B1 (ko) * 2011-10-04 2018-02-20 에스케이하이닉스 주식회사 필터링 회로 및 그를 포함하는 반도체 집적 회로
KR101489597B1 (ko) * 2013-10-30 2015-02-04 강원대학교산학협력단 세그먼트 동기 신호 패턴을 이용한 atsc tv 신호 검출 방법
CN103986418A (zh) * 2014-05-22 2014-08-13 杨树纲 一种数字鉴频器及其鉴频方法
CN107733429A (zh) * 2017-09-20 2018-02-23 戴承萍 一种超低功耗的带通鉴频器及其鉴频方法及其使用方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
US5828705A (en) * 1996-02-01 1998-10-27 Kroeger; Brian W. Carrier tracking technique and apparatus having automatic flywheel/tracking/reacquisition control and extended signal to noise ratio
JPH1056487A (ja) * 1996-08-09 1998-02-24 Nec Corp 直交復調回路
US6351293B1 (en) * 1998-05-18 2002-02-26 Sarnoff Corporation Decision directed phase detector
US6289061B1 (en) * 1998-09-24 2001-09-11 Sharp Laboratories Of America, Inc. Wideband frequency tracking system and method
KR100348259B1 (ko) * 1999-12-21 2002-08-09 엘지전자 주식회사 잔류측파대 수신기
JP2002290868A (ja) * 2001-03-27 2002-10-04 Texas Instr Japan Ltd 周波数変換回路、復調回路及びテレビ受信装置
US6819911B2 (en) * 2001-04-02 2004-11-16 General Dynamics Decision Systems, Inc. Active interference suppressor utilizing recombinant transmultiplexing
JP2003218968A (ja) * 2002-01-22 2003-07-31 Sharp Corp 高周波受信装置
KR100505669B1 (ko) * 2003-02-05 2005-08-03 삼성전자주식회사 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법

Also Published As

Publication number Publication date
US20050220241A1 (en) 2005-10-06
CN1677968A (zh) 2005-10-05
KR20050097393A (ko) 2005-10-07

Similar Documents

Publication Publication Date Title
US5787123A (en) Receiver for orthogonal frequency division multiplexed signals
KR100837702B1 (ko) 위상 편이를 이용한 반송파 주파수 복원 장치 및 그 방법
US8175193B2 (en) Apparatus for recovering carrier wave in digital broadcasting receiver and method therefor
JPH06188776A (ja) 伝送システムと伝送システム用受信器
JP2010521939A5 (ko)
KR100487328B1 (ko) 반송파 복구 장치
EP1039703A2 (en) PSK demodulator with correction of DC offset
WO1990009070A1 (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
KR0163729B1 (ko) 디지탈 잔류 측파대 변조 통신 시스템의 위상 검출 방법 및 위상 트랙킹 루프 회로
KR100525002B1 (ko) 파일럿 신호가 왜곡된 채널 환경에서도 반송파를 복조하기위한 알고리즘 및 그 복조 장치
US7664210B2 (en) Non-coherent synchronous direct-conversion receiving apparatus for compensating frequency offset
KR100469291B1 (ko) 심볼 클럭 복구 장치
US20050220241A1 (en) Mean power frequency discriminator, frequency phase locked loop circuit and digital television demodulator using the same
US6377634B1 (en) Circuit for reproducing bit timing and method of reproducing bit timing
KR100519333B1 (ko) 반송파 복구 장치
US7110475B2 (en) Digital TV receiver
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
KR100407975B1 (ko) 반송파 복구 장치
KR100310294B1 (ko) 결정-지향반송파복원장치
US7095805B2 (en) Digital TV receiver
US7463692B2 (en) Device and method for symbol clock recovery in digital television
US7068737B2 (en) Digital TV receiver
KR100330236B1 (ko) 무선통신시스템에서 수신단의 타이밍 복구회로
KR100194936B1 (ko) 디지탈 변조방식을 이용한 시스템에서 기준신호를 이용한 디지탈 신호 판정회로 및 방법
KR101092440B1 (ko) 반송파 복구 장치 및 이를 이용한 디지털 방송 수신기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee