KR100594242B1

KR100594242B1 - 평판 표시 장치 구동을 위한 소스 드라이버 및 소스 라인구동 방법

Info

Publication number: KR100594242B1
Application number: KR1020040005650A
Authority: KR
Inventors: 박현상
Original assignee: 삼성전자주식회사
Priority date: 2004-01-29
Filing date: 2004-01-29
Publication date: 2006-06-30
Also published as: KR20050078274A; US20050169075A1

Abstract

평판 표시 장치 구동을 위한 소스 드라이버 및 소스 라인 구동 방법이 개시된다. 상기 소스 드라이버는 평판 표시 장치에서 생성되는 입출력 신호를 이용하여 R, G, B 색 신호를 위한 버퍼들 각각의 바이어스 전압을 조절한다. 또는, 내부 프리차지 콘트롤 회로를 이용하여 R, G, B 색 신호 버퍼들 각각의 프리차지 전압 크기 또는 프리차지 폭을 조절한다. 이에 따라, 색 신호 R, G, B 각각을 전달하는 출력 핀간 구동 능력이 다르게 조절되므로, 서로 다른 부하를 가지는 R, G, B 픽셀들 각각에서 같은 충전 특성이 나타나도록 할 수 있다.

Description

평판 표시 장치 구동을 위한 소스 드라이버 및 소스 라인 구동 방법{Source driver and source line driving method for flat panel display}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 일반적인 TFT-LCD 패널과 주변 회로를 나타내는 블록도이다.

도 2는 일반적인 픽셀 구조를 나타내는 도면이다.

도 3은 종래의 소스 드라이버를 나타내는 블록도이다.

도 4a 내지 도 4c는 개발이 시도되고있는 픽셀 구조들을 나타내는 도면이다.

도 5는 일반적인 TFT-LCD 패널의 상판과 하판을 나타내는 도면이다.

도 6은 본 발명의 일실시예에 따른 소스 드라이버를 나타내는 블록도이다.

도 7은 본 발명의 다른 실시예에 따른 소스드라이버를 나타내는 블록도이다.

도 8은 도 7의 소스 드라이버의 동작 설명을 위한 타이밍도이다.

도 9는 본발명의 또다른 실시예에따른 소스드라이버를 나타내는 블록도이다.

도 10은 도 9의 소스 드라이버의 동작 설명을 위한 타이밍도이다.

본 발명은 평판 표시 장치에 관한 것으로, 특히 평판 표시 장치의 소오스 라인을 구동하는 소스 드라이버에 관한 것이다.

평판 표시 장치들(flat panel displays) 중 대표적인 것은 박막 트랜지스터(thin film transistor:TFT)-액정 표시 장치(liquid crystal display)(LCD) 방식으로 디스플레이한다. 이외에도, 평판 표시 장치에는 유기 EL(electro luminance) 방식, STN(super twisted nematic)-LCD 방식, PDP(plasma display panel) 방식 등이 사용되고 있다.

이하, TFT-LCD는 현재 가장 널리 사용되고 있는 평판 표시장치들(flat panel displays) 중의 하나이므로, 이를 중심으로 설명한다. 도 1은 일반적인 TFT-LCD 패널과 주변 회로를 나타내는 블록도이다. LCD 패널(110)은 전계를 형성하기 위한 다수의 전극들을 구비하는 상판과 하판으로 구성되고(도 5참조), 상판과 하판 사이에는 액정층으로 이루어져 있으며, 이외에도 빛을 편광(polarizing)시키기 위하여 상판과 하판에 부착되는 편광판을 구비한다. TFT-LCD(100)에서 빛의 밝기는 액정 분자를 재배열시키기 위한 전극에 계조에 따른 전압을 인가함으로써 조절된다. LCD 패널의 하판에는 계조 전압이 전극에 인가되도록 스위칭하기 위하여, 전극에 연결된 박막 트랜지스터(TFT)와 같은 다수의 스위칭 소자들이 구비되어 있다. TFT와 같은 스위칭 소자들에 의하여 픽셀 단위로 빛의 밝기가 조절되고, 도 2와 같이 배열되는 컬러 필터 배열을 가지는 픽셀 구조에 의하여 3 색, R(red), G(green), B(blue)가 표시된다.

TFT-LCD(100)는 LCD 패널(110)에 가로로 구비된 다수의 게이트 라인을 구동 하기 위한 게이트 드라이버들(120)과 LCD 패널(110)에 세로로 구비된 다수의 소스 라인을 구동하기 위한 소스 드라이버들(130)로 이루어진 구동 회로부와 스위칭 소자들을 통하여 전극에 계조 전압(grey voltage)을 공급하기 위하여 상기 구동 회로부를 콘트롤하는 콘트롤러부(미도시)를 구비한다. 일반적으로, 상기 콘트롤러부(미도시)는 상기 LCD 패널(110) 외부에 배치된다. 상기 구동 회로부는 일반적으로 LCD 패널(110) 외부에 배치되지만, COG(chip on glass) 타입의 경우 LCD 패널(110) 상에 배치될 수 있다.

도 3은 종래의 소스 드라이버(130)를 나타내는 블록도이다. 도 3을 참조하면, 종래의 소스 드라이버(130)는 버퍼(131), 및 디지털-아날로그 변환기(DAC:digital-analog converter)(132)를 구비한다. 디지털-아날로그 변환기(132)는 외부의 콘트롤러부(미도시)에서 입력되는 일정 계조 값(grey value)을 가지는 R, G, 또는 B 디지털 데이터를 해당 계조 전압의 아날로그 신호로 변환하여 출력한다. 디지털-아날로그 변환기(132)에서 출력되는 아날로그 영상신호는 버퍼(131)에서 버퍼링되어 소스 라인으로 출력된다. 버퍼(131)는 다수의 MOSFET(metal-oxide-semiconductor field effect transistor)으로 이루어진 오피 앰프(operational amplifier) 형태의 아날로그 회로이며, 이와 같은 오피 앰프는 일정 바이어스 전압(BIAS)을 이용하여 입력되는 영상신호의 전류 구동 능력을 향상시킨다. 전류 구동 능력이 향상된 형태로 버퍼(131)에서 출력되는 영상신호는 LCD 패널(110) 상의 소스 라인과 해당 픽셀을 빠르게 충전시킨다. 영상신호를 전달받은 픽셀은 해당 계조 전압(grey voltage)에 비례하도록 액정 분자를 재배열시킴에 따 라 빛의 밝기가 조절된다.

도 4a 내지 도 4c는 개발이 시도되고 있는 픽셀 구조들을 나타내는 도면이다. LCD 패널(110)의 대형화 및 고해상도화가 진행되면서 휘도 향상의 목적을 두고 화이트(white) 픽셀을 추가하여, 도 4a와 같은 R, G, B, W 픽셀 구조가 제안되었다. 사람의 원추 세포 비율에 따른 색상별 인지능력의 차이를 감안하여, 최근에는 도 4b 또는 도 4c와 같이 특정 컬러를 강조한 다양한 픽셀 구조가 제안되고 있다. 이와 같이, 픽셀 구조가 달라지면서 픽셀간 면적이 달라지고, 이와 함께 도 5와 같이 픽셀간 컬러 필터를 형성하는 물질인 PR(photo resist)의 픽셀간 두께 차이 등으로 인하여, 픽셀마다 부하(load)가 달라진다. PR의 픽셀간 두께 차이는 도 2와 같은 일반적인 픽셀 구조에서도 나타난다. 소스 드라이버(130)에 의하여 픽셀에 영상신호가 충전될 때, 픽셀마다 부하가 다르면, 같은 계조 전압을 가지는 색 신호의 충전 특성이 달라지므로, 같은 밝기를 나타내어야 할 픽셀들이 서로 다른 색재현성을 가지는 문제점이 있다.

따라서, 본 발명이 이루고자 하는 기술적인 과제는, 서로 다른 부하를 가지는 R, G, B 픽셀들 각각에서 같은 충전 특성이 나타나도록 하기 위하여, 색 신호 R, G, B 각각을 전달하는 출력 핀간 구동 능력이 다르게 조절될 수 있는 평판 표시 장치 구동을 위한 소스 드라이버를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적인 과제는, 서로 다른 부하를 가지는 R, G, B 픽셀들 각각에서 같은 충전 특성이 나타나도록 하기 위한 평판 표시 장치 의 소스라인을 구동하는 방법을 제공하는 데 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 평판 표시 장치 구동을 위한 소스 드라이버는, 디지털-아날로그 변환기들, 제1 버퍼, 제2 버퍼, 제3 버퍼를 구비하는 것을 특징으로 한다. 상기 디지털-아날로그 변환기들은 계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력한다. 상기 제1 버퍼는 제1 바이어스 전압을 이용하여 상기 제1 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력한다. 상기 제2 버퍼는 제2 바이어스 전압을 이용하여 상기 제2 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력한다. 상기 제3 버퍼는 제3 바이어스 전압을 이용하여 상기 제3 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 평판 표시 장치 구동을 위한 소스 드라이버는, 프리차지 콘트롤 회로들, 레벨 쉬프터들, 디지털-아날로그 변환기들, 및 버퍼들을 구비하는 것을 특징으로 한다. 상기 프리차지 콘트롤 회로들은 계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들 각각에, 소정 펄스폭들을 가지는 제1, 제2, 및 제3 프리차지 신호를 합하여, 상기 소정 펄스폭 동안만큼 상기 제1, 제2, 및 제3 색 신호들 각각을 프리차지 계조값으로 유지시킨다. 상기 레벨 쉬프터들은 상기 프리차지 계조값이 합해진 제1, 제2, 및 제3 색 신호들 각각의 전압 크기를 일정 레벨로 상승시킨다. 상기 디지털-아날로그 변환기들은 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호 로 변환하여 출력한다. 상기 버퍼들은 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면에 따른 평판 표시 장치 구동을 위한 소스 드라이버는, 제1 프리차지 콘트롤 회로, 제2 프리차지 콘트롤 회로, 제3 프리차지 콘트롤 회로, 레벨 쉬프터들, 디지털-아날로그 변환기들, 및 버퍼들을 구비하는 것을 특징으로 한다. 상기 제1 프리차지 콘트롤 회로는 프리차지 제어 신호를 이용하여 제1 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제1 색 신호에 상기 제1 프리차지 신호를 합하여, 상기 제1 색 신호를 소정 펄스폭 동안만큼 제1 프리차지 계조값으로 유지시킨다. 상기 제2 프리차지 콘트롤 회로는 상기 프리차지 제어 신호를 이용하여 제2 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제2 색 신호에 상기 제2 프리차지 신호를 합하여, 상기 제2 색 신호를 상기 소정 펄스폭 동안만큼 제2 프리차지 계조값으로 유지시킨다. 상기 제3 프리차지 콘트롤 회로는 상기 프리차지 제어 신호를 이용하여 제3 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제3 색 신호에 상기 제3 프리차지 신호를 합하여, 상기 제3 색 신호를 상기 소정 펄스폭 동안만큼 제3 프리차지 계조값으로 유지시킨다. 상기 레벨 쉬프터들은 상기 프리차지 계조값들이 합해진 제1, 제2, 및 제3 색 신호들 각각의 전압 크기를 일정 레벨로 상승시킨다. 상기 디지털-아날로그 변환기들은 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력한다. 상기 버퍼들은 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력한다.

상기의 다른 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 평판 표시 장치 구동을 위한 소스라인 구동 방법은, 계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 단계; 제1 바이어스 전압을 이용하여 상기 제1 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계; 제2 바이어스 전압을 이용하여 상기 제2 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계; 및 제3 바이어스 전압을 이용하여 상기 제3 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계를 구비하는 것을 특징으로 한다.

상기의 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 평판 표시 장치 구동을 위한 소스라인 구동 방법은, 계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들 각각에, 소정 펄스폭들을 가지는 제1, 제2, 및 제3 프리차지 신호를 합하여, 상기 소정 펄스폭 동안만큼 상기 제1, 제2, 및 제3 색 신호들 각각을 프리차지 계조값으로 유지시켜 출력하는 단계; 상기 프리차지 계조값이 합해진 제1, 제2, 및 제3 색 신호들 각각의 전압 크기를 일정 레벨로 상승시키는 단계; 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 단계; 및 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계를 구비하는 것을 특징으로 한다.

상기의 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면에 따른 평판 표시 장치 구동을 위한 소스라인 구동 방법은, 프리차지 제어 신호를 이용하여 제1 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제1 색 신호에 상기 제1 프리차지 신호를 소정 펄스폭 동안만큼 합하여, 상기 제1 색 신호를 제1 프리차지 계조값으로 유지시켜 출력하는 단계; 상기 프리차지 제어 신호를 이용하여 제2 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제2 색 신호에 상기 제2 프리차지 신호를 상기 소정 펄스폭 동안만큼 합하여, 상기 제2 색 신호를 제2 프리차지 계조값으로 유지시켜 출력하는 단계; 상기 프리차지 제어 신호를 이용하여 제3 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제3 색 신호에 상기 제3 프리차지 신호를 상기 소정 펄스폭 동안만큼 합하여, 상기 제3 색 신호를 제3 프리차지 계조값으로 유지시켜 출력하는 단계; 상기 프리차지 계조값들이 합해진 제1, 제2, 및 제3 색 신호들 각각의 전압 크기를 일정 레벨로 상승시키는 단계; 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 단계; 및 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계를 구비하는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 6은 본 발명의 일실시예에 따른 소스 드라이버(600)를 나타내는 블록도이다. 도 6을 참조하면, 본 발명의 일실시예에 따른 소스 드라이버(600)는 다수개의 디지털-아날로그 변환기들(611, 621, 631), 및 다수개의 버퍼들(610, 620, 630)을 구비한다. 상기 디지털-아날로그 변환기들(611, 621, 631), 및 상기 버퍼들(610, 620, 630)의 개수는 LCD 패널(110)의 해상도가 요구하는 수만큼 구비된다. 상기 디지털-아날로그 변환기들(611, 621, 631)은 계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들(R, G, B) 각각을 아날로그 영상신호로 변환하여 출력한다. 상기 버퍼들(610, 620, 630)은 상기 디지털-아날로그 변환기들(611, 621, 631)에서 출력되는 아날로그 영상신호들을 받아 버퍼링하여 출력한다. 상기 버퍼링된 영상신호들(Yn, Yn+1, Yn+2,...)은 패키지 핀(package pin)을 따라 소스 라인들로 출력된다.

상기 버퍼들(610, 620, 630) 각각은 다수의 MOSFET(metal-oxide-semiconductor field effect transistor)으로 이루어진 오피 앰프(operational amplifier) 형태의 아날로그 회로이며, 이와 같은 오피 앰프 회로들은 바이어스 전압들(BIASR, BIASG, BIASB)을 이용하여, 입력되는 영상신호의 전류 구동 능력을 향상시킨다. 전류 구동 능력이 향상된 형태로 상기 버퍼들(610, 620, 630)에서 출력되는 영상신호들(Yn, Yn+1, Yn+2,...)은 LCD 패널(110) 상의 소스 라인과 해당 픽셀을 빠르게 충전시킨다. 영상신호를 전달받은 픽셀은 해당 계조 전압(grey voltage)에 비례하도록 액정 분자를 재배열시킴에 따라 빛의 밝기가 조절된다.

여기서, 본 발명의 일실시예에 따른 소스 드라이버(600)는 도 3과 같은 종래의 소스 드라이버(130)가 하나의 일정 바이어스 전압(BIAS)을 이용하는 것과 달리, 상기 버퍼들(610, 620, 630)이 서로 다른 바이어스 전압들(BIASR, BIASG, BIASB)을 이용한다. 이것은, 도 4a 내지 도 4c와 같이 새로이 개발되고 있는 픽셀 구조를 가지는 LCD 패널(110)에서, R, G, B 픽셀들 각각이 서로 다른 부하를 가지므로, 픽셀마다 서로 다르게 나타나는 충전 특성을 보상하기 위하여 제안되었다.

예를 들어, 상기 버퍼들(610, 620, 630)은 제1, 제2, 및 제3 색 신호들(R, G, B) 각각을 버퍼링 하기 위한 제1 버퍼(610), 제2 버퍼(620), 제3 버퍼(630)를 포함한다. 상기 제1 버퍼(610)는 제1 바이어스 전압(BIASR)을 이용하여, 상기 제1 색 신호(R)가 제1 디지털-아날로그 변환기(611)에서 변환된 아날로그 영상신호를 버퍼링하여 출력한다. 상기 제2 버퍼(620)는 제2 바이어스 전압(BIASG)을 이용하여, 상기 제2 색 신호(G)가 제2 디지털-아날로그 변환기(621)에서 변환된 아날로그 영상신호를 버퍼링하여 출력한다. 상기 제3 버퍼(630)는 제3 바이어스 전압(BIASB)을 이용하여 상기 제3 색 신호(B)가 제3 디지털-아날로그 변환기(631)에서 변환된 아날로그 영상신호를 버퍼링하여 출력한다. 이와 같은 상기 바이어스 전압들(BIASR, BIASG, BIASB)은 상기 소스 드라이버(600)의 내부에서 생성되어 인가될 수 있고, 유저의 설정에 편의를 위하여 상기 소스 드라이버(600)의 패키지 핀을 통하여 외부에서 인가될 수 있다. 이에 따라, 상기 바이어스 전압들(BIASR, BIASG, BIASB)을 조정하면, 상기 버퍼들(610, 620, 630)을 구성하는 오피 앰프 회로들 각각의 전류 구동 능력은 서로 다르게된다. 결국, 색 신호 R, G, B 각각을 전 달하는 소스 드라이버(600)의 출력 핀간 구동 능력이 서로 다르게 조절될 수 있어서, 부하가 큰 색 신호를 디스플레이하는 픽셀에 대응하는 출력 핀에는 큰 전류 구동 능력을 갖도록 하고, 부하가 작은 색 신호를 디스플레이하는 픽셀에 대응하는 출력 핀에는 작은 전류 구동 능력을 갖도록 하는 것이 가능하다. 따라서, 서로 다른 부하를 가지는 R, G, B 픽셀들 각각에서 같은 충전 특성이 나타나게 할 수 있고, 색재현성을 향상시킨다. 또한, 소스 드라이버(600)의 구동 특성이 최적화되어 전력 소모 절감 효과도 기대할 수 있다.

이하, 출력 핀간 구동 능력이 서로 다르게 조절될 수 있는 다른 소스 드라이버들(700, 900)을 설명한다.

도 7은 본 발명의 다른 실시예에 따른 소스드라이버(700)를 나타내는 블록도이다. 도 7을 참조하면, 본 발명의 다른 실시예에 따른 소스드라이버(700)는 다수개의 프리차지(precharge) 콘트롤 회로들(711, 721, 731), 다수개의 레벨 쉬프터들(712, 722, 732), 다수개의 디지털-아날로그 변환기들(713, 723, 733), 및 다수개의 버퍼들(710, 720, 730)을 구비한다. 상기 프리차지 콘트롤 회로들(711, 721, 731), 상기 레벨 쉬프터들(level shifters)(712, 722, 732), 상기 디지털-아날로그 변환기들(713, 723, 733), 및 상기 버퍼들(710, 720, 730)의 개수는 LCD 패널(110)의 해상도가 요구하는 수만큼 구비된다.

상기 프리차지 콘트롤 회로들(711, 721, 731)은 계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들(R, G, B) 각각에, 소정 펄스폭들을 가지는 제1, 제2, 및 제3 프리차지 신호(VPRE1, VPRE2, VPRE3)를 합하여, 상기 소정 펄스폭 동 안만큼 상기 제1, 제2, 및 제3 색 신호들(R, G, B) 각각을 프리차지 계조값으로 유지시킨다. 상기 프리차지 신호들(VPRE1, VPRE2, VPRE3)의 상기 소정 펄스폭들 각각은 서로 다르게 생성되어, 소스 드라이버(700)의 패키지 입력 핀을 통하여 외부에서 입력된다. 상기 프리차지 계조값은 일정 계조 값을 가지지만, 상기 버퍼들(710, 720, 730)에서 출력되는 신호가 소스 라인에 빠르게 충전되도록 하기 위하여 상기 프리차지 계조값은 최고 계조 레벨 값인 것이 바람직하다. 예를 들어, 256 계조를 표시할 수 있는 픽셀을 위하여 상기 프리차지 계조값은 256값으로 한다. 상기 프리차지 콘트롤 회로들(711, 721, 731)의 동작 설명은 도 8의 설명에서 자세히 설명된다.

상기 레벨 쉬프터들(712, 722, 732)은 상기 프리차지 계조값이 합해진 제1, 제2, 및 제3 색 신호들(R, G, B) 각각의 전압 크기를 일정 레벨로 상승시킨다. 이것은 상기 디지털-아날로그 변환기들(713, 723, 733)의 변환 동작에 필요한 피크간(peak-to-peak) 전압 레벨로 상승시키는 것이다. 상기 디지털-아날로그 변환기들(713, 723, 733)은 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들(R, G, B) 각각을 아날로그 영상신호로 변환하여 출력한다. 상기 버퍼들(710, 720, 730)은 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들(R, G, B) 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력한다. 상기 버퍼들(710, 720, 730)은 소정 바이어스 전압(BIAS)을 이용하여 버퍼링하고, 상기 소정 바이어스 전압(BIAS)은 상기 소스 드라이버(700)의 내부에서 생성되어 인가되거나, 상기 소스 드라이버(700)의 패키지 핀을 통하여 외부에서 인가될 수 있다.

도 8은 도 7의 소스 드라이버(700)의 동작 설명을 위한 타이밍도이다. 도 7 및 도 8을 참조하면, 상기 프리차지 콘트롤 회로들(711, 721, 731) 중 제1 프리차지 콘트롤 회로(711)는 k 계조값을 가지는 디지털의 제1 색 신호(R)에, 제1 펄스폭을 가지는 제1 프리차지 신호(VPRE1)를 합하여, 상기 제1 펄스폭 동안만큼 상기 제1 색 신호(R)를 프리차지 계조값(k+m)으로 유지시킨다. 상기 프리차지 콘트롤 회로들(711, 721, 731) 중 제2 프리차지 콘트롤 회로(721)는 k 계조값을 가지는 디지털의 제2 색 신호(G)에, 제2 펄스폭을 가지는 제2 프리차지 신호(VPRE2)를 합하여, 상기 제2 펄스폭 동안만큼 상기 제2 색 신호(G)를 프리차지 계조값(k+m)으로 유지시킨다. 상기 프리차지 콘트롤 회로들(711, 721, 731) 중 제3 프리차지 콘트롤 회로(731)는 k 계조값을 가지는 디지털의 제3 색 신호(B)에, 제3 펄스폭을 가지는 제3 프리차지 신호(VPRE3)를 합하여, 상기 제3 펄스폭 동안만큼 상기 제3 색 신호(B)를 프리차지 계조값(k+m)으로 유지시킨다. 여기서, 제1, 제2, 및 제3 색 신호들(R, G, B)의 계조값은 k인 것으로 설명하였으나, 주지된 바와 같이, 영상을 디스플레이 하기 위하여, 제1, 제2, 및 제3 색 신호들(R, G, B)은 LCD 패널(110) 디스플레이시의 수평 주기(horizontal period) 마다 서로 다른 계조 값을 가진다.

도 8에 도시된 바와 같이, 제1, 제2, 및 제3 프리차지 신호들(VPRE1, VPRE2, VPRE3) 각각의 펄스폭은 서로 다르다. 이에 따라, 제1, 제2, 및 제3 색 신호들(R, G, B) 각각에, 제1, 제2, 및 제3 프리차지 신호(VPRE1, VPRE2, VPRE3)가 합해진 디지털 신호가 상기 프리차지 콘트롤 회로들(711, 721, 731)에서 출력되고, 각 펄스폭 동안만큼 프리차지 계조값(k+m)으로 유지된 디지털 신호는 레벨 쉬프터들(712, 722, 732), 디지털-아날로그 변환기들(713, 723, 733), 및 버퍼들(710, 720, 730)을 거쳐 소스 라인으로 출력된다. 제1, 제2, 및 제3 색 신호들(R, G, B) 각각이 이와 같이 처리되어 버퍼들(710, 720, 730)에서 출력되는 영상신호들(Yn, Yn+1, Yn+2,...)의 출력 파형은 도 8과 같다. 도 8에 도시된 바와 같이, 제1 프리차지 신호(VPRE1)의 펄스폭은 제2 프리차지 신호(VPRE1)의 펄스폭 보다 작고, 제2 프리차지 신호(VPRE2)의 펄스폭은 제3 프리차지 신호(VPRE3)의 펄스폭 보다 작다. 여기서, 프리차지 신호들(VPRE1, VPRE2, VPRE3)의 펄스폭은 LCD 패널(110) 디스플레이시의 수평 주기마다 논리 하이 상태를 유지하는 기간이다. 프리차지 신호들(VPRE1, VPRE2, VPRE3)이 제2 논리 상태를 가지는 기간은 디지털-아날로그 변환기들(713, 723, 733)이 소정 동기 신호(VTP)에 따라 디지털-아날로그 변환을 시작하는 초기의 기간이다.

따라서, 디지털-아날로그 변환 초기(프리차지 기간)에, 제2 버퍼(720)에서 출력되는 영상신호(Yn+1)는 제1 버퍼(710)에서 출력되는 영상신호(Yn)보다 오랫동안 프리차지 계조값(k+m)을 유지하고, 제3 버퍼(730)에서 출력되는 영상신호(Yn+2)는 제2 버퍼(720)에서 출력되는 영상신호(Yn+1)보다 오랫동안 프리차지 계조값(k+m)을 유지한다. 주지된 바와 같이, 버퍼들(710, 720, 730)은 극성 알림 신호(VPOL)에 따라 컬럼 인버전(column inversion) 형태로 영상신호들(Yn, Yn+1, Yn+2,...)을 공급할 수 있다. 일반적으로, LCD 패널(110)에 주입되는 액정의 물질 특성이 나빠지는 것을 방지하기 위하여, 버퍼들(710, 720, 730)은 공통 전압(common voltage)보다 큰 정극성(positive polarity) 영상신호들(Yn, Yn+1, Yn+2,...)과 공통 전압보다 작은 부극성(negative polarity) 영상신호들(Yn, Yn+1, Yn+2,...)을 수평 주기마다 교대로 영상신호들(Yn, Yn+1, Yn+2,...)을 공급한다. 컬럼 인버전 이외에 라인 인버전(line inversion) 또는 도트 인버전(dot inversion) 형태의 디스플레이 방식들도 있고, 이와 같은 방식들의 구현을 위한 신호와 구성 요소들은 도 7에 표시하지 않았으나, 본 발명에 따른 소스 드라이버(700)는 이와 같은 모든 방식들에 적용 가능하다.

도 9는 본 발명의 또 다른 실시예에 따른 소스 드라이버(900)를 나타내는 블록도이다. 본 발명의 또 다른 실시예에 따른 소스 드라이버(900)는, 다수개의 프리차지 콘트롤 회로들(911, 921, 931), 다수개의 레벨 쉬프터들(912, 922, 932), 다수개의 디지털-아날로그 변환기들(913, 923, 933), 및 다수개의 버퍼들(910, 920, 930)을 구비한다. 상기 프리차지 콘트롤 회로들(911, 921, 931), 상기 레벨 쉬프터들(912, 922, 932), 상기 디지털-아날로그 변환기들(913, 923, 933), 및 상기 버퍼들(910, 920, 930)의 개수는 LCD 패널(110)의 해상도가 요구하는 수만큼 구비된다.

도 7의 프리차지 콘트롤 회로들(711, 721, 731)이 서로 다른 펄스폭을 가지는 프리차지 신호들(VPRE1, VPRE2, VPRE3)을 합하는 것과 달리, 도 9의 상기 프리차지 콘트롤 회로들(911, 921, 931)은, 프리차지 제어 신호(VPCLK)(도 10 참조)를 이용하여 전압 크기가 서로 다른 프리차지 신호들을 합하여 출력한다. 여기서, 제1, 제2, 및 제3 색 신호들(R, G, B)을 위한 프리차지 신호들 각각은 전압 크기가 서로 다르고, 이에 따라 제1, 제2, 및 제3 색 신호들(R, G, B) 각각의 프리차지 계조값은 서로 다르지만, 프리차지 신호들 각각의 펄스폭은 모두 같다. 상기 프리차 지 제어 신호(VPCLK)는 소스 드라이버(900)의 패키지 입력 핀을 통하여 외부에서 입력된다. 상기 프리차지 콘트롤 회로들(711, 721, 731)의 동작 설명은 도 10의 설명에서 자세히 설명된다.

상기 레벨 쉬프터들(912, 922, 932)은 상기 프리차지 계조값이 합해진 제1, 제2, 및 제3 색 신호들(R, G, B) 각각의 전압 크기를 일정 레벨로 상승시킨다. 이것은 상기 디지털-아날로그 변환기들(913, 923, 933)의 변환 동작에 필요한 피크간(peak-to-peak) 전압 레벨로 상승시키는 것이다. 상기 디지털-아날로그 변환기들(913, 923, 933)은 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들(R, G, B) 각각을 아날로그 영상신호로 변환하여 출력한다. 상기 버퍼들(910, 920, 930)은 상기 레벨 상승된 제1, 제2, 및 제3 색 신호들(R, G, B) 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력한다. 상기 버퍼들(910, 920, 930)은 소정 바이어스 전압(BIAS)을 이용하여 버퍼링하고, 상기 소정 바이어스 전압(BIAS)은 상기 소스 드라이버(900)의 내부에서 생성되어 인가되거나, 상기 소스 드라이버(900)의 패키지 핀을 통하여 외부에서 인가될 수 있다.

도 10은 도 9의 소스 드라이버(900)의 동작 설명을 위한 타이밍도이다. 도 9 및 도 10을 참조하면, 상기 제1 프리차지 콘트롤 회로(911)는 프리차지 제어 신호(VCLK)를 이용하여 제1 색 신호(R)를 위한 프리차지 신호를 생성하고, 계조값에 따라 변하는 k 계조값을 가지는 디지털의 제1 색 신호(R)에 상기 제1 색 신호(R)를 위한 프리차지 신호를 합하여, 상기 제1 색 신호(R)를 소정 펄스폭 동안만큼 제1 프리차지 계조값(k+k1)으로 유지시켜 출력한다. 상기 제2 프리차지 콘트 롤 회로(921)는 상기 프리차지 제어 신호(VPCLK)를 이용하여 제2 색 신호(G)를 위한 프리차지 신호를 생성하고, k 계조값을 가지는 디지털의 제2 색 신호(G)에 상기 제2 색 신호(G)를 위한 프리차지 신호를 합하여, 상기 제2 색 신호(G)를 상기 소정 펄스폭 동안만큼 제2 프리차지 계조값(k+k2)으로 유지시켜 출력한다. 상기 제3 프리차지 콘트롤 회로(931)는 상기 프리차지 제어 신호(VPCLK)를 이용하여 제3 색 신호(B)를 위한 프리차지 신호를 생성하고, k 계조값을 가지는 디지털의 제3 색 신호(B)에 상기 제3 색 신호(B)를 위한 프리차지 신호를 합하여, 상기 제3 색 신호(B)를 상기 소정 펄스폭 동안만큼 상기 프리차지 계조값(k+k3)으로 유지시킨다. 여기서, 제1, 제2, 및 제3 색 신호들(R, G, B)의 계조값은 k인 것으로 설명하였으나, 주지된 바와 같이, 영상을 디스플레이 하기 위하여, 제1, 제2, 및 제3 색 신호들(R, G, B)은 LCD 패널(110) 디스플레이시의 수평 주기(horizontal period) 마다 서로 다른 계조 값을 가진다.

위에서 기술한 바와 같이, 제1, 제2, 및 제3 색 신호들(R, G, B)을 위한 프리차지 신호들 각각은 전압 크기가 서로 다르고, 이에 따라 제1, 제2, 및 제3 색 신호들(R, G, B)에 대한 프리차지 계조값이 서로 다르다. 이에 따라, 도 10에 도시된 바와 같이, 제1, 제2, 및 제3 색 신호들(R, G, B) 각각에, 제1, 제2, 및 제3 색 신호들(R, G, B)을 위한 프리차지 신호가 합해진 디지털 신호가 상기 프리차지 콘트롤 회로들(911, 921, 931)에서 출력되고, 같은 펄스폭 동안만큼 서로 다른 프리차지 계조값들(k+1, k+k2, k+k3)로 유지된 디지털 신호는 레벨 쉬프터들(912, 922, 932), 디지털-아날로그 변환기들(913, 923, 933), 및 버퍼들(910, 920, 930)을 거 쳐 소스 라인으로 출력된다. 제1, 제2, 및 제3 색 신호들(R, G, B) 각각이 이와 같이 처리되어 버퍼들(910, 920, 930)에서 출력되는 영상신호들(Yn, Yn+1, Yn+2,...)의 출력 파형은 도 10과 같다. 제1 색 신호(R)를 위한 프리차지 신호의 펄스폭, 제2 색 신호(G)를 위한 프리차지 신호의 펄스폭, 및 제2 색 신호(G)를 위한 프리차지 신호의 펄스폭은 모두 같으므로, 도 10에 도시된 바와 같이, 영상신호들(Yn, Yn+1, Yn+2,...)의 프리차지 기간도 모두 같다. 여기서, 제1, 제2, 및 제3 색 신호들(R, G, B)을 위한 프리차지 신호들 각각의 펄스폭은 LCD 패널(110) 디스플레이시의 수평 주기마다 논리 하이 상태를 유지하는 기간이다. 제1, 제2, 및 제3 색 신호들(R, G, B)을 위한 프리차지 신호들 각각이 제2 논리 상태를 가지는 기간은 디지털-아날로그 변환기들(913, 923, 933)이 소정 동기 신호(VTP)에 따라 디지털-아날로그 변환을 시작하는 초기의 기간이다.

따라서, 디지털-아날로그 변환 초기(프리차지 기간)에, 제2 버퍼(920)에서 출력되는 영상신호(Yn+1)는 제1 버퍼(910)에서 출력되는 영상신호(Yn)보다 높은 전압 레벨을 가지는 프리차지 계조값(k+k1)을 유지하고, 제3 버퍼(930)에서 출력되는 영상신호(Yn+2)는 제2 버퍼(220)에서 출력되는 영상신호(Yn+1)보다 높은 전압 레벨을 가지는 프리차지 계조값(k+k2)을 유지할 수 있다. 주지된 바와 같이, 버퍼들(910, 920, 930)은 극성 알림 신호(VPOL)에 따라 컬럼 인버전(column inversion) 형태로 영상신호들(Yn, Yn+1, Yn+2,...)을 공급할 수 있다. 컬럼 인버전 이외에 라인 인버전(line inversion) 또는 도트 인버전(dot inversion) 형태의 디스플레이 방식들의 구현을 위한 신호와 구성 요소들은 도 9에 표시하지 않았으 나, 본 발명에 따른 소스 드라이버(900)는 이와 같은 모든 방식들에 적용 가능하다.

위에서 기술한 바와 같이, 본 발명의 일실시예에 따른 평판 표시 장치 구동을 위한 소스 드라이버(600)는, 평판 표시 장치에서 생성되는 입출력 신호를 이용하여 R, G, B 색 신호를 위한 버퍼들(610, 620, 630) 각각의 바이어스 전압(BIASR, BIASG, BIASB)을 조절한다. 또는, 내부 프리차지 콘트롤 회로(710, 720, 730, 또는 910, 920, 930)를 이용하여 R, G, B 색 신호 버퍼들 각각의 프리차지 전압 크기 또는 프리차지 폭을 조절한다. 이에 따라, 색 신호 R, G, B 각각을 전달하는 출력 핀간 구동 능력이 다르게 조절되므로, 서로 다른 부하를 가지는 R, G, B 픽셀들 각각에서 같은 충전 특성이 나타나도록 할 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 평판 표시 장치 구동을 위한 소스 드라이버는, R, G, B, W 또는 픽셀간 면적이 다른 비균일(nonuniform) 픽셀 구조를 가지 는 평판 표시 장치에서, 각 픽셀의 부하에 적절하게 구동 능력을 부여하므로, 컬러 필터의 투과율, 두께 등의 특성 차이에 기인한 색재현성 차이를 해결하여 화질 특성을 향상시킨다. 또한, 소스 드라이버의 구동 특성이 최적화되므로 전력 소모를 절감할 수 있는 효과가 있다.

Claims

계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 디지털-아날로그 변환기들;

제1 바이어스 전압을 이용하여 상기 제1 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 제1 버퍼;

제2 바이어스 전압을 이용하여 상기 제2 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 제2 버퍼; 및

제3 바이어스 전압을 이용하여 상기 제3 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 제3 버퍼를 구비하는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
제 1항에 있어서, 상기 제1 내지 제3 바이어스 전압은,

상기 소스 드라이버의 내부에서 생성되어 인가되는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
제 1항에 있어서, 상기 제1 내지 제3 바이어스 전압은,

상기 소스 드라이버의 패키지 핀을 통하여 외부에서 인가되는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들 각각에, 소정 펄스폭들을 가지는 제1, 제2, 및 제3 프리차지 신호를 합하여, 상기 소정 펄스폭 동안만큼 상기 제1, 제2, 및 제3 색 신호들 각각을 프리차지 계조값으로 유지시키는 프리차지 콘트롤 회로들;

상기 프리차지 계조값이 합해진 제1, 제2, 및 제3 색 신호들 각각의 전압 크기를 일정 레벨로 상승시키는 레벨 쉬프터들;

상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 디지털-아날로그 변환기들; 및

상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력하는 버퍼들을 구비하는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
제 4항에 있어서, 상기 프리차지 계조값은,

최고 계조 레벨 값인 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
제 4항에 있어서, 상기 제1 내지 제3 프리차지 신호의 상기 소정 펄스폭들 각각은,

서로 다른 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
제 4항에 있어서, 상기 버퍼들은,

소정 바이어스 전압을 이용하여 버퍼링하고, 상기 소정 바이어스 전압은 상기 소스 드라이버의 내부에서 생성되어 인가되거나, 상기 소스 드라이버의 패키지 핀을 통하여 외부에서 인가되는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
프리차지 제어 신호를 이용하여 제1 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제1 색 신호에 상기 제1 프리차지 신호를 합하여, 상기 제1 색 신호를 소정 펄스폭 동안만큼 제1 프리차지 계조값으로 유지시키는 제1 프리차지 콘트롤 회로;

상기 프리차지 제어 신호를 이용하여 제2 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제2 색 신호에 상기 제2 프리차지 신호를 합하여, 상기 제2 색 신호를 상기 소정 펄스폭 동안만큼 제2 프리차지 계조값으로 유지시키는 제2 프리차지 콘트롤 회로;

상기 프리차지 제어 신호를 이용하여 제3 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제3 색 신호에 상기 제3 프리차지 신호를 합하여, 상기 제3 색 신호를 상기 소정 펄스폭 동안만큼 제3 프리차지 계조값으로 유지시키는 제3 프리차지 콘트롤 회로;

상기 프리차지 계조값들이 합해진 제1, 제2, 및 제3 색 신호들 각각의 전압 크기를 일정 레벨로 상승시키는 레벨 쉬프터들;

상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 디지털-아날로그 변환기들; 및

상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력하는 버퍼들을 구비하는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
제 8항에 있어서, 상기 제1 내지 제3 프리차지 신호들 각각은,

상기 소정 펄스폭 동안 서로 다른 전압 크기를 가지는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
제 8항에 있어서, 상기 버퍼들은,

소정 바이어스 전압을 이용하여 버퍼링하고, 상기 소정 바이어스 전압은 상기 소스 드라이버의 내부에서 생성되어 인가되거나, 상기 소스 드라이버의 패키지 핀을 통하여 외부에서 인가되는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 드라이버.
계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 단계;

제1 바이어스 전압을 이용하여 상기 제1 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계;

제2 바이어스 전압을 이용하여 상기 제2 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계; 및

제3 바이어스 전압을 이용하여 상기 제3 색 신호가 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 라인 구동 방법.
계조값에 따라 변하는 디지털의 제1, 제2, 및 제3 색 신호들 각각에, 소정 펄스폭들을 가지는 제1, 제2, 및 제3 프리차지 신호를 합하여, 상기 소정 펄스폭 동안만큼 상기 제1, 제2, 및 제3 색 신호들 각각을 프리차지 계조값으로 유지시켜 출력하는 단계;

상기 프리차지 계조값이 합해진 제1, 제2, 및 제3 색 신호들 각각의 전압 크기를 일정 레벨로 상승시키는 단계;

상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 단계; 및

상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 라인 구동 방법.
제 12항에 있어서, 상기 프리차지 계조값은,

최고 계조 레벨 값인 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 라인 구동 방법.
제 12항에 있어서, 상기 제1 내지 제3 프리차지 신호의 상기 소정 펄스폭들 각각은,

서로 다른 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 라인 구동 방법.
프리차지 제어 신호를 이용하여 제1 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제1 색 신호에 상기 제1 프리차지 신호를 소정 펄스폭 동안만큼 합하여, 상기 제1 색 신호를 제1 프리차지 계조값으로 유지시켜 출력하는 단계;

상기 프리차지 제어 신호를 이용하여 제2 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제2 색 신호에 상기 제2 프리차지 신호를 상기 소정 펄스폭 동안만큼 합하여, 상기 제2 색 신호를 제2 프리차지 계조값으로 유지시켜 출력하는 단계;

상기 프리차지 제어 신호를 이용하여 제3 프리차지 신호를 생성하고, 계조값에 따라 변하는 디지털의 제3 색 신호에 상기 제3 프리차지 신호를 상기 소정 펄스 폭 동안만큼 합하여, 상기 제3 색 신호를 제3 프리차지 계조값으로 유지시켜 출력하는 단계;

상기 프리차지 계조값들이 합해진 제1, 제2, 및 제3 색 신호들 각각의 전압 크기를 일정 레벨로 상승시키는 단계;

상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각을 아날로그 영상신호로 변환하여 출력하는 단계; 및

상기 레벨 상승된 제1, 제2, 및 제3 색 신호들 각각이 변환된 아날로그 영상신호를 버퍼링하여 출력하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 라인 구동 방법.
제 15항에 있어서, 상기 제1 내지 제3 프리차지 신호들 각각은,

상기 소정 펄스폭 동안 서로 다른 전압 크기를 가지는 것을 특징으로 하는 평판 표시 장치 구동을 위한 소스 라인 구동 방법.