KR100590916B1 - Method of manufacturing TFT array substrate - Google Patents
Method of manufacturing TFT array substrate Download PDFInfo
- Publication number
- KR100590916B1 KR100590916B1 KR1019990023738A KR19990023738A KR100590916B1 KR 100590916 B1 KR100590916 B1 KR 100590916B1 KR 1019990023738 A KR1019990023738 A KR 1019990023738A KR 19990023738 A KR19990023738 A KR 19990023738A KR 100590916 B1 KR100590916 B1 KR 100590916B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- ito
- metal film
- thin film
- film transistor
- Prior art date
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
- E03D9/00—Sanitary or other accessories for lavatories ; Devices for cleaning or disinfecting the toilet room or the toilet bowl; Devices for eliminating smells
- E03D9/08—Devices in the bowl producing upwardly-directed sprays; Modifications of the bowl for use with such devices ; Bidets; Combinations of bowls with urinals or bidets; Hot-air or other devices mounted in or on the bowl, urinal or bidet for cleaning or disinfecting
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
- A61H33/00—Bathing devices for special therapeutic or hygienic purposes
- A61H33/06—Artificial hot-air or cold-air baths; Steam or gas baths or douches, e.g. sauna or Finnish baths
- A61H33/063—Heaters specifically designed therefor
- A61H33/065—Heaters specifically designed therefor with steam generators
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
- A61H33/00—Bathing devices for special therapeutic or hygienic purposes
- A61H33/06—Artificial hot-air or cold-air baths; Steam or gas baths or douches, e.g. sauna or Finnish baths
- A61H33/10—Devices on tubs for steam baths
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
- A61H2201/00—Characteristics of apparatus not provided for in the preceding codes
- A61H2201/02—Characteristics of apparatus not provided for in the preceding codes heated or cooled
- A61H2201/0207—Characteristics of apparatus not provided for in the preceding codes heated or cooled heated
Landscapes
- Health & Medical Sciences (AREA)
- Public Health (AREA)
- Life Sciences & Earth Sciences (AREA)
- Epidemiology (AREA)
- General Health & Medical Sciences (AREA)
- Rehabilitation Therapy (AREA)
- Physical Education & Sports Medicine (AREA)
- Animal Behavior & Ethology (AREA)
- Pain & Pain Management (AREA)
- Veterinary Medicine (AREA)
- Molecular Biology (AREA)
- Engineering & Computer Science (AREA)
- Hydrology & Water Resources (AREA)
- Water Supply & Treatment (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 ITO 에천트에 의해 데이터 버스 라인이 손상되는 것을 방지하기 위한 박막 트랜지스터 어레이 기판의 제조방법에 관한 것으로, 본 발명의 박막 트랜지스터 어레이 기판의 제조방법은, 절연기판 상에 박막 트랜지스터를 형성하는 단계; 전체 상부에 보호막을 형성하고, 상기 보호막을 식각하여 상기 박막 트랜지스터의 소오스 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 보호막 상에 ITO 금속막을 형성하는 단계; 및 화소전극이 형성되도록, 상기 ITO 금속막을 패터닝하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조방법에 있어서, 상기 ITO 금속막을 패터닝하는 단계는, 15∼19wt%의 염산(HCl)과, 6∼8wt%의 초산(CH3COOH), 11∼16wt%의 황산알루미늄(Al2(SO4)3) 및 57∼68wt%의 물(H 2O)로 이루어진 에천트를 이용한 습식 식각 공정을 포함하는 것을 특징으로 한다. The present invention relates to a method of manufacturing a thin film transistor array substrate for preventing data bus lines from being damaged by an ITO etchant. The method of manufacturing a thin film transistor array substrate of the present invention includes forming a thin film transistor on an insulating substrate. step; Forming a contact layer over the entire surface, and forming a contact hole to expose the source electrode of the thin film transistor by etching the passivation layer; Forming an ITO metal film on the protective film; And patterning the ITO metal film to form a pixel electrode, wherein the patterning of the ITO metal film comprises 15 to 19 wt% hydrochloric acid (HCl) and 6 to 8 wt%. % Acetic acid (CH 3 COOH), 11-16 wt% aluminum sulfate (Al 2 (SO 4 ) 3 ) And it is characterized in that it comprises a wet etching process using an etchant consisting of 57 to 68wt% water (H 2 O).
Description
도 1은 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a method for manufacturing a thin film transistor array substrate according to the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
1 : 유리기판 2 : 게이트 전극1
3 : 게이트 절연막 4 : 반도체층3: gate insulating film 4: semiconductor layer
5 : 오믹층 6 : 에치스톱퍼5: ohmic layer 6: etch stopper
7 : 소오스 전극 8 : 드레인 전극7
9 : 보호막 10 : 화소전극9: protective film 10: pixel electrode
20 : 박막 트랜지스터20: thin film transistor
본 발명은 박막 트랜지스터 액정표시소자의 제조방법에 관한 것으로, 특히, ITO 에천트에 의해 데이터 버스 라인이 손상되는 것을 방지하기 위한 박막 트랜지스터 어레이 기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor liquid crystal display device, and more particularly, to a method for manufacturing a thin film transistor array substrate for preventing data bus lines from being damaged by ITO etchant.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자 (Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 각 화소의 구동을 독립적으로 제어하기 위한 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에, CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.Liquid crystal displays (hereinafter, LCDs) used in display devices such as televisions and graphic displays have been developed in place of the CRT (Cathod-ray tube). In particular, a TFT LCD equipped with a thin film transistor (TFT) as a switching element for independently controlling the driving of each pixel is comparable to a CRT because of its advantages of high-speed response characteristics and its suitability for high pixel numbers. It is greatly contributing to the realization of high quality screen, large size, and color.
이와 같은, TFT LCD는 TFT 및 화소전극이 구비된 TFT 어레이(Array) 기판과, 컬러필터 및 상대전극이 구비된 컬러필터 기판, 및 상기 TFT 어레이 기판과 컬러필터 기판 사이에 개재되는 액정층을 포함하여 구성된다. Such a TFT LCD includes a TFT array substrate provided with a TFT and a pixel electrode, a color filter substrate provided with a color filter and a counter electrode, and a liquid crystal layer interposed between the TFT array substrate and the color filter substrate. It is configured by.
상기 TFT LCD에서 고화질의 표시 화면을 얻기 위해서는 개구율의 향상이 우선적이다. 여기서, 개구율은 화소전극의 면적에 대한 실제 빛 투과 비율이다. 따라서, 종래에는 개구율을 향상시키기 위한 방법으로서, ITO(Indium Tin Oxide) 금속막으로된 화소전극을 화소영역 전체에 걸쳐 배치시키는 탑 ITO 구조가 제안되었다. In order to obtain a high quality display screen in the TFT LCD, improvement of the aperture ratio is a priority. Here, the aperture ratio is the actual light transmission ratio with respect to the area of the pixel electrode. Therefore, conventionally, as a method for improving the aperture ratio, a top ITO structure in which a pixel electrode made of an indium tin oxide (ITO) metal film is disposed over the entire pixel region has been proposed.
이러한 탑 ITO 구조는 화소전극이 TFT 어레이 기판의 최상부에 배치되도록 한 구조로서, 그 제조방법을 살펴보면, 우선, 절연기판, 예를들어, 유리기판 상에 공지된 공정으로 TFT를 형성하고, 이어서, 전체 상부에 표면 평탄화를 갖는 보호막, 예를들어, 유기절연막을 형성한다. 그 다음, 상기 보호막 상에 식각 마스크로 이용하기 위한 감광막 패턴을 형성하고, 이러한 감광막 패턴을 이용한 식각 공정으로 상기 보호막에 TFT의 소오스 전극을 노출시키는 콘택홀을 형성한다. 그리고나서, 콘택홀 내부 및 보호막 상에 ITO 금속막을 증착하고, 소정의 에천트(Etchant) 로 상기 ITO 금속막을 패터닝하여 소오스 전극과 콘택하는 화소전극을 형성한다. The top ITO structure is a structure in which a pixel electrode is disposed on the top of a TFT array substrate. Looking at the manufacturing method, first, a TFT is formed on an insulating substrate, for example, a glass substrate by a known process, and then, A protective film having surface planarization, for example, an organic insulating film, is formed over the whole. Next, a photoresist pattern for use as an etch mask is formed on the passivation layer, and a contact hole for exposing a source electrode of the TFT is formed in the passivation layer by an etching process using the photoresist pattern. Then, an ITO metal film is deposited inside the contact hole and on the passivation layer, and the ITO metal film is patterned with a predetermined etchant to form a pixel electrode contacting the source electrode.
그러나, 상기와 같은 탑 ITO 구조의 TFT 어레이 기판을 제조함에 있어서는, ITO 금속막의 패터닝시에 ITO 에천트에 의해 데이터 버스 라인이 손상되는 문제점이 있다. 즉, 종래 기술에 따라 TFT 어레이 기판을 제조할 경우에는 보호막의 형성시에 발생된 파티클과 감광막 패턴의 형성시에 유발된 결함에 의해 상기 보호막 내에 핀홀이 발생하게 되는데, ITO 금속막의 패터닝시에는 상기 핀 홀을 통해 ITO 금속막의 패터닝시에 사용되는 에천트가 데이터 버스 라인으로 침투하게 되고, 이때, 데이터 버스 라인의 재질인 알루미늄막이 ITO 에천트의 조성인 질산에 의해 산화되고, 아울러, 산화된 알루미늄막이 ITO 에천트의 다른 조성인 염산에 의해 부식됨으로써, 결과적으로, 데이터 버스 라인의 단선이 발생하게 된다. However, in manufacturing the TFT array substrate having the top ITO structure as described above, there is a problem that the data bus line is damaged by the ITO etchant during the patterning of the ITO metal film. That is, when the TFT array substrate is manufactured according to the prior art, pinholes are generated in the protective film due to the particles generated during the formation of the protective film and defects caused during the formation of the photosensitive film pattern. The etchant used for patterning the ITO metal film penetrates into the data bus line through the pin hole. At this time, the aluminum film, which is a material of the data bus line, is oxidized by nitric acid, which is the composition of the ITO etchant, and is oxidized aluminum. As the film is corroded by hydrochloric acid, which is a different composition of the ITO etchant, as a result, disconnection of the data bus line occurs.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, ITO 금속막의 패터닝시에 데이터 버스 라인의 단선이 발생되는 것을 방지할 수 있는 TFT 어레이 기판의 제조방법을 제공하는데, 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a TFT array substrate which can prevent the disconnection of a data bus line during patterning of an ITO metal film. .
상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판의 제조방법은 절연기판 상에 적어도 알루미늄을 포함하는 금속으로 형성되는 데이터 라인과 소오스 및 드레인 전극을 갖는 박막 트랜지스터를 형성하는 단계; 전체 상부에 보호막을 형성하고, 상기 보호막을 식각하여 상기 박막 트랜지스터의 소오스 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 보호막 상에 ITO 금속막을 상기 콘택홀을 통해 상기 소오스 전극과 접촉되게 형성하는 단계; 및 상기 ITO 금속막을 패터닝하여 화소전극이 형성하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조방법에 있어서, 상기 ITO 금속막을 패터닝하는 단계는, 15∼19wt%의 염산(HCl)과, 6∼8wt%의 초산(CH3COOH), 11∼16wt%의 황산알루미늄(Al2(SO4)3))및 57∼68wt%의 물(H2O)로 이루어진 에천트로 습식 식각하여 패터닝한다. A method of manufacturing a TFT array substrate of the present invention for achieving the above object comprises the steps of forming a thin film transistor having a data line and a source and a drain electrode formed of a metal containing at least aluminum on an insulating substrate; Forming a contact layer over the entire surface, and forming a contact hole to expose the source electrode of the thin film transistor by etching the passivation layer; Forming an ITO metal film on the passivation layer to be in contact with the source electrode through the contact hole; And patterning the ITO metal film to form a pixel electrode, wherein the patterning of the ITO metal film comprises 15 to 19 wt% hydrochloric acid (HCl) and 6 to 8 wt%. It is patterned by wet etching with an etchant consisting of acetic acid (CH 3 COOH), 11-16 wt% aluminum sulfate (Al 2 (SO 4 ) 3 )) and 57-68 wt% water (H 2 O).
본 발명에 따르면, ITO 에천트의 조성인 질산 대신에 초산 및 황산알루미늄을 첨가함으로써, ITO 금속막의 식각시에 데이터 버스 라인의 재질인 알루미늄막이 손상되는 것을 방지할 수 있다. According to the present invention, by adding acetic acid and aluminum sulfate instead of nitric acid, which is a composition of the ITO etchant, it is possible to prevent the aluminum film, which is a material of the data bus line, from being damaged during the etching of the ITO metal film.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 탑 ITO 구조를 갖는 TFT LCD의 하부기판을 도시한 도면으로 이를 참조하여, 본 발명의 그 제조방법을 설명하도록 한다. FIG. 1 is a view illustrating a lower substrate of a TFT LCD having a top ITO structure, with reference to this, to explain the manufacturing method of the present invention.
우선, 절연기판, 예를들어, 유리기판(1) 상에 게이트 전극(2)을 포함하는 게이트 버스 라인을 형성하고, 전체 상부에 게이트 절연막(3)을 형성한다. 그런다음, 게이트 전극(2) 상부의 게이트 절연막(3) 부분 상에 반도체층(4), 오믹층(5) 및 에치스톱퍼(6)를 공지의 방법으로 형성하고, 이어서, 에치스톱퍼(6) 및 오믹층(5) 상에 배치됨과 동시에 전기적으로 분리되는 소오스 전극(7) 및 드레인 전극(8)을 포함하는 데이터 버스 라인을 형성하여 TFT(20)를 구성한다. 다음으로, TFT를 보호하기 위하여, 전체 상부에 충분한 두께로 유기절연막으로된 보호막(9)을 형성하고, 이어서, 상기 보호막(9)을 선택적으로 식각하여, 소오스 전극(7)을 노출시키는 콘택홀을 형성한다. 그 다음, 콘택홀이 매립되도록, 상기 보호막(9) 상에 ITO 금속막을 증착하고, 상기 ITO 금속막을 패터닝하여 화소전극(10)을 형성한다. First, a gate bus line including the
상기에서, ITO 금속막에 대한 패터닝 공정은 15∼19wt%의 염산(HCl)과, 6∼8wt%의 초산(CH3COOH), 11∼16wt%의 황산알루미늄(Al2(SO4)3) 및 57∼68wt%의 물(H2O)로 이루어진 에천트를 이용한 습식 식각 공정으로 수행되며, 이러한 조성으로된 에천트를 이용한 ITO 금속막의 패터닝 공정에 대하여 살펴보면 다음과 같다. In the above, the patterning process for the ITO metal film is 15 to 19 wt% hydrochloric acid (HCl), 6 to 8 wt% acetic acid (CH 3 COOH), 11 to 16 wt% aluminum sulfate (Al 2 (SO 4 ) 3 ) And a wet etching process using an etchant consisting of 57 to 68 wt% of water (H 2 O), and a patterning process of an ITO metal film using an etchant having such a composition will be described below.
먼저, 종래의 ITO 에천트는 염산(HCl), 질산(NHO3) 및 물(H2O)을 포함하여 구성되며, 상기 염산과 질산은 ITO 금속막의 주 성분인 인듐(In)과 주석(Sn)을 수용액 상에서 각각 산화시켜 제거시킨다. 그러나, 전술한 바와 같이, 염산 및 질산을 포함한 종래의 에천트를 이용하여 ITO 금속막에 대한 식각 공정을 수행할 경우에는 ITO 금속막의 패터닝은 용이하게 수행되지만, 이 과정에서 데이터 버스 라인의 손상이 발생하게 된다. First, the conventional ITO etchant includes hydrochloric acid (HCl), nitric acid (NHO 3 ), and water (H 2 O). The hydrochloric acid and nitric acid are formed of indium (In) and tin (Sn), which are main components of the ITO metal film. Each is oxidized and removed in an aqueous solution. However, as described above, when etching the ITO metal film using a conventional etchant including hydrochloric acid and nitric acid, the patterning of the ITO metal film is easily performed, but the damage of the data bus line is prevented in this process. Will occur.
이에 반해, 본 발명의 실시예에서는 ITO 금속막을 식각하기 위한 에천트를 마련함에 있어서, 데이터 버스 라인의 재질인 알루미늄을 산화시키는 질산은 제외시키고, 그 대신에 초산(CH3COOH) 및 황산알루미늄(Al2(SO4)3)을 소정의 비율로 첨가한다. 이 경우, 초산은 염산의 버퍼 역할을 하기 때문에 시간에 따른 염산의 함량 변화를 억제시켜 에천트 내에서 염산의 함량이 일정하게 유지되도록 하고, 아울러, 단일 산에서 나타날 수 있는 비균일도를 억제시키며, 특히, ITO 금속막과 알루미늄막 사이의 선택비를 증가시키는 기능을 함으로써, 염산에 의해 알루미늄막이 손상되는 것이 방지된다. 또한, 황산알루미늄은 에천트 내의 Al3+ 이온을 포화시켜, Al 이 해리되는 반응을 억제시키는 기능을 하기 때문에, 마찬가지로, 염산에 의해 알루미늄막이 손상되는 것이 방지된다.In contrast, in the embodiment of the present invention, in preparing an etchant for etching an ITO metal film, nitric acid, which oxidizes aluminum, which is a material of a data bus line, is excluded, but instead acetic acid (CH 3 COOH) and aluminum sulfate (Al). 2 (SO 4 ) 3 ) is added at a predetermined rate. In this case, acetic acid acts as a buffer of hydrochloric acid, thereby suppressing the change in the amount of hydrochloric acid over time, thereby maintaining a constant hydrochloric acid content in the etchant, and also suppressing nonuniformity that may occur in a single acid. The function of increasing the selectivity between the ITO metal film and the aluminum film prevents the aluminum film from being damaged by hydrochloric acid. In addition, since aluminum sulfate functions to saturate Al 3+ ions in the etchant and suppress the reaction in which Al dissociates, similarly, the aluminum film is prevented from being damaged by hydrochloric acid.
따라서, 상기한 바와 같이, 질산 대신에 초산 및 황산알루미늄을 소정 비율로 첨가시킬 경우에는, 상기 초산 및 황산알루미늄에 의해 ITO 금속막의 식각 안정화는 물론, 이 과정에서 데이터 버스 라인의 재질인 알루미늄 금속막의 손상이 발생되는 것을 방지할 수 있게 된다. Therefore, as described above, when nitric acid and aluminum sulfate are added in a predetermined ratio instead of nitric acid, the etching of the ITO metal film is performed by the acetic acid and aluminum sulfate as well as the aluminum metal film, which is a material of the data bus line, in this process. Damage can be prevented from occurring.
이상에서와 같이, 본 발명은 ITO 금속막을 패터닝하기 위한 에천트로서, 염산 및 질산으로 포함하는 종래의 에천트와는 달리, 질산 대신에 염산의 버퍼 역할을 하는 초산을 첨가하고, 아울러, 에천트 내의 Al3+ 이온을 포화시킬 수 있는 황산알루미늄을 첨가시킴으로써, ITO 금속막의 패터닝시에 데이터 버스 라인의 재질인 알루미늄막이 손상되는 것을 방지할 수 있다. As described above, the present invention, unlike the conventional etchant containing hydrochloric acid and nitric acid as an etchant for patterning the ITO metal film, in addition to nitric acid, acetic acid serving as a buffer of hydrochloric acid is added, and the etchant By adding aluminum sulfate capable of saturating the Al 3+ ions therein, it is possible to prevent the aluminum film, which is a material of the data bus line, from being damaged during the patterning of the ITO metal film.
따라서, ITO 패터닝 공정에 대한 안정화를 도모할 수 있으며, 특히, 데이터 라인의 손상을 방지함으로써, TFT로 전달되는 신호의 차단이 방지되기 때문에, TFT LCD의 화면품위의 저하가 방지된다. Therefore, stabilization of the ITO patterning process can be achieved, and in particular, by preventing the damage to the data line, the blocking of the signal transmitted to the TFT is prevented, so that the deterioration of the screen quality of the TFT LCD is prevented.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023738A KR100590916B1 (en) | 1999-06-23 | 1999-06-23 | Method of manufacturing TFT array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023738A KR100590916B1 (en) | 1999-06-23 | 1999-06-23 | Method of manufacturing TFT array substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003441A KR20010003441A (en) | 2001-01-15 |
| KR100590916B1 true KR100590916B1 (en) | 2006-06-19 |
Family
ID=19594585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990023738A KR100590916B1 (en) | 1999-06-23 | 1999-06-23 | Method of manufacturing TFT array substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100590916B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101438039B1 (en) * | 2012-05-24 | 2014-11-03 | 엘지디스플레이 주식회사 | Oxide thin film transistor, method for fabricating tft, display device having tft and method for fabricating the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03246524A (en) * | 1990-02-26 | 1991-11-01 | Canon Inc | Liquid crystal display element |
| JPH05224220A (en) * | 1992-02-07 | 1993-09-03 | Canon Inc | Formation of pattern of substrate for liquid crystal display element |
| JPH0660744A (en) * | 1992-03-13 | 1994-03-04 | Philips Gloeilampenfab:Nv | Manufacture of conductive pattern of tin-added indium oxide (ito) on substrate |
| KR970030909A (en) * | 1995-11-30 | 1997-06-26 | 이진주 | Manufacturing method of ITO sintered body |
-
1999
- 1999-06-23 KR KR1019990023738A patent/KR100590916B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03246524A (en) * | 1990-02-26 | 1991-11-01 | Canon Inc | Liquid crystal display element |
| JPH05224220A (en) * | 1992-02-07 | 1993-09-03 | Canon Inc | Formation of pattern of substrate for liquid crystal display element |
| JPH0660744A (en) * | 1992-03-13 | 1994-03-04 | Philips Gloeilampenfab:Nv | Manufacture of conductive pattern of tin-added indium oxide (ito) on substrate |
| KR970030909A (en) * | 1995-11-30 | 1997-06-26 | 이진주 | Manufacturing method of ITO sintered body |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003441A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0694804B1 (en) | Liquid crystal display apparatus, semiconductor devices, and manufacturing methods therefor | |
| US20070042537A1 (en) | Method of manufacturing a thin film transistor matrix substrate | |
| US6392720B1 (en) | Substrate structure of a liquid crystal display and a manufacturing method thereof | |
| US20050242352A1 (en) | Fabrication method of polycrystalline silicon liquid crystal display device | |
| KR100621534B1 (en) | liquid crystal display device | |
| KR100590916B1 (en) | Method of manufacturing TFT array substrate | |
| KR100336881B1 (en) | Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device | |
| KR20020005152A (en) | Method of patterning Transpatent Conductive Film | |
| KR100891042B1 (en) | Method for fabricating fringe field switching mode liquid crystal display | |
| KR20020002516A (en) | Method for forming gate electrode in liquid crystal display device | |
| KR100336899B1 (en) | Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device | |
| KR100590917B1 (en) | Method of manufacturing LCD | |
| KR100590918B1 (en) | Method of manufacturing LCD | |
| KR100577788B1 (en) | Method for fabricating TFT array substrate of TFT-LCD | |
| KR100569729B1 (en) | Thin film transistor liquid crystal display device substrate using molybdenum tungsten alloy as the source and drain metal and method for manufacturing same | |
| KR100599958B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
| KR100375734B1 (en) | Method of manufacturing TFT array substrate | |
| KR100577777B1 (en) | Method for forming transfer of TFT LCD | |
| KR20000003756A (en) | Thin film transistor and method thereof | |
| KR100569265B1 (en) | Method for manufacturing tft-lcd | |
| JPH04366923A (en) | Production of thin-film transistor array | |
| KR20000026959A (en) | Method for manufacturing pixel electrode of lcd | |
| KR100663293B1 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| KR100488924B1 (en) | Manufacturing method of liquid crystal display device | |
| KR20010004020A (en) | Method of manufacturing TFT array substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170523 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 14 |
|
| EXPY | Expiration of term |