KR100590397B1 - method of forming passivation layer in semiconductor device - Google Patents

method of forming passivation layer in semiconductor device Download PDF

Info

Publication number
KR100590397B1
KR100590397B1 KR1020040057184A KR20040057184A KR100590397B1 KR 100590397 B1 KR100590397 B1 KR 100590397B1 KR 1020040057184 A KR1020040057184 A KR 1020040057184A KR 20040057184 A KR20040057184 A KR 20040057184A KR 100590397 B1 KR100590397 B1 KR 100590397B1
Authority
KR
South Korea
Prior art keywords
insulating film
gas
vapor deposition
chemical vapor
plasma
Prior art date
Application number
KR1020040057184A
Other languages
Korean (ko)
Other versions
KR20060007802A (en
Inventor
장영근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057184A priority Critical patent/KR100590397B1/en
Publication of KR20060007802A publication Critical patent/KR20060007802A/en
Application granted granted Critical
Publication of KR100590397B1 publication Critical patent/KR100590397B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 패시베이션층 형성 방법에 관한 것으로, 점차 좁아지는 금속 배선들 사이에 보이드 없는 우수한 막을 형성하기 위해 고밀도 플라즈마 화학기상증착(HDPCVD) 방식을 적용할 때, 플라즈마 증가형 화학기상증착(PECVD) 방식으로 금속 배선들을 포함한 전체 구조 상부의 표면을 따라 제 1 절연막을 형성하고, 반응 가스로 SiH4 가스 및 O2 가스를 사용하여 고밀도 플라즈마 화학기상증착(HDPCVD) 방식으로 금속 배선들 사이가 충분히 매립되도록 높은 바이어스 파워로 제 2 절연막을 제 1 절연막 상에 형성하고, 플라즈마 증가형 화학기상증착(PECVD) 방식으로 제 2 절연막 상에 제 3 절연막을 형성하므로, 금속 배선들 사이를 보이드 없이 제 2 절연막으로 갭-필할 수 있고, 제 2 절연막 형성시 발생되는 플라즈마의 데미지로부터 금속 배선들을 제 1 절연막이 보호하는 역할을 하여 플라즈마가 금속 배선들로 전하를 유입시켜 발생되는 접합 누설 전류를 방지할 수 있다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a passivation layer of a semiconductor device. When applying a high density plasma chemical vapor deposition (HDPCVD) method to form an excellent film without voids between increasingly narrow metal wires, plasma enhanced chemical vapor deposition ( PECVD) to form a first insulating film along the upper surface of the entire structure including the metal wirings, and between the metal wirings by high density plasma chemical vapor deposition (HDPCVD) using SiH 4 gas and O 2 gas as the reaction gas. The second insulating film is formed on the first insulating film with a high bias power so as to be sufficiently buried, and the third insulating film is formed on the second insulating film by a plasma enhanced chemical vapor deposition (PECVD) method, thereby eliminating voids between the metal lines. The second insulating film can be gap-filled, and the metal wirings can be removed from the damage of plasma generated when the second insulating film is formed. 1 The insulating film serves to protect the junction leakage current generated by the plasma flows charge into the metal wires.

패시베이션층, 금속배선, PECVD, HDPCVD, 플라즈마 데미지, 갭-필, 누설전류Passivation layer, metallization, PECVD, HDPCVD, plasma damage, gap-fill, leakage current

Description

반도체 소자의 패시베이션층 형성 방법{method of forming passivation layer in semiconductor device} Method of forming passivation layer of semiconductor device             

도 1a 내지 1c는 본 발명의 실시예에 따른 반도체 소자의 패시베이션층 형성 방법을 설명하기 위한 소자의 단면도이다.
1A to 1C are cross-sectional views of devices for describing a passivation layer forming method of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11: 기판 12: 금속 배선11: substrate 12: metal wiring

13: 제 1 절연막 14: 제 2 절연막13: first insulating film 14: second insulating film

15: 제 3 절연막 345: 패시베이션층
15: third insulating film 345: passivation layer

본 발명은 반도체 소자의 패시베이션층 형성 방법에 관한 것으로, 점차 좁아지는 금속 배선들 사이에 보이드 없는 우수한 막을 형성하기 위해 고밀도 플라즈마 화학기상증착(HDP-CVD) 방식을 적용할 때, 플라즈마가 금속 배선들로 전하를 유입 시켜 발생되는 접합 누설 전류를 방지할 수 있는 반도체 소자의 패시베이션층 형성 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a passivation layer of a semiconductor device, wherein when a high density plasma chemical vapor deposition (HDP-CVD) method is applied to form an excellent film without voids between gradually narrowing metal wires, the plasma is formed on the metal wires. The present invention relates to a method for forming a passivation layer of a semiconductor device capable of preventing junction leakage current generated by introducing charge into the furnace.

일반적으로, 나노급 플래시 소자, 디램(DRAM) 소자 및 기타 반도체 소자에 적용되는 패시베이션층(passivation layer)은 산화물(oxide)과 질화물(nitride)을 사용하여 금속 배선 사이의 공간을 충분히 매립해서 보이드(void) 발생을 억제하여 후속 공정에서의 문제점을 없애고자 하는 것이 주요한 목적이다. 패시베이션층이 갖추어야할 조건으로는 다음과 같은 기능이 있어야 한다.In general, a passivation layer applied to nanoscale flash devices, DRAM devices, and other semiconductor devices uses oxides and nitrides to sufficiently fill the space between metal wirings and voids. void) is the main purpose of suppressing the occurrence to eliminate problems in subsequent processes. The passivation layer must have the following features:

첫째, 하부 회로(underlying circuit)의 보호를 위한 화학적(chemical), 기계적(mechanical) 장벽(barrier)의 기능을 가지고 있어야 한다.First, it must have the function of a chemical and mechanical barrier for the protection of the underlying circuit.

둘째, 수분에 대한 장벽(moisture barrier) 특성이 우수해야 하며, 스트레스 통제(controlled stress), 우수한 밀봉성(good hermeticity), 최소한의 캐패시턴스(minimal capacitance) 및 우수한 갭 필(good gap fill) 능력을 가져야 한다.Second, the moisture barrier properties must be excellent, with controlled stress, good hermeticity, minimal capacitance and good gap fill capability. do.

그런데, 반도체 소자가 고집적화 되어감에 따라 금속 배선간 공간(space)도 좁아져 애스팩트 비(aspect ratio)가 커지면서 금속 배선들을 보이드(void) 없이 완벽하게 매립(gap fill)하기가 어려워지고 있다. 다음 단계에서 발생되는 잔류물(residue)은 보이드 안에 모이게 되고, 이것은 공정의 결함(defect) 요인이 되어 소자의 고장(fail)을 유발하게 된다. 즉, 이후의 단계에서 열이 가해지면 보이드 안에 있는 잔류물이 밖으로 터질 가능성이 있다.However, as semiconductor devices become highly integrated, spaces between metal wires become narrower, so that aspect ratios become larger, making it difficult to completely fill metal wires without voids. Residues generated in the next step will collect in the voids, which will cause defects in the process and cause device failure. In other words, if heat is applied in a later step, the residue in the void may burst out.

금속 배선 사이의 공간을 충분히 매립해서 보이드 발생을 억제하기 위하여, Ar 가스, SiH4 가스 및 O2 가스를 사용한 고밀도 플라즈마 화학기상증착(HDPCVD) 방식으로 산화물을 먼저 증착하고, 이후 플라즈마 증가형 화학기상증착(PECVD) 방식으로 질화물을 증착하여, 산화막과 질화막이 적층된 패시베이션층을 형성하고 있다. 고밀도 플라즈마 화학기상증착 방식으로 산화물을 증착할 때, 금속 배선간 갭-필(gap-fill)을 만족시키는 조건으로 진행하기 위하여, 높은 바이어스 파워(high bias power) 하에서, 플라즈마 형성 가스로 Ar 가스를 사용한다. 이러한 산화막 형성 과정에서 Ar에 의한 플라즈마가 금속 배선으로 전하를 유입시켜서 하부 게이트까지 영향을 미치게 된다. 유입된 전하는 게이트와 소오스 접합부 사이에서 누설 전류의 통로를 형성하게 된다. 이러한 누설 전류로 인하여 제품의 특성 평가를 위한 여러 가지 테스트 진행시 전류값 측정을 못하게 될 뿐만 아니라 소자의 전기적 특성 및 신뢰성 저하를 초래하게 된다.
In order to sufficiently fill the space between the metal wirings and suppress voids, oxides are first deposited by a high density plasma chemical vapor deposition (HDPCVD) method using Ar gas, SiH 4 gas, and O 2 gas, and then plasma enhanced chemical vapor phase. Nitride is deposited by vapor deposition (PECVD) to form a passivation layer in which an oxide film and a nitride film are laminated. When the oxide is deposited by the high density plasma chemical vapor deposition, Ar gas is introduced into the plasma forming gas under a high bias power in order to proceed to a condition that satisfies the gap-fill between metal interconnects. use. In the process of forming the oxide film, the plasma by Ar introduces charge into the metal wiring and affects the lower gate. The introduced charge forms a path of leakage current between the gate and the source junction. This leakage current prevents the measurement of the current value during various tests to evaluate the characteristics of the product, as well as the deterioration of the electrical characteristics and reliability of the device.

따라서, 본 발명은 금속 배선들 사이에 보이드 없는 우수한 막을 형성하면서 플라즈마로 인한 접합 누설 전류를 방지할 수 있는 반도체 소자의 패시베이션층 형성 방법을 제공함에 그 목적이 있다.
Accordingly, an object of the present invention is to provide a method for forming a passivation layer of a semiconductor device capable of preventing a junction leakage current due to plasma while forming an excellent void-free film between metal wirings.

이러한 목적을 달성하기 위한 본 발명의 측면에 따른 반도체 소자의 패시베 이션층 형성 방법은 금속 배선들이 형성된 기판이 제공되는 단계; 플라즈마 증가형 화학기상증착 방식으로 금속 배선들을 포함한 전체 구조 상에 제 1 절연막을 형성하는 단계; 고밀도 플라즈마 화학기상증착 방식으로 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계; 및 상기 제 2 절연막 상에 제 3 절연막을 형성한다.According to an aspect of the present invention, there is provided a method for forming a passivation layer of a semiconductor device, comprising: providing a substrate on which metal wires are formed; Forming a first insulating film on the entire structure including the metal wires in a plasma enhanced chemical vapor deposition method; Forming a second insulating film on the first insulating film by a high density plasma chemical vapor deposition method; And forming a third insulating film on the second insulating film.

상기에서, 상기 제 1 절연막은 반응 가스로 TEOS 가스, O2 가스 및 He 가스를 사용한 플라즈마 증가형 화학기상증착 방식으로 산화물을 500 Å 내지 1000 Å의 두께로 증착하여 형성한다.In the above, the first insulating film is formed by depositing an oxide to a thickness of 500 kPa to 1000 kPa by a plasma enhanced chemical vapor deposition method using TEOS gas, O 2 gas and He gas as a reaction gas.

상기 제 2 절연막은 상기 금속 배선의 높이보다 1.5배 내지 2.0배 두껍게 산화물을 증착하여 형성한다.The second insulating layer is formed by depositing an oxide 1.5 to 2.0 times thicker than the height of the metal line.

상기 제 2 절연막은 반응 가스로 SiH4 가스 및 O2 가스만을 사용한 플라즈마 화학기상증착 방식으로 형성한다.The second insulating film is formed by a plasma chemical vapor deposition method using only SiH 4 gas and O 2 gas as a reaction gas.

상기 제 2 절연막은 반응 가스인 SiH4 가스를 50 sccm 내지 60 sccm 공급하고, 반응 가스인 O2 가스를 상기 SiH4 가스의 1.6배 내지 2.0배가 유지되도록 공급하고, 소오스 파워를 3000 W 내지 4000 W의 범위로 인가하고, 바이어스 파워를 2500 W 내지 3500 W의 범위로 인가하는 고밀도 플라즈마 화학기상증착 방식으로 형성한다.The second insulating film supplies 50 sccm to 60 sccm of SiH 4 gas, which is a reaction gas, supplies O 2 gas, which is a reactant gas, so that 1.6-2.0 times of the SiH 4 gas is maintained, and source power is 3000 W to 4000 W. It is formed in a high-density plasma chemical vapor deposition method is applied in the range of and applying a bias power in the range of 2500W to 3500W.

상기 제 3 절연막은 플라즈마 증가형 화학기상증착 방식으로 질화물을 증착하여 형성한다.
The third insulating film is formed by depositing nitride by a plasma enhanced chemical vapor deposition method.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있으며, 도면 상에서 동일 부호는 동일 요소를 지칭한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information. On the other hand, the thickness or size of each layer in the drawings may be exaggerated for convenience and clarity, the same reference numerals refer to the same elements in the drawings.

도 1a 내지 1c는 본 발명의 실시예에 따른 반도체 소자의 패시베이션층 형성 방법을 설명하기 위한 소자의 단면도이다.1A to 1C are cross-sectional views of devices for describing a passivation layer forming method of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 다수의 금속 배선(12)이 형성된 기판(11)이 제공된다. 후속 공정시 플라즈마로 인한 데미지(damage)를 최소화하기 위하여, 플라즈마 증가형 화학기상증착 방식으로 금속 배선들(12)을 포함한 전체 구조 상에 제 1 절연막(13)을 형성한다.Referring to FIG. 1A, a substrate 11 on which a plurality of metal wires 12 are formed is provided. In order to minimize damage due to plasma in a subsequent process, the first insulating layer 13 is formed on the entire structure including the metal lines 12 in a plasma enhanced chemical vapor deposition method.

상기에서, 제 1 절연막(13)은 후속 공정시 발생되는 플라즈마의 데미지로부터 금속 배선들(12)을 보호하는 역할을 하면서 오버행(overhang)을 최소화하도록 반응 가스로 TEOS 가스, O2 가스 및 He 가스를 사용한 플라즈마 증가형 화학기상증착 방식으로 산화물을 500 Å 내지 1000 Å의 두께로 증착하여 형성한다. 이와 같이 플라즈마 증가형 화학기상증착 방식으로 제 1 절연막(13)을 형성함에 따라 고밀 도 플라즈마 화학기상증착 방식을 적용할 때 보다는 갭-필 능력은 저하되지만 플라즈마 데미지가 금속 배선들(12)에 직접적으로 영향을 미치지 않게 된다.In the above, the first insulating film 13 serves to protect the metal wires 12 from damage of the plasma generated in a subsequent process, while the TEOS gas, the O 2 gas, and the He gas as reaction gases to minimize overhang. It is formed by depositing an oxide to a thickness of 500 kPa to 1000 kPa by a plasma enhanced chemical vapor deposition method using. As the first insulating layer 13 is formed by the plasma enhanced chemical vapor deposition method, the gap-fill capability is lowered than when the high-density plasma chemical vapor deposition method is applied, but the plasma damage is directly applied to the metal lines 12. Will not affect.

도 1b를 참조하면, 금속 배선들(12) 사이에 보이드 없이 양호하게 갭-필하기 위하여 고밀도 플라즈마 화학기상증착 방식으로 제 1 절연막(13) 상에 제 2 절연막(14)을 형성한다.Referring to FIG. 1B, a second insulating film 14 is formed on the first insulating film 13 in a high density plasma chemical vapor deposition method in order to better gap-fill voids between the metal wires 12.

상기에서, 제 2 절연막(14)은 금속 배선들(12) 사이를 충분히 갭-필하기 위하여 금속 배선(12)의 높이보다 1.5배 내지 2.0배 두껍게 산화물을 증착하여 형성하고, 이때 증착 공정 조건은 반응 가스인 SiH4 가스를 50 sccm 내지 60 sccm 공급하고, 반응 가스인 O2 가스를 SiH4 가스의 1.6배 내지 2.0배가 유지되도록 공급하여 제 2 절연막(14)의 반사 지수(reflective index; RI)값이 1.460 ± 0.02를 벗어나지 않게 하고, 플라즈마 형성을 위한 소오스 파워(source power)를 3000 W 내지 4000 W의 범위로 인가하고, 반응 가스를 기판(11) 방향으로 끌어당겨 금속 배선들(12) 사이의 공간을 용이하게 갭-필하기 위한 바이어스 파워를 2500 W 내지 3500 W의 범위로 인가한다. 이와 같이 높은 바이어스 파워 하에서 제 2 절연막(14)을 형성함에 따라 우수한 갭-필 능력으로 금속 배선들(12) 사이를 매립시킬 수 있지만, 제 2 절연막(14) 형성시 발생되는 플라즈마가 금속 배선들(12)로 전하를 유입시킬 우려가 있는데, 플라즈마로 인한 전하 유입을 기 형성된 제 1 절연막(13)이 방지하는 역할을 하여 기존에 높은 바이어스 파워하에서 Ar 플라즈마 사용으로 문제가 되었던 접합 누설 전류를 방지할 수 있다. 즉, 제 2 절연막(14)은 반응 가스로 SiH4 가스와 O2 가스만을 사용하여 높은 바이어스 파워로 형성한다.In the above, the second insulating film 14 is formed by depositing an oxide 1.5 times to 2.0 times thicker than the height of the metal lines 12 in order to sufficiently gap-fill the metal lines 12, wherein the deposition process conditions are reaction gas, SiH 4 gas of 50 sccm to 60 sccm supply, and the reaction gas, O 2 gas the reflective index of the second insulating film 14 is supplied to maintain the ship 1.6 to 2.0 of SiH 4 gas (reflective index; RI) The value does not deviate from 1.460 ± 0.02, the source power for plasma formation is applied in the range of 3000 W to 4000 W, and the reaction gas is drawn toward the substrate 11 to between the metal wires 12. A bias power is applied in the range of 2500 W to 3500 W to easily gap-fill the space of. As the second insulating layer 14 is formed under such a high bias power, the gaps between the metal lines 12 can be buried with excellent gap-fill capability, but the plasma generated when the second insulating layer 14 is formed is the metal lines. There is a concern that the charge may flow into the (12), and the pre-formed first insulating film 13 prevents charge inflow due to the plasma, thereby preventing the junction leakage current, which has previously been a problem due to the use of Ar plasma under high bias power. can do. That is, the second insulating film 14 is formed with high bias power using only SiH 4 gas and O 2 gas as the reaction gas.

도 1c를 참조하면, 제 2 절연막(14) 상에 제 3 절연막(15)을 형성하고, 이로 인하여 제 1, 제 2 및 제 3 절연막(13, 14 및 15)이 적층된 패시베이션층(345)이 형성된다.Referring to FIG. 1C, a passivation layer 345 in which a third insulating film 15 is formed on the second insulating film 14, and the first, second, and third insulating films 13, 14, and 15 are stacked. Is formed.

상기에서, 제 3 절연막(15)은 플라즈마 증가형 화학기상증착(PECVD) 방식으로 질화물을 증착하여 형성한다.
In the above, the third insulating film 15 is formed by depositing nitride by plasma enhanced chemical vapor deposition (PECVD).

상술한 바와 같이, 본 발명은 점차 좁아지는 금속 배선들 사이에 보이드 없는 우수한 막을 형성하기 위해 고밀도 플라즈마 화학기상증착(HDP-CVD) 방식을 적용할 때, 먼저 플라즈마 데미지가 금속 배선에 직접적으로 영향을 미치지 않게 플라즈마 증가형 화학기상증착 방식으로 제 1 절연막을 형성하고, 이후 금속 배선들 사이에 보이드 없이 충분히 갭-필 할 수 있도록 높은 바이어스 파워하에서 고밀도 플라즈마 화학기상증착 방식으로 제 2 절연막을 형성하므로, 금속 배선들 사이를 양호하게 갭-필 하면서 플라즈마가 금속 배선들로 전하를 유입시켜 발생되는 접합 누설 전류를 방지할 수 있어, 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다. 또한, 갭-필을 위한 제 2 절연막 형성시 Ar 플라즈마를 사용하지 않으므로서 기존의 Ar 플라즈마 사용시 보다 갭-필 능력이 향상될 뿐만 아니라 Ar 플라즈마로 인한 데미지를 없앨 수 있다.As described above, when the high density plasma chemical vapor deposition (HDP-CVD) method is applied to form an excellent film without voids between gradually narrowing metal wires, firstly, plasma damage directly affects the metal wires. Since the first insulating film is formed by the plasma-enhanced chemical vapor deposition method, and the second insulating film is formed by the high-density plasma chemical vapor deposition method under high bias power so as to sufficiently gap-fill without voids between the metal wirings. It is possible to prevent the junction leakage current generated by the plasma flowing charge into the metal wires while well gap-filling the metal wires, thereby improving the electrical characteristics and reliability of the device. In addition, since the Ar plasma is not used to form the second insulating layer for the gap-fill, the gap-fill capability may be improved and the damage caused by the Ar plasma may be eliminated as compared with the conventional Ar plasma.

Claims (6)

금속 배선들이 형성된 기판이 제공되는 단계;Providing a substrate on which metal wires are formed; 플라즈마 증가형 화학기상증착 방식으로 금속 배선들을 포함한 전체 구조 상에 제 1 절연막을 형성하는 단계;Forming a first insulating film on the entire structure including the metal wires in a plasma enhanced chemical vapor deposition method; 고밀도 플라즈마 화학기상증착 방식으로 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계; 및Forming a second insulating film on the first insulating film by a high density plasma chemical vapor deposition method; And 상기 제 2 절연막 상에 제 3 절연막을 형성하는 단계를 포함하는 반도체 소자의 패시베이션층 형성 방법.Forming a third insulating film on the second insulating film. 제 1 항에 있어서,The method of claim 1, 상기 제 1 절연막은 반응 가스로 TEOS 가스, O2 가스 및 He 가스를 사용한 플라즈마 증가형 화학기상증착 방식으로 산화물을 500 Å 내지 1000 Å의 두께로 증착하여 형성하는 반도체 소자의 패시베이션층 형성 방법.The first insulating film is a passivation layer forming method for forming a semiconductor device by depositing oxide to a thickness of 500 kPa to 1000 kPa by a plasma enhanced chemical vapor deposition method using a TEOS gas, O 2 gas and He gas as a reaction gas. 제 1 항에 있어서,The method of claim 1, 상기 제 2 절연막은 상기 금속 배선의 높이보다 1.5배 내지 2.0배 두껍게 산 화물을 증착하여 형성하는 반도체 소자의 패시베이션층 형성 방법.And the second insulating film is formed by depositing an oxide 1.5 to 2.0 times thicker than the height of the metal wiring. 제 1 항에 있어서,The method of claim 1, 상기 제 2 절연막은 반응 가스로 SiH4 가스 및 O2 가스만을 사용한 플라즈마 화학기상증착 방식으로 형성하는 반도체 소자의 패시베이션층 형성 방법.And the second insulating film is formed by a plasma chemical vapor deposition method using only SiH 4 gas and O 2 gas as a reaction gas. 제 1 항에 있어서,The method of claim 1, 상기 제 2 절연막은 반응 가스인 SiH4 가스를 50 sccm 내지 60 sccm 공급하고, 반응 가스인 O2 가스를 상기 SiH4 가스의 1.6배 내지 2.0배가 유지되도록 공급하고, 소오스 파워를 3000 W 내지 4000 W의 범위로 인가하고, 바이어스 파워를 2500 W 내지 3500 W의 범위로 인가하는 고밀도 플라즈마 화학기상증착 방식으로 형성하는 반도체 소자의 패시베이션층 형성 방법.The second insulating film supplies 50 sccm to 60 sccm of SiH 4 gas, which is a reaction gas, supplies O 2 gas, which is a reactant gas, so that 1.6-2.0 times of the SiH 4 gas is maintained, and source power is 3000 W to 4000 W. And applying a bias power in a range of 2500 W to 3500 W. The passivation layer forming method of a semiconductor device formed by a high density plasma chemical vapor deposition method. 제 1 항에 있어서,The method of claim 1, 상기 제 3 절연막은 플라즈마 증가형 화학기상증착 방식으로 질화물을 증착하여 형성하는 반도체 소자의 패시베이션층 형성 방법.The third insulating film is a method of forming a passivation layer of a semiconductor device formed by depositing nitride in a plasma enhanced chemical vapor deposition method.
KR1020040057184A 2004-07-22 2004-07-22 method of forming passivation layer in semiconductor device KR100590397B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057184A KR100590397B1 (en) 2004-07-22 2004-07-22 method of forming passivation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057184A KR100590397B1 (en) 2004-07-22 2004-07-22 method of forming passivation layer in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060007802A KR20060007802A (en) 2006-01-26
KR100590397B1 true KR100590397B1 (en) 2006-06-19

Family

ID=37118986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057184A KR100590397B1 (en) 2004-07-22 2004-07-22 method of forming passivation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR100590397B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077325A (en) * 1996-05-22 1997-12-12 김주용 Method for forming interlayer insulating film of semiconductor device
KR19980054443A (en) * 1996-12-27 1998-09-25 김영환 Method of forming interlayer insulating film of semiconductor device
JPH1140669A (en) 1997-07-18 1999-02-12 Nec Corp Multilayered wiring structure and its manufacture
KR20000001961A (en) * 1998-06-16 2000-01-15 김영환 Manufacturing method for semiconductor element containing insulating layer by high density plasma chemical vapor deposit as protecting film
KR20000066714A (en) * 1999-04-20 2000-11-15 김영환 Manufacturing method for semiconductor device
KR20010063640A (en) * 1999-12-23 2001-07-09 박종섭 Method for forming interlayer dielectric of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077325A (en) * 1996-05-22 1997-12-12 김주용 Method for forming interlayer insulating film of semiconductor device
KR19980054443A (en) * 1996-12-27 1998-09-25 김영환 Method of forming interlayer insulating film of semiconductor device
JPH1140669A (en) 1997-07-18 1999-02-12 Nec Corp Multilayered wiring structure and its manufacture
KR20000001961A (en) * 1998-06-16 2000-01-15 김영환 Manufacturing method for semiconductor element containing insulating layer by high density plasma chemical vapor deposit as protecting film
KR20000066714A (en) * 1999-04-20 2000-11-15 김영환 Manufacturing method for semiconductor device
KR20010063640A (en) * 1999-12-23 2001-07-09 박종섭 Method for forming interlayer dielectric of semiconductor device

Also Published As

Publication number Publication date
KR20060007802A (en) 2006-01-26

Similar Documents

Publication Publication Date Title
KR101356695B1 (en) Method of fabricating semiconductor device
US7968436B1 (en) Low-K SiC copper diffusion barrier films
KR100288827B1 (en) Semiconductor device and manufacturing method
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
CN100375248C (en) Heterogeneous low K dielectric and forming method thereof
KR100694982B1 (en) method of forming passivation layer in semiconductor device
KR100590397B1 (en) method of forming passivation layer in semiconductor device
US20040152294A1 (en) Method for forming metal line of semiconductor device
JP2003297920A (en) Manufacturing method of semiconductor device
KR100698101B1 (en) Tungsten Plug Structure Of Semiconductor Device And Method for Forming The Same
US20110127075A1 (en) Interlayer insulating film, wiring structure, and methods of manufacturing the same
KR100521436B1 (en) Semiconductor device and manufacturing method thereof
JP2000307004A (en) Silicon nitride composite hdp/cvd process
US6806208B2 (en) Semiconductor device structured to prevent oxide damage during HDP CVD
KR100909176B1 (en) Metal wiring formation method of semiconductor device
KR20070048820A (en) Wiring structure in a semiconductor device and method of manufacturing the same
KR100808585B1 (en) Method of manufacturing semiconductor device
KR100257749B1 (en) Method for manufacturing protection film of semiconductor device
KR100367499B1 (en) Method for manufacturing semiconductor device
JP2002134610A (en) Method for manufacturing semiconductor device
KR20090132784A (en) Method for forming pmd layer in a semiconductor device
KR100717823B1 (en) Method for forming inter metal dielectric layer in semiconductor device
US20070293034A1 (en) Unlanded via process without plasma damage
US20070210406A1 (en) Semiconductor device and method of manufacturing the same
US20040262708A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee