KR100587969B1 - Flash analog digital converter - Google Patents

Flash analog digital converter Download PDF

Info

Publication number
KR100587969B1
KR100587969B1 KR1020040027057A KR20040027057A KR100587969B1 KR 100587969 B1 KR100587969 B1 KR 100587969B1 KR 1020040027057 A KR1020040027057 A KR 1020040027057A KR 20040027057 A KR20040027057 A KR 20040027057A KR 100587969 B1 KR100587969 B1 KR 100587969B1
Authority
KR
South Korea
Prior art keywords
output
comparator
digital converter
code
bubble
Prior art date
Application number
KR1020040027057A
Other languages
Korean (ko)
Other versions
KR20050101836A (en
Inventor
박정주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040027057A priority Critical patent/KR100587969B1/en
Publication of KR20050101836A publication Critical patent/KR20050101836A/en
Application granted granted Critical
Publication of KR100587969B1 publication Critical patent/KR100587969B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • H03M1/0621—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement with auxiliary conversion of a value corresponding to the physical parameter(s) to be compensated for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 플래쉬 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 플래쉬 전원전압의 이상, 비교기의 준안정, 및 잡음 등의 원인에 의해 발생되는 버블의 특성에 따라 제거하여 아날로그 디지털 컨버터의 성능을 개선시키는 기술을 개시한다.The present invention relates to a flash analog-to-digital converter, and more particularly, to improve the performance of the analog-to-digital converter by removing according to the characteristics of the bubble generated by the cause of the flash power supply voltage abnormality, metastable stability of the comparator, noise, etc. Discuss the technique.

이를 위한 본 발명은 기준전압을 분배하여 출력하는 기준전압 발생부와, 분배된 기준전압과 외부로부터 입력되는 아날로그 입력전압을 각각 비교 증폭하여 출력하는 비교부 및 비교부의 출력을 온도계 코드로 변환하고, 온도계 코드를 이진코드로 변환시켜 출력하되, 비교부의 출력에 발생한 버블을 제거하여 출력하는 엔코더를 포함하여 구성함을 특징으로 한다.The present invention for this purpose is to convert the output of the reference voltage generator for distributing and outputting the reference voltage, and the output of the comparison unit and the comparison unit to compare and amplify and output the divided reference voltage and the analog input voltage input from the outside into a thermometer code, It converts the thermometer code into a binary code and outputs, characterized in that it comprises an encoder for removing and outputting the bubble generated in the output of the comparator.

Description

플래쉬 아날로그 디지털 컨버터{Flash analog digital converter}Flash analog digital converter

도 1은 일반적인 플래쉬 아날로그 디지털 컨버터의 구성도.1 is a configuration diagram of a typical flash analog to digital converter.

도 2는 도 1의 엔코더의 출력 파형도.2 is an output waveform diagram of the encoder of FIG.

도 3a 및 도 3b는 도 1의 엔코더의 회로도.3A and 3B are circuit diagrams of the encoder of FIG.

도 4는 본 발명의 실시예에 따른 플래쉬 아날로그 디지털 컨버터의 구성도.4 is a block diagram of a flash analog to digital converter according to an embodiment of the present invention.

도 5는 도 4의 엔코더의 세부 구성도.5 is a detailed configuration diagram of the encoder of FIG. 4.

본 발명은 플래쉬 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 플래쉬 전원전압의 이상, 비교기의 준안정, 및 잡음 등의 원인에 의해 발생되는 버블의 특성에 따라 제거하여 아날로그 디지털 컨버터의 성능을 개선시키는 기술이다.The present invention relates to a flash analog-to-digital converter, and more particularly, to improve the performance of the analog-to-digital converter by removing according to the characteristics of the bubble generated by the cause of the flash power supply voltage abnormality, metastable stability of the comparator, noise, etc. Technology.

일반적으로, 아날로그 디지털 컨버터(analog-digital converter; 이하, ADC라 함)는 아날로그 입력신호를 디지털 코드로 변환하는 회로로서, 아날로그 시스템과 디지털 시스템 사이에 구비되어 인터페이싱(interfacing) 역할을 담당한다. In general, an analog-digital converter (hereinafter, referred to as an ADC) is a circuit for converting an analog input signal into a digital code and is provided between an analog system and a digital system to serve as an interfacing role.

도 1은 일반적인 플래쉬 아날로그 디지털 컨버터의 구성도이다.1 is a configuration diagram of a typical flash analog to digital converter.

플래쉬 아날로그 디지털 컨버터는 기준전압 발생부(10), 비교부(20), 및 엔코더(30)를 구비한다. The flash analog to digital converter includes a reference voltage generator 10, a comparator 20, and an encoder 30.

기준전압 발생부(10)는 기준전압 VREF과 접지전압 VSS 사이에 복수개의 저항 R1 내지 R2m을 직렬연결하여, 기준전압 VREF을 분배하여 출력한다. The reference voltage generator 10 connects a plurality of resistors R1 to R2 m in series between the reference voltage VREF and the ground voltage VSS, and divides and outputs the reference voltage VREF.

비교부(20)는 기준전압 발생부(10)로부터 출력되는 복수개의 기준전압 VREF과 아날로그 입력전압 VIN을 각각 비교 증폭하는 복수개의 차동증폭기 C1 내지 C2m-1를 구비한다. 비교부(20)는 아날로그 입력전압 VIN이 높아질수록 도 2와 같이, 노드 N1 내지 N2n-1로 로우레벨에서 하이레벨로 온도계 코드(thermometer code)를 출력한다.The comparator 20 includes a plurality of differential amplifiers C1 to C2 m-1 for comparatively amplifying the plurality of reference voltages VREF and the analog input voltage VIN output from the reference voltage generator 10, respectively. As the analog input voltage VIN increases, the comparator 20 outputs a thermometer code from the low level to the high level to the nodes N1 to N2n−1 as shown in FIG. 2.

엔코더(30)는 비교부(20)로부터 출력되는 온도계 코드를 1-of-n 코드로 출력하고, 1-of-n 코드를 이진코드(binary code)로 변환시켜 n 비트의 출력신호 OUT를 출력한다.The encoder 30 outputs the thermometer code output from the comparator 20 as a 1-of-n code, converts the 1-of-n code into a binary code, and outputs an n-bit output signal OUT. do.

예를 들어, 64 비트 플래쉬 아날로그 디지털 컨버터의 경우, 기준전압 발생부(10)는 64개의 저항을 구비하고 비교부(20)는 63개의 차동증폭기를 구비한다.For example, in the case of a 64-bit flash analog to digital converter, the reference voltage generator 10 includes 64 resistors and the comparator 20 includes 63 differential amplifiers.

도 3a 및 도 3b는 도 1의 엔코더(30)의 회로도이다.3A and 3B are circuit diagrams of the encoder 30 of FIG.

엔코더(30)는 복수개의 앤드게이트를 구비하여, 비교부(20)로부터 출력되는 온도계 코드를 1-of-n 코드로 변환한다.The encoder 30 includes a plurality of AND gates, and converts the thermometer code output from the comparator 20 into a 1-of-n code.

도 3a는 비교부(20)의 출력에 버블(bubble)이 없는 경우, 즉 정상적으로 동작하는 경우의 도면이고, 도 3b는 비교부(20)의 출력에 버블이 발생한 경우의 도면 이다.FIG. 3A illustrates a case in which there is no bubble at the output of the comparator 20, that is, a case in which normal operation is performed, and FIG. 3B illustrates a case in which a bubble occurs at the output of the comparator 20.

도 3a에 도시한 바와같이, 엔코더(30)는 비교부(20)로부터 출력되는 온도계 코드를 1-of-n 코드로 변환시켜 출력한다. 이렇게 변환된 1-of-n 코드는 6비트 이진 변환기(미도시)에서 6비트 이진(binary)로 재변환된다.As shown in FIG. 3A, the encoder 30 converts the thermometer code output from the comparator 20 into a 1-of-n code and outputs the converted code. The converted 1-of-n code is reconverted from a 6-bit binary converter (not shown) to 6-bit binary.

그런데, 종래의 플래쉬 아날로그 디지털 컨버터는 고속 동작 시 전력소모가 커서 비교부(20)에 잡음이나 준안정 문제등이 발생하여 도 3b와 같이, 비교부(20)의 출력에 버블이 발생하는 경우가 많다.However, in the conventional flash analog-to-digital converter, power consumption is high during high-speed operation, and noise or metastable problems occur in the comparator 20. As shown in FIG. 3B, bubbles are generated at the output of the comparator 20. many.

버블은 엔코더(30)의 출력이 "00001111"과 같은 형태로 출력되어야 정상인데, "00001011"와 같이 엔코더(30)의 출력값 중 "1"과 "1" 사이에 "0"이 나타나는 형태이다.The bubble is normal when the output of the encoder 30 is output in the form of "00001111", but "0" appears between "1" and "1" among the output values of the encoder 30, such as "00001011".

도 3a에서는 엔코더(30)가 비교부(20)로부터 출력되는 정상 온도계 코드가 "01111"를 정상 1-of-n 코드 "1000"로 변환한다. 그에 반하여, 도 3b에서는 비교부(20)의 출력에 버블이 발생하여 온도계 코드가 "01011" 값을 갖는다. 따라서, 엔코더(30)는 버블이 발생한 온도계 코드 "01011"를 이용하여 1-of-n 코드로 변환하므로 1-of-n 코드에도 버블이 발생하게 되어 "1010"으로 출력된다. In FIG. 3A, the normal thermometer code output from the comparator 20 converts “01111” into a normal 1-of-n code “1000” in FIG. 3A. In contrast, in FIG. 3B, bubbles are generated at the output of the comparator 20 so that the thermometer code has a value of "01011". Accordingly, the encoder 30 converts the 1-of-n code into a 1-of-n code using the thermometer code "01011" in which the bubble is generated and is output as "1010".

결국, 버블이 발생한 1-of-n 코드를 이용하여 이진 코드로 변환하는 이진 변환 시 오동작을 유발시켜 단조도 특성이 떨어지고 결국 플래쉬 아날로그 디지털 컨버터의 성능을 저하시키는 문제점이 있다.As a result, when a binary conversion is performed using a 1-of-n code in which a bubble is generated, a malfunction occurs in the binary conversion, resulting in a decrease in the monotonic property and deteriorating the performance of the flash analog to digital converter.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 비교부의 온도계 코 드에 발생되는 버블의 특성에 따라 버블을 용이하게 제거하는 엔코더를 제공하는데 있다.An object of the present invention for solving the above problems is to provide an encoder that easily removes bubbles in accordance with the characteristics of the bubbles generated in the thermometer code of the comparator.

또한, 본 발명의 다른 목적은 비교부의 온도계 코드에 발생되는 버블의 특성에 따라 버블을 용이하게 제거하여 플래쉬 아날로그 디지털 컨버터의 성능을 향상시키는데 있다.In addition, another object of the present invention is to improve the performance of the flash analog to digital converter by easily removing the bubbles in accordance with the characteristics of the bubbles generated in the thermometer code of the comparator.

상기 과제를 달성하기 위한 본 발명은 기준전압을 분배하여 출력하는 기준전압 발생부; 분배된 기준전압과 외부로부터 입력되는 아날로그 입력전압을 각각 비교 증폭하여 출력하는 비교부; 및 비교부의 출력을 온도계 코드로 변환하고, 온도계 코드를 이진코드로 변환시켜 출력하되, 비교부의 출력에 발생한 버블을 제거하여 출력하는 엔코더를 포함하고, 엔코더는 비교부의 출력코드의 "0"과 "1" 사이의 버블을 보정하는 제 1차 버블제거부; 및 제 1차 버블 제거부의 출력코드의 "1"과 "1"의 배열 중에 발생된 버블을 제거하는 제 2차 버블제거부를 포함하여 구성함을 특징으로 한다.The present invention for achieving the above object is a reference voltage generator for distributing and outputting a reference voltage; A comparison unit for comparing and amplifying each of the divided reference voltage and the analog input voltage input from the outside and outputting them; And an encoder for converting the output of the comparator to a thermometer code, and converting the thermometer code to a binary code and outputting the same, removing the bubbles generated at the output of the comparator, and outputting the encoder. A first bubble removing unit configured to correct bubbles between 1 "; And a secondary bubble removing unit for removing bubbles generated during the arrangement of "1" and "1" of the output code of the primary bubble removing unit.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 따른 플래쉬 아날로그 디지털 컨버터의 구성도이다.4 is a configuration diagram of a flash analog to digital converter according to an embodiment of the present invention.

플래쉬 아날로그 디지털 컨버터는 기준전압 발생부(100), 비교부(200), 및 엔코더(300)를 구비한다.The flash analog to digital converter includes a reference voltage generator 100, a comparator 200, and an encoder 300.

기준전압 발생부(100)는 기준전압 VREF과 접지전압 VSS 사이에 복수개의 저 항 R1 내지 R2m을 직렬연결하여, 기준전압 VREF을 분배하여 출력한다.The reference voltage generator 100 connects a plurality of resistors R1 to R2m in series between the reference voltage VREF and the ground voltage VSS, and divides and outputs the reference voltage VREF.

비교부(200)는 기준전압 발생부(100)로부터 출력되는 기준전압 VREF과 입력전압 VIN을 비교 증폭한다.The comparator 200 compares and amplifies the reference voltage VREF and the input voltage VIN output from the reference voltage generator 100.

엔코더(300)는 비교부(200)의 출력을 수신하여, 온도계 코드(thermometer code)를 이진코드(binary code)로 변환시켜 n 비트의 출력신호 OUT를 출력한다. 이때, 엔코더(300)는 비교기의 출력의 버블이 발생하면 버블을 제거한 후 이진코드로 변환시켜 출력한다.The encoder 300 receives an output of the comparator 200, converts a thermometer code into a binary code, and outputs an output signal OUT of n bits. At this time, the encoder 300, if a bubble of the output of the comparator occurs, removes the bubble and converts to a binary code and outputs.

도 5를 참조하여, 엔코더(300)를 더욱 상세히 설명하기로 한다.5, the encoder 300 will be described in more detail.

엔코더(300)는 제 1차 버블 제거부(301) 및 제 2차 버블 제거부(302)로 구성된다.The encoder 300 includes a first bubble removing unit 301 and a second bubble removing unit 302.

제 1차 버블 제거부(301)는 "0"과 "1" 사이의 버블을 제거한다. 이를 위해, 제 1차 버블 제거부(301)는 복수개의 앤드게이트 및 오아게이트로 구성되어, 비교부(200)의 복수개의 출력을 논리연산하여 출력한다.The primary bubble removing unit 301 removes bubbles between "0" and "1". To this end, the first bubble removing unit 301 is composed of a plurality of end gates and ora gates, and logically outputs a plurality of outputs of the comparator 200.

제 2차 버블제거부(302)는 온도계 코드의 "1"의 연속된 배열 중에 발생된 버블을 제거한다. 이를 위해, 제 2 차 버블제거부(301)는 복수개의 앤드게이트로 구성되어 제 1차 버블 제거부(301)의 복수개의 출력을 논리연산하여 출력한다.The secondary bubble removing unit 302 removes bubbles generated during the continuous arrangement of " 1 " of the thermometer code. To this end, the secondary bubble removing unit 301 is composed of a plurality of AND gates and logically outputs the plurality of outputs of the primary bubble removing unit 301.

이하, 본 발명의 실시예에 따른 엔코더의 동작 및 작용을 설명하기로 한다.Hereinafter, the operation and operation of the encoder according to an embodiment of the present invention will be described.

예를 들어, 버블이 발생한 비교부(200)의 출력신호 R<7:0>가 "00010111"인 경우, 정상적인 출력은 "00000111", "00001111", "00011111" 중의 하나가 된다. For example, when the output signal R <7: 0> of the comparator 200 in which the bubble is generated is "00010111", the normal output is one of "00000111", "00001111", and "00011111".

제 1차 버블제거부(301)는 출력신호 R<7:0> "00010111"를 상기 3가지 경우 중 중간값인 "00001111"로 보정한다. 오류를 보정 시에 너무 급격히 AD 변환값이 증가하거나 감소하면 단조도가 감소하므로 이를 방지하기 위해 정상으로 예측되는 값 중 중간값으로 보정한다. The primary bubble removing unit 301 corrects the output signal R <7: 0> "00010111" to "00001111" which is an intermediate value among the three cases. When the error is corrected, if the AD conversion value increases or decreases too rapidly, the monotony decreases. To prevent this, the correction is made to the middle value among the normal expected values.

도 5에서는 하나의 버블을 제거하는 경우를 예로 들고 있으나, 제 1차 버블제거부(302)의 단수를 증가시키면 더 많은 단수의 버블을 제거할 수 있다. 예를들어, 비교부(200)의 출력신호 R<7:0>가 "00100111"인 경우 "1" 사이에 2개의 "0"이 포함된 경우이므로 1차 버블제거부(301)를 두번 통과시키면 "00001111"로 보정된다.In FIG. 5, the case of removing one bubble is taken as an example. However, increasing the number of stages of the first bubble removing unit 302 may remove more bubbles. For example, when the output signal R <7: 0> of the comparator 200 is "00100111", since two "0" s are included between "1" s, the first bubble removing unit 301 passes twice. If corrected, it is corrected to "00001111".

이렇게 보정된 출력신호 "00001111"를 출력함으로써 버블로 인한 아날로그 디지털 컨버터의 오동작을 방지할 수 있다.By outputting the corrected output signal "00001111", malfunction of the analog-to-digital converter due to the bubble can be prevented.

한편, 제 2차 버블제거부(302)는 비교부(200)의 출력신호 R<7:0>이 "00110111"인 경우, 즉 버블이 "1"의 배열 중에 발생된 경우에 그 버블을 제거하여, 출력신호 Q<7:0>는 "00111111"로 출력된다.On the other hand, the second bubble removing unit 302 removes the bubble when the output signal R <7: 0> of the comparing unit 200 is "00110111", that is, when the bubble is generated in the arrangement of "1". The output signal Q <7: 0> is output as "00111111".

[표 1]TABLE 1

이진코드Binary code 정상 온도계코드Normal thermometer code 에러 온도계코드Error thermometer code 에러보정 온도계코드Error Correction Thermometer Code 000000 00000000000000 00000000000000 00000000000000 001001 00000010000001 00000010000001 00000010000001 010010 00000110000011 00000110000011 00000110000011 011011 00001110000111 00101110010111 00011110001111 100100 00011110001111 00011110001111 00011110001111 101101 00111110011111 00111110011111 00111110011111 110110 01111110111111 01111110111111 01111110111111 111111 11111111111111 11111111111111 11111111111111

표 1은 온도계코드에 버블이 발생한 경우 이를 제거하여 에러를 보정한 후, 이진코드로 변환한 예이다.Table 1 is an example of converting to a binary code after correcting the error by removing the bubble in the thermometer code.

이상에서 살펴본 바와 같이, 비교부의 출력에 발생한 버블의 특성에 맞게 버블을 용이하게 제거함으로써, 단조증가 특성을 증가시키고, 플래쉬 아날로그 디지털 컨버터의 성능을 향상시키는 효과가 있다. As described above, by easily removing the bubbles in accordance with the characteristics of the bubbles generated at the output of the comparator, there is an effect of increasing the monotone increase characteristics, and improve the performance of the flash analog to digital converter.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (7)

기준전압을 분배하여 출력하는 기준전압 발생부;A reference voltage generator for distributing and outputting a reference voltage; 상기 분배된 기준전압과 외부로부터 입력되는 아날로그 입력전압을 각각 비교 증폭하여 출력하는 비교부; 및A comparator for amplifying and outputting the divided reference voltage and the analog input voltage input from the outside; And 상기 비교부의 출력을 온도계 코드로 변환하고, 상기 온도계 코드를 이진코드로 변환시켜 출력하되, 상기 비교부의 출력에 발생한 버블을 제거하여 출력하는 엔코더를 포함하고, 상기 엔코더는Converts the output of the comparator into a thermometer code, converts the thermometer code into a binary code, and outputs the output, but includes an encoder for removing and outputting a bubble generated in the output of the comparator, wherein the encoder 상기 비교부의 출력코드의 "0"과 "1" 사이의 버블을 보정하는 제 1차 버블제거부; 및A first bubble removing unit for correcting a bubble between “0” and “1” of the output code of the comparing unit; And 상기 제 1차 버블 제거부의 출력코드의 "1"과 "1"의 배열 중에 발생된 버블을 제거하는 제 2차 버블제거부Secondary bubble removing unit for removing bubbles generated during the arrangement of "1" and "1" of the output code of the primary bubble removing unit 를 포함하여 구성함을 특징으로 하는 플래쉬 아날로그 디지털 컨버터.Flash analog to digital converter characterized in that the configuration, including. 삭제delete 제 1항에 있어서, 상기 제 1차 버블 제거부는,The method of claim 1, wherein the first bubble removing unit, 상기 비교부의 출력을 논리연산하는 복수개의 제 1 논리연산그룹과 제 2 논리연산그룹으로 구성됨을 특징으로 하는 플래쉬 아날로그 디지털 컨버터.And a plurality of first logical operation groups and a second logical operation group for performing a logical operation on the output of the comparator. 제 3항에 있어서, 상기 제 1 논리연산그룹은 앤드게이트임을 특징으로 하는 플래쉬 아날로그 디지털 컨버터.4. The flash analog to digital converter according to claim 3, wherein the first logical operation group is an end gate. 제 3항에 있어서, 상기 제 2 논리연산그룹은 노아게이트임을 특징으로 하는 플래쉬 아날로그 디지털 컨버터.4. The flash analog to digital converter according to claim 3, wherein the second logical operation group is a noble gate. 제 1항에 있어서, 상기 제 2차 버블제거부는The method of claim 1, wherein the secondary bubble removing portion 상기 제 1차 버블제거부의 출력을 논리연산하는 복수개의 논리연산부를 구비함을 특징으로 하는 플래쉬 아날로그 디지털 컨버터.And a plurality of logical operations configured to logically output an output of the first bubble removing unit. 제 6항에 있어서, 상기 논리연산부는 앤드게이트임을 특징으로 플래쉬 아날로그 디지털 컨버터.The flash analog-to-digital converter according to claim 6, wherein the logic operation unit is an end gate.
KR1020040027057A 2004-04-20 2004-04-20 Flash analog digital converter KR100587969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040027057A KR100587969B1 (en) 2004-04-20 2004-04-20 Flash analog digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027057A KR100587969B1 (en) 2004-04-20 2004-04-20 Flash analog digital converter

Publications (2)

Publication Number Publication Date
KR20050101836A KR20050101836A (en) 2005-10-25
KR100587969B1 true KR100587969B1 (en) 2006-06-08

Family

ID=37280201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027057A KR100587969B1 (en) 2004-04-20 2004-04-20 Flash analog digital converter

Country Status (1)

Country Link
KR (1) KR100587969B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10466279B2 (en) 2016-04-18 2019-11-05 Lsis Co., Ltd. Analog signal detecting circuit for processing an analog signal for monitoring by discriminating the normal signal from noise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10466279B2 (en) 2016-04-18 2019-11-05 Lsis Co., Ltd. Analog signal detecting circuit for processing an analog signal for monitoring by discriminating the normal signal from noise

Also Published As

Publication number Publication date
KR20050101836A (en) 2005-10-25

Similar Documents

Publication Publication Date Title
US6879277B1 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages
US6914550B2 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
US8791845B2 (en) Circuitry and method for reducing area and power of a pipelince ADC
US20070290915A1 (en) Pipeline A/D converter conterting analog signal to digital signal
US5184130A (en) Multi-stage A/D converter
US7474245B1 (en) Digital-to-analog converter
JP5995983B2 (en) Digital error correction in analog-digital converter
US7209068B1 (en) Analog to digital converter elements and methods for using such
US5436629A (en) Multi-stage A/D converter
US6441765B1 (en) Analog to digital converter with enhanced differential non-linearity
US6304204B1 (en) Error correction architecture for pipeline analog to digital converters
US6388602B1 (en) Bubble and meta-stability error immune gray-code encoder for high-speed A/D converters
US11025266B2 (en) Digital-to-analog converter, conversion circuit and display device
US5929799A (en) Out-of-range detector for pipeline ADC
US6987477B1 (en) Pipelined analog-to-digital converter (ADC) with 3-bit ADC and endpoint correction
US5734342A (en) Analog-to-digital converter for generating a digital N-bit Gray code
KR100587969B1 (en) Flash analog digital converter
CN109084931B (en) Sensor maladjustment calibration method
US6288662B1 (en) A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values
KR101122734B1 (en) Multiplying digital-to-analog converter using series capacitors and pipelined analog-to-digital converter including the same
US8502713B1 (en) Pipelined analog to digital converter and method for correcting a voltage offset influence thereof
JP5350661B2 (en) A / D converter
JPH07106967A (en) A/d converter
US8018368B2 (en) A/D converter
JP2005217702A (en) Error correction circuit and a/d converter

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 14