KR100587466B1 - Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof - Google Patents

Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof Download PDF

Info

Publication number
KR100587466B1
KR100587466B1 KR1020030077583A KR20030077583A KR100587466B1 KR 100587466 B1 KR100587466 B1 KR 100587466B1 KR 1020030077583 A KR1020030077583 A KR 1020030077583A KR 20030077583 A KR20030077583 A KR 20030077583A KR 100587466 B1 KR100587466 B1 KR 100587466B1
Authority
KR
South Korea
Prior art keywords
wiring pattern
pattern layer
inner lead
semiconductor chip
base film
Prior art date
Application number
KR1020030077583A
Other languages
Korean (ko)
Other versions
KR20050042924A (en
Inventor
정예정
김동한
강사윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030077583A priority Critical patent/KR100587466B1/en
Publication of KR20050042924A publication Critical patent/KR20050042924A/en
Application granted granted Critical
Publication of KR100587466B1 publication Critical patent/KR100587466B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치의 소형화를 도모하는 본 발명의 테이프 배선 기판은, 절연성 베이스 필름과, 베이스 필름 상에 형성되고, 반도체 칩의 제1 변에 배치된 전극패드와 연결되는 제1 내부리드와 반도체 칩의 상기 제1 변에 평행한 제2 변에 배치된 전극패드와 연결되는 제2 내부리드가 형성된 배선패턴층과, 반도체 칩과 접합하는 상기 제1 내부리드 및 제2 내부리드가 형성된 칩 실장부를 제외하고 상기 배선 패턴층 상에 도포된 보호막을 포함한다. 여기서, 제1 내부리드와 제2 내부리드는 칩 실장부의 일단으로부터 동일 방향으로 돌출하여 상기 칩 실장부 내에 형성된다. 또한, 본 발명은 이 테이프 배선 기판을 이용한 반도체 칩 패키지 및 액정표시장치를 제공할 수 있다.The tape wiring board of the present invention for miniaturizing a semiconductor device includes an insulating base film and a first internal lead formed on the base film and connected to an electrode pad disposed on a first side of the semiconductor chip and the semiconductor chip. Except for a wiring pattern layer having a second inner lead formed therein and connected to an electrode pad disposed on a second side parallel to the first side, and a chip mounting portion having the first inner lead and the second inner lead bonded to the semiconductor chip. A protective film coated on the wiring pattern layer is included. Here, the first inner lead and the second inner lead protrude in the same direction from one end of the chip mounting portion and are formed in the chip mounting portion. In addition, the present invention can provide a semiconductor chip package and a liquid crystal display device using the tape wiring board.

테이프 배선 기판, TCP, COF, 내부리드(inner lead), 액정표시장치Tape Wiring Board, TCP, COF, Inner Lead, Liquid Crystal Display

Description

테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를 이용한 액정표시장치{Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof}Tape circuit board, semiconductor chip package using same, and liquid crystal display using same

도 1는 종래 기술에 따른 반도체 칩이 실장된 테이프 배선 기판의 단면도이다.1 is a cross-sectional view of a tape wiring board mounted with a semiconductor chip according to the prior art.

도 2는 종래 기술에 따른 테이프 배선 기판의 평면도이다.2 is a plan view of a tape wiring board according to the prior art.

도 3은 본 발명의 일 실시예에 따른 액정표시장치의 사시도이다.3 is a perspective view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4은 본 발명의 일 실시예에 따른 테이프 배선 기판을 나타낸 평면도이다.4 is a plan view illustrating a tape wiring board according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일 실시예에 의한 테이프 배선 기판에 실장되는 반도체 칩의 주면을 나타낸 평면도이다.5 is a plan view illustrating a main surface of a semiconductor chip mounted on a tape wiring board according to an embodiment of the present invention.

도 6a 및 도 6b는 본 발명의 일 실시예에 따른 테이프 배선 기판의 부분평면도이다.6A and 6B are partial plan views of a tape wiring board according to an embodiment of the present invention.

도 7a 및 도 7b는 본 발명의 일 실시예에 의한 반도체 칩이 실장된 테이프 배선 기판, 즉 반도체 칩 패키지의 단면도이다.7A and 7B are cross-sectional views of a tape wiring board on which a semiconductor chip is mounted, that is, a semiconductor chip package according to an embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명) (Explanation of symbols for the main parts of the drawing)

200: 액정표시장치 210, 220: 테이프 배선 기판200: liquid crystal display device 210, 220: tape wiring board

240, 250: 액정표시패널 260: 인쇄회로기판240 and 250: liquid crystal display panel 260: printed circuit board

270, 280: 반도체 칩 300: 테이프 배선 기판270 and 280: semiconductor chip 300: tape wiring board

310: 보호막 320: 제1 내부리드310: protective film 320: first internal lead

330: 측변 내부리드 340: 제2 내부리드330: side inner lead 340: second inner lead

350: 외부리드 360: 칩 실장부350: external lead 360: chip mounting portion

380: 배선패턴층 390: 베이스 필름380: wiring pattern layer 390: base film

410: 접합부 420: 전극패드410: junction 420: electrode pad

430: 반도체 칩 440: 봉지수지430: semiconductor chip 440: sealing resin

본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 테이프 배선 기판에서 반도체 칩의 양변에 위치한 전극패드와 접합하는 내부리드(Inner Lead)들을 한 방향으로 돌출하여 형성함으로써, 테이프 배선 기판의 크기 소형화할 수 있는 테이프 배선 기판과, 그를 이용한 반도체 칩 패키지 및 그를 이용한 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, by forming inner leads protruding in one direction from inner tapes bonded to electrode pads located on both sides of the semiconductor chip to reduce the size of the tape wiring board. A tape wiring board which can be used, a semiconductor chip package using the same, and a liquid crystal display device using the same.

최근, 예를 들면 휴대 전화, 휴대 정보 단말기, 액정 표시용 패널, 노트북형 컴퓨터 등의 전자 기기에서의 소형화, 박형화, 경량화가 진전되고 있다. 이에 따라, 이들 기기에 탑재되는 반도체 장치를 비롯하여, 각종 부품도 마찬가지로 소형화, 경량화, 고기능화, 고성능화, 고밀도화가 진행되고 있다.In recent years, miniaturization, thinning, and weight reduction in electronic devices, such as a mobile telephone, a portable information terminal, a liquid crystal display panel, and a notebook computer, are progressing. As a result, miniaturization, weight reduction, high functionality, high performance, and high density have been progressed in the same manner as in the semiconductor devices mounted in these devices.

이러한 최근 반도체 장치의 박형화, 소형화, 고집적화, 고속화 및 다핀화 추 세에 따라서 반도체 칩 실장 기술 분야에서는 테이프 배선 기판의 사용이 늘어나고 있다. 테이프 배선 기판은 폴리이미드 수지 등의 절연 재료로 구성된 얇은 필름에 배선패턴층 및 그와 연결된 내부리드가 형성된 구조로서, 반도체 칩 상에 미리 형성된 범프와 테이프 배선 기판의 내부리드를 일괄적으로 접합시키는 탭(TAB; Tape Automated Bonding) 기술의 적용이 가능하다. 이러한 특성으로 인하여 테이프 배선 기판은 탭 테이프(TAB tape)라 불리기도 한다. 테이프 배선 기판과 그를 적용한 반도체 칩 패키지의 일 예로 칩 온 필름(Chip On Film, 이하 COF)을 소개하기로 한다.With the recent trend toward thinner, smaller, higher integration, higher speed, and more pinning of semiconductor devices, the use of tape wiring boards is increasing in the field of semiconductor chip mounting technology. The tape wiring board is a structure in which a wiring pattern layer and internal leads connected thereto are formed on a thin film made of an insulating material such as polyimide resin, and the bumps formed on the semiconductor chip and the internal leads of the tape wiring board are collectively bonded together. Tape Automated Bonding (TAB) technology can be applied. Due to these characteristics, the tape wiring board is also called a tab tape. As an example of a tape wiring board and a semiconductor chip package using the same, a chip on film (hereinafter referred to as COF) will be introduced.

도 1는 종래 기술에 따른 반도체 칩이 실장된 테이프 배선 기판의 단면도이다. 도 2는 종래 기술에 따른 테이프 배선 기판의 평면도이다. 이하, 도 1 및 도 2에 기초하여 종래 기술에 따른 테이프 배선 기판과 이를 이용한 반도체 칩 패키지를 설명한다.1 is a cross-sectional view of a tape wiring board mounted with a semiconductor chip according to the prior art. 2 is a plan view of a tape wiring board according to the prior art. Hereinafter, a tape wiring board according to the related art and a semiconductor chip package using the same will be described with reference to FIGS. 1 and 2.

이 종래의 반도체 칩 패키지는, 도 1에 도시한 바와 같이, 베이스 필름(190)과 배선 패턴층(180)으로 이루어진 테이프 배선기판(100)과 반도체 칩(30)으로 이루어진다. As shown in FIG. 1, the conventional semiconductor chip package includes a tape wiring board 100 and a semiconductor chip 30 each including a base film 190 and a wiring pattern layer 180.

반도체 칩(30)에는, 복수의 전극이 형성되어 있다. 이 전극은, 반도체 칩(30) 위에 형성되어 있는 알루미늄 전극패드(20)와, 그 알루미늄 전극패드(20) 위에 형성되어 있는 Au 범프(10)로 이루어진다. A plurality of electrodes are formed in the semiconductor chip 30. This electrode consists of an aluminum electrode pad 20 formed on the semiconductor chip 30 and an Au bump 10 formed on the aluminum electrode pad 20.

베이스 필름(190) 위에는 배선 패턴층(180)이 형성되어 있다. 이 배선 패턴층(180)은, Au 범프(10)와 대응하는 위치에 내부리드(Inner Lead; 120, 130, 140) 가 형성되어 있다. 그리고, Au 범프(10)와, 배선패턴층(180)의 내부리드(120, 130, 140)가 접속되어 있다. 그리고, 그 배선패턴층(180)이 솔더 레지스트(solder resist) 등으로 구성되는 보호막(110)으로 덮여 보호되고 있다.The wiring pattern layer 180 is formed on the base film 190. In the wiring pattern layer 180, inner leads 120, 130, and 140 are formed at positions corresponding to the Au bumps 10. The Au bumps 10 and the inner leads 120, 130, and 140 of the wiring pattern layer 180 are connected. The wiring pattern layer 180 is covered and protected by a protective film 110 made of a solder resist or the like.

도 1에 도시된 바와 같이, 종래의 반도체 칩 패키지는 테이프 배선 기판(100)에 Au 범프(10)가 형성된 반도체 칩(30)이 탭 기술로 실장되어 있는 구조를 갖는다. 일반적으로 COF는 절연 폴리이미드 필름(polyimide film) 위에 메탈 패턴(metal pattern)이 형성된 테이프 배선 기판과, 칩 범프(chip bump)가 형성된 반도체 칩을 본딩하는 접속 기술 또는 패키징방법을 말하며, 상기 테이프 배선 기판은 보통의 패키지공정에서 사용되는 리드 프레임(lead frame)과 같은 역할을 한다.As shown in FIG. 1, the conventional semiconductor chip package has a structure in which the semiconductor chip 30 having the Au bumps 10 formed on the tape wiring board 100 is mounted by a tap technique. In general, COF refers to a connection technology or a packaging method of bonding a tape wiring board having a metal pattern formed on an insulating polyimide film and a semiconductor chip having a chip bump formed thereon. The substrate acts like a lead frame used in normal packaging processes.

반도체 칩(30)과, 테이프 배선 기판(100)의 전기적인 접합 부위 및 반도체 칩(10)의 주면과 측면 및 노출된 내부리드(120, 130, 140)는 포팅 수지(potting resin) 등으로 형성되는 봉지수지(40)에 의해 외부환경으로부터 보호된다.The semiconductor chip 30, the electrical bonding portion of the tape wiring board 100, the main surface and side surfaces of the semiconductor chip 10, and the exposed inner leads 120, 130, and 140 are formed of a potting resin or the like. The encapsulation resin 40 is protected from the external environment.

도 1 및 도 2를 참조하여, 반도체 칩(30)과의 전기적인 연결을 위하여 배선패턴층(180)에 연결된 내부리드(120, 130, 140)가 보호막(110)으로부터 노출되어 칩 실장부(160)에까지 돌출된 구조를 갖는다. 여기서, 배선패턴층(180) 중에서 반도체 칩(30)과 전기적으로 접속하는 내부리드(120, 130, 140)가 형성된 부분에는 보호막(110)이 형성되어 있지 않는데, 이 부분을 칩 실장부(160)라 한다. 또한, 배선패턴층(180) 중에서 외부 액정 패널이나 인쇄회로기판 등과 같은 외부장치와 전기적으로 접속하는 외부리드(Outer Lead, 150)가 형성된 부분에도 보호막(110)이 형성되어 있지 않다. 1 and 2, internal leads 120, 130, and 140 connected to the wiring pattern layer 180 are exposed from the passivation layer 110 to electrically connect the semiconductor chip 30 to the chip mounting unit ( Up to 160). Here, the passivation layer 110 is not formed in the wiring pattern layer 180 where the internal leads 120, 130, and 140 which are electrically connected to the semiconductor chip 30 are formed. Is called. In addition, the passivation layer 110 is not formed in a portion of the wiring pattern layer 180 in which an outer lead 150 that is electrically connected to an external device such as an external liquid crystal panel or a printed circuit board is formed.

최근 반도체 장치의 박형화, 소형화 추세에 따라서 테이프 배선 기판의 소형화도 문제가 된다. In accordance with the recent trend toward thinning and miniaturization of semiconductor devices, miniaturization of tape wiring boards also becomes a problem.

도 2에 도시된 종래 기술에 의한 테이프 배선 기판(100)의 경우, 칩 실장부(160)의 4 변을 따라 내부리드(120, 130, 140)가 형성되어 있다. 내부리드(120, 130, 140)와 외부리드(150)를 제외한 배선패턴층(180)은 보호막(110)에 의해 덮혀있다. 여기서, 칩 실장부(160)의 하변을 통하여 형성된 내부리드(140)와 칩 실장부(160)의 좌우 측변을 통하여 형성된 내부리드(130)의 경우와는 달리, 칩 실장부(160)의 상변을 통하여 형성된 내부리드(120)는 외부리드(150)와 연결되는 배선패턴층(170)이 테이프 배선 기판(100)의 상부에 형성되어야 한다. 따라서, 상기 배선패턴층(170)이 형성될 수 있는 공간을 테이프 배선 기판(100)의 상부에 확보하여야 하기 때문에, 테이프 배선 기판(100)의 상부와 하부간의 길이를 축소하기 어려운 문제점이 있다.In the tape wiring board 100 according to the related art shown in FIG. 2, the inner leads 120, 130, and 140 are formed along four sides of the chip mounting unit 160. The wiring pattern layer 180 except for the inner leads 120, 130, and 140 and the outer leads 150 is covered by the passivation layer 110. Here, unlike the case of the inner lead 140 formed through the lower side of the chip mounting unit 160 and the inner lead 130 formed through the left and right sides of the chip mounting unit 160, the upper side of the chip mounting unit 160 The inner lead 120 formed through the wiring pattern layer 170 connected to the outer lead 150 should be formed on the tape wiring board 100. Therefore, since a space in which the wiring pattern layer 170 can be formed must be secured on the upper portion of the tape wiring board 100, it is difficult to reduce the length between the upper and lower portions of the tape wiring board 100.

본 발명의 목적은 상기한 점에 비추어서 관련기술보다 소형화된 테이프 배선 기판과, 그를 이용한 반도체 칩 패키지 및 그를 이용한 액정표시장치를 제시하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a tape wiring board which is smaller in size than the related art, a semiconductor chip package using the same, and a liquid crystal display using the same.

상기의 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 테이프 배선 기판은, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고 상기 베이스 필름의 제1 변에서 제2 변 방향으로 신장된 제1 내부리드를 가지는 제1 배선 패턴층과, 상기 베이스 필름 상에 형성되고 상기 베이스 필름의 제1 변에서 제2 변 방향으로 신장되고 신장된 길이가 상기 제1 내부리드보다 긴 제2 내부리드를 가지는 제2 배선패턴층과, 상기 배선 패턴층의 상기 제1 내부리드와 제2 내부리드가 노출되도록 상기 배선 패턴층 상에 형성된 보호막을 포함한다.In order to achieve the above object of the present invention, a tape wiring board according to an embodiment of the present invention, a base film made of an insulating material, and formed on the base film and the second side from the first side of the base film A first wiring pattern layer having a first inner lead extending in a direction, and a length formed on the base film and extending in a second side direction from the first side of the base film and extending longer than the first inner lead. A second wiring pattern layer having a second inner lead, and a protective film formed on the wiring pattern layer to expose the first inner lead and the second inner lead of the wiring pattern layer.

상기 제1 내부리드와 제2 내부리드가 교대로 위치하는 것이 바람직하다.Preferably, the first inner lead and the second inner lead are alternately positioned.

상기 테이프 배선 기판은 상기 베이스 필름의 제1 변 및 제2 변과 직교하는 제3 변 및 제4 변을 가지며, 상기 베이스 필름 상에 형성되고 상기 제3 변에서 상기 제4 변 방향으로 신장된 제3 내부리드를 가지는 제3 배선패턴층과, 상기 베이스 필름 상에 형성되고 상기 제4 변에서 상기 제3 변 방향으로 신장된 제4 내부리드를 가지는 제4 배선패턴층을 더 포함하는 것이 바람직하다.The tape wiring board has a third side and a fourth side orthogonal to the first side and the second side of the base film, and are formed on the base film and extended in the fourth side direction from the third side. It is preferable to further include a third wiring pattern layer having a third inner lead, and a fourth wiring pattern layer formed on the base film and having a fourth inner lead extending from the fourth side in the third side direction. .

상기 내부리드는 상기 내부리드의 선단부의 너비가 상기 선단부 이외의 너비보다 넓게 형성된 것이 바람직하다.The inner lead is preferably formed such that the width of the tip portion of the inner lead is wider than the width other than the tip portion.

상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치보다 큰 것이 바람직하다.The pitch of the first wiring pattern layer and the second wiring pattern layer is preferably larger than the pitch of the third wiring pattern layer and the fourth wiring pattern layer.

상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치의 1배를 초과하고 2배 미만인 것이 바람직하다.The pitch of the first wiring pattern layer and the second wiring pattern layer is preferably greater than one times and less than two times the pitch of the third wiring pattern layer and the fourth wiring pattern layer.

또한, 상기의 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 칩 패키지는, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고 상기 베이스 필름의 제1 변에서 제2 변 방향으로 신장된 제1 내부리드를 가지는 제1 배선패턴층과, 상기 베이스 필름 상에 형성되고 상기 베이스 필름 의 제1 변에서 제2 변 방향으로 신장되고 신장된 길이가 상기 제1 내부리드보다 긴 제2 내부리드를 가지는 제2 배선패턴층과, 상기 배선 패턴층의 상기 제1 내부리드와 제2 내부리드가 노출되도록 상기 배선 패턴층 상에 형성된 보호막과, 주면에 배치된 다수의 전극패드에 접합부가 형성되어 있고 상기 접합부에 의해 상기 배선패턴층의 내부리드의 선단부와 접합하여 실장된 반도체 칩을 포함한다.In addition, in order to achieve the above object of the present invention, a semiconductor chip package according to an embodiment of the present invention, a base film made of an insulating material, and formed on the base film and the first side of the base film A first wiring pattern layer having a first inner lead extending in two side directions, and a length formed on the base film and extending in a second side direction from the first side of the base film and extending; A second wiring pattern layer having a longer second inner lead, a protective film formed on the wiring pattern layer to expose the first inner lead and the second inner lead of the wiring pattern layer, and a plurality of electrodes disposed on a main surface A junction part is formed in the pad, and the junction part includes a semiconductor chip which is bonded to the front end of the inner lead of the wiring pattern layer.

상기 제1 내부리드와 제2 내부리드가 교대로 위치하는 것이 바람직하다.Preferably, the first inner lead and the second inner lead are alternately positioned.

상기 테이프 배선 기판은 상기 베이스 필름의 제1 변 및 제2 변과 직교하는 제3 변 및 제4 변을 가지며, 상기 베이스 필름 상에 형성되고 상기 제3 변에서 상기 제4 변 방향으로 신장된 제3 내부리드를 가지는 제3 배선패턴층과, 상기 베이스 필름 상에 형성되고 상기 제4 변에서 상기 제3 변 방향으로 신장된 제4 내부리드를 가지는 제4 배선패턴층을 더 포함하는 것이 바람직하다.The tape wiring board has a third side and a fourth side orthogonal to the first side and the second side of the base film, and are formed on the base film and extended in the fourth side direction from the third side. It is preferable to further include a third wiring pattern layer having a third inner lead, and a fourth wiring pattern layer formed on the base film and having a fourth inner lead extending from the fourth side in the third side direction. .

상기 내부리드는 상기 내부리드의 선단부의 너비가 상기 선단부 이외의 너비보다 넓게 형성된 것이 바람직하다.The inner lead is preferably formed such that the width of the tip portion of the inner lead is wider than the width other than the tip portion.

상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치보다 큰 것이 바람직하다.The pitch of the first wiring pattern layer and the second wiring pattern layer is preferably larger than the pitch of the third wiring pattern layer and the fourth wiring pattern layer.

상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치의 1배를 초과하고 2배 미만인 것이 바람직하다.The pitch of the first wiring pattern layer and the second wiring pattern layer is preferably greater than one times and less than two times the pitch of the third wiring pattern layer and the fourth wiring pattern layer.

또한, 상기의 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는, 컬러 필터 기판과 TFT 기판 사이에 액정이 주입되어 형성되며 외부에서 전기적 신호를 입력받아 정보를 디스플레이하는 액정표시패널과, 상기 액 정표시패널의 일 측면에 이격되어 배치되는 인쇄회로기판과, 일단이 상기 액정표시패널에 부착되고 타단이 상기 인쇄회로기판에 부착되는 제1 반도체 칩 패키지과, 일단이 상기 액정표시패널의 일 측면과 수직한 타 측면에 부착되는 제2 반도체 칩 패키지를 포함한다.In addition, in order to achieve the above object of the present invention, the liquid crystal display device according to an embodiment of the present invention is formed by injecting a liquid crystal between the color filter substrate and the TFT substrate and displays the information by receiving an electrical signal from the outside A liquid crystal display panel, a printed circuit board spaced apart from one side of the liquid crystal display panel, a first semiconductor chip package having one end attached to the liquid crystal display panel and the other end attached to the printed circuit board; And a second semiconductor chip package attached to the other side of the liquid crystal display panel which is perpendicular to one side of the liquid crystal display panel.

여기서, 상기 제2 반도체 칩 패키지는, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고, 상기 베이스 필름의 제1 변에서 제2 변 방향으로 신장된 제1 내부리드를 가지는 제1 배선패턴층과, 상기 베이스 필름 상에 형성되고 상기 베이스 필름의 제1 변에서 제2 변 방향으로 신장되고 신장된 길이가 상기 제1 내부리드보다 긴 제2 내부리드를 가지는 제2 배선패턴층과, 상기 배선 패턴층의 상기 제1 내부리드와 제2 내부리드가 노출되도록 상기 배선 패턴층 상에 형성된 보호막과, 주면에 배치된 다수의 전극패드에 접합부가 형성되어 있고, 상기 접합부에 의해 상기 배선패턴층의 내부리드의 선단부와 접합하여 실장된 반도체 칩으로 구성되는 것이 바람직하다.The second semiconductor chip package may include a first wiring including a base film made of an insulating material and a first internal lead formed on the base film and extending in a second side direction from a first side of the base film. A second wiring pattern layer formed on the pattern layer, the second wiring pattern layer formed on the base film and extending in the second side direction from the first side of the base film and having a second inner lead having a length longer than the first inner lead; Bonding portions are formed on a passivation layer formed on the wiring pattern layer to expose the first inner lead and the second inner lead of the wiring pattern layer, and a plurality of electrode pads disposed on a main surface thereof. It is preferable that the semiconductor chip is constituted by being bonded to the tip of the inner lead of the layer.

상기 제1 내부리드와 제2 내부리드가 교대로 위치하는 것이 바람직하다.Preferably, the first inner lead and the second inner lead are alternately positioned.

상기 테이프 배선 기판은 상기 베이스 필름의 제1 변 및 제2 변과 직교하는 제3 변 및 제4 변을 가지며, 상기 베이스 필름 상에 형성되고 상기 제3 변에서 상기 제4 변 방향으로 신장된 제3 내부리드를 가지는 제3 배선패턴층; 및 상기 베이스 필름 상에 형성되고 상기 제4 변에서 상기 제3 변 방향으로 신장된 제4 내부리드를 가지는 제4 배선패턴층을 더 포함하는 것이 바람직하다.The tape wiring board has a third side and a fourth side orthogonal to the first side and the second side of the base film, and are formed on the base film and extended in the fourth side direction from the third side. A third wiring pattern layer having three internal leads; And a fourth wiring pattern layer formed on the base film and having a fourth inner lead extending from the fourth side in the third side direction.

상기 내부리드는 상기 내부리드의 선단부의 너비가 상기 선단부 이외의 너비 보다 넓게 형성된 것이 바람직하다.The inner lead is preferably formed such that the width of the tip portion of the inner lead is wider than the width other than the tip portion.

상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치보다 큰 것이 바람직하다.The pitch of the first wiring pattern layer and the second wiring pattern layer is preferably larger than the pitch of the third wiring pattern layer and the fourth wiring pattern layer.

상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치의 1배를 초과하고 2배 미만인 것이 바람직하다.The pitch of the first wiring pattern layer and the second wiring pattern layer is preferably greater than one times and less than two times the pitch of the third wiring pattern layer and the fourth wiring pattern layer.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 상세히 설명한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may more easily implement the present invention. Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알여주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully appreciate the scope of the invention to those skilled in the art, and the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 본 발명의 일 실시예를 도 3에 근거하여 설명한다. 도 3은 본 발명의 일 실시예에 따른 액정표시장치의 사시도이다.Hereinafter, an embodiment of the present invention will be described with reference to FIG. 3 is a perspective view of a liquid crystal display according to an exemplary embodiment of the present invention.

첨부된 도 3을 참조하면, 액정표시장치(200)는 액정표시패널(240, 250), 액정(미도시), 테이프 배선 기판(210, 220), 인쇄회로기판(260)으로 구성된다. Referring to FIG. 3, the liquid crystal display device 200 includes liquid crystal display panels 240 and 250, liquid crystals (not shown), tape wiring boards 210 and 220, and a printed circuit board 260.

여기서, 액정표시패널(240, 250)은 게이트 라인(미도시) 및 데이터 라인(미도시)과 박막 트랜지스터, 화소전극 등을 포함하는 TFT(Thin Film Transistor) 기판(240), TFT 기판(240)보다 다소 작은 크기를 갖고 TFT 기판(240)에 대향하도록 설치된 컬러필터 기판(250)을 포함한다.The liquid crystal display panels 240 and 250 may include a thin film transistor (TFT) substrate 240 and a TFT substrate 240 including a gate line (not shown) and a data line (not shown), a thin film transistor, and a pixel electrode. It includes a color filter substrate 250 having a somewhat smaller size and installed to face the TFT substrate 240.

여기서, 액정표시패널(240, 250)을 보다 구체적으로 설명하면 다음과 같다.Herein, the liquid crystal display panels 240 and 250 will be described in more detail.

컬러 필터 기판(250)은 투명 유리 기판으로, 투명 유리 기판의 일측면에는 격자 형상의 블랙 매트릭스(미도시), RGB 안료가 섞인 포토레지스트를 사진-현상-식각하여 제작한 RGB 화소(미도시) 및 투명하면서 도전성인 ITO(Indium Thin Oxide) 전극(미도시)이 반도체 박막 공정에 의하여 형성되는데, 이 ITO 전극은 공통 전극이다.The color filter substrate 250 is a transparent glass substrate, and an RGB pixel (not shown) manufactured by photo-developing-etching a photoresist mixed with a lattice-shaped black matrix (not shown) and RGB pigments on one side of the transparent glass substrate And a transparent and conductive indium thin oxide (ITO) electrode (not shown) is formed by a semiconductor thin film process, which is a common electrode.

컬러 필터 기판(250)과 대향하는 TFT 기판(240)은 소정 면적을 갖는 투명 유리 기판으로 투명 유리 기판에는 복수개의 박막 트랜지스터(Thin Film Transistor; 미도시)가 반도체 박막 프로세서를 통하여 매트릭스 형태로 제작된다.The TFT substrate 240 facing the color filter substrate 250 is a transparent glass substrate having a predetermined area. A plurality of thin film transistors (not shown) are fabricated in a matrix form on the transparent glass substrate through a semiconductor thin film processor. .

그리고, 테이프 배선 기판(210, 220)은 TFT 기판(240)에 형성된 각 게이트 라인에 접속된 게이트 테이프 배선 기판(210) 및 데이터 라인(미도시)에 접속된 데이터 테이프 배선 기판(220)으로 구성된다. 테이프 배선 기판(210, 220)은 일단이 액정표시패널(240, 250)에 부착되고, 타단이 인쇄회로기판(260)에 부착된다. 상기 테이프 배선 기판(210, 220)에는 각각 반도체 칩(270, 280)이 실장되어 있다. 이와 같이, 반도체 칩(270, 280)이 실장된 테이프 배선 기판(210, 220)을 반도체 칩 패키지라고 한다.The tape wiring boards 210 and 220 are constituted by a gate tape wiring board 210 connected to each gate line formed on the TFT substrate 240 and a data tape wiring board 220 connected to a data line (not shown). do. One end of the tape wiring boards 210 and 220 is attached to the liquid crystal display panels 240 and 250, and the other end thereof is attached to the printed circuit board 260. Semiconductor chips 270 and 280 are mounted on the tape wiring boards 210 and 220, respectively. As described above, the tape wiring boards 210 and 220 on which the semiconductor chips 270 and 280 are mounted are referred to as semiconductor chip packages.

한편, 인쇄회로기판(260)에서는 게이트 테이프 배선 기판(210)에 게이트 구동신호 및 데이터 테이프 배선 기판(220)에 데이터 구동 신호를 입력가능하도록 게이트 구동신호 및 데이터 구동신호가 모두 처리되도록 여러 구동 부품이 실장된다.Meanwhile, in the printed circuit board 260, a plurality of driving components are processed such that both the gate driving signal and the data driving signal are processed so that the gate driving signal can be input to the gate tape wiring board 210 and the data driving signal to the data tape wiring board 220. This is mounted.

이상에서 설명한 바와 같이, 본 발명에 관한 액정표시장치는 TFT-LCD(Thin Film Transistor - Liquid Crystal Display), PDP(Plasma Display Panel) 또는 유기 EL(Organic ElectroLuminescence) 등의 표시장치가 될 수 있다.As described above, the liquid crystal display device according to the present invention may be a display device such as TFT-LCD (Thin Film Transistor-Liquid Crystal Display), PDP (Plasma Display Panel), or organic EL (Organic ElectroLuminescence).

여기서, 본 발명의 일 실시예에 관한 테이프 배선 기판은 도 3에 도시된 테이프 배선 기판(210, 220) 중에서 게이프 테이프 배선 기판(210)을 말한다. 이하, 테이프 배선 기판 및 상기 테이프 배선 기판이 실장된 반도체 칩 패키지에 대하여 상세히 설명하도록 한다.Here, the tape wiring board according to an embodiment of the present invention refers to the tape tape wiring board 210 among the tape wiring boards 210 and 220 shown in FIG. 3. Hereinafter, a tape wiring board and a semiconductor chip package on which the tape wiring board is mounted will be described in detail.

본 발명의 실시의 일 실시예에 따른 반도체 장치에 대하여, 도 4 내지 도 7을 기초하여 설명하면, 이하와 같다. 또한, 본 발명의 일 실시예에서 채용한 각 공정의 조건 등은, 종래의 반도체 집적 회로의 제조 방법에서 이용되고 있는 조건과 동일하며, 특단의 경우를 제외하고는 그 상세한 설명은 생략한다.A semiconductor device according to an embodiment of the present invention will be described below with reference to FIGS. 4 to 7. In addition, the conditions, etc. of each process employ | adopted in one Embodiment of this invention are the same as the conditions used with the manufacturing method of the conventional semiconductor integrated circuit, and the detailed description is abbreviate | omitted except a special case.

도 4은 본 발명의 일 실시예에 따른 테이프 배선 기판을 나타낸 평면도이다.4 is a plan view illustrating a tape wiring board according to an exemplary embodiment of the present invention.

본 발명의 일 실시예에 의한 테이프 배선 기판(300)은, 도 4에 도시한 바와 같이, 베이스 필름(390)과, 배선패턴층(380)과, 보호막(310)으로 이루어져있다. 이 베이스 필름(390) 위에 배선패턴층(380)이 형성되어 있고, 배선패턴층(380)에서 외부와 전기적으로 접속하는 리드(320, 330, 340, 350)를 제외한 부분이 보호막(310)으로 덮여져 있다. As illustrated in FIG. 4, the tape wiring board 300 according to an exemplary embodiment of the present invention includes a base film 390, a wiring pattern layer 380, and a protective film 310. A wiring pattern layer 380 is formed on the base film 390, and a portion of the wiring pattern layer 380 except for the leads 320, 330, 340, and 350 that are electrically connected to the outside is the protective layer 310. Covered.

도 4에 도시된 바와 같이, 반도체 칩과의 전기적인 연결을 위하여 배선패턴층(380)에 연결된 내부리드(Inner Lead; 320, 330, 340)가 보호막(310)으로부터 노출되어 칩 실장부(360)에까지 돌출된 구조를 갖는다. 여기서, 배선패턴층(380) 중에서 반도체 칩과 전기적으로 접속하는 내부리드(320, 330, 340)가 형성된 부분에는 보호막(310)이 형성되어 있지 않는데, 이 부분을 칩 실장부(360)라 한다. 또한, 배선패턴층(380) 중에서 외부 액정 패널이나 인쇄회로기판과 전기적으로 접속하는 외부리드(Outer Lead, 350)가 형성된 부분에도 보호막(310)이 형성되어 있지 않다.As shown in FIG. 4, inner leads 320, 330, and 340 connected to the wiring pattern layer 380 are exposed from the passivation layer 310 to electrically connect the semiconductor chip to the chip mounting unit 360. ) Has a protruding structure. Here, the protective film 310 is not formed in the portion of the wiring pattern layer 380 in which the inner leads 320, 330, and 340 which are electrically connected to the semiconductor chip are formed, which is referred to as the chip mounting portion 360. . In addition, the passivation layer 310 is not formed in a portion of the wiring pattern layer 380 in which an outer lead 350 that is electrically connected to an external liquid crystal panel or a printed circuit board is formed.

상기 베이스 필름(390)은 두께 20∼100μｍ의 절연성 재질로 이루어져 있다. 여기서, 베이스 필름(390)에는 반도체 칩을 실장하는 부분에 윈도우가 형성될 수 있는데 이 경우의 테이프 배선 기판을 테이프 캐리어 패키지(Tape Carrier Package, 이하 TCP) 라고 한다. 또한, 베이스 필름(390)에 반도체 칩을 실장하는 부분에 윈도우가 형성되지 아니 할 수도 있는데 이 경우의 테이프 배선 기판을 칩 온 필름(Chip On Film, 이하 COF)라고 한다. 본 발명에 관한 테이프 배선 기판은 탭 기술이 적용되는 TCP 또는 COF를 포함한다. 상기 절연성 베이스 필름()은 폴리이미드 수지, 폴리에스테르 수지 등의 절연 재료가 주 재료로서 이용될 수 있다. The base film 390 is made of an insulating material having a thickness of 20 to 100 μm. Here, a window may be formed in a portion on which the semiconductor chip is mounted on the base film 390. In this case, the tape wiring board is referred to as a tape carrier package (TCP). In addition, although the window may not be formed in the part which mounts a semiconductor chip in the base film 390, the tape wiring board in this case is called a chip on film (CIF). The tape wiring board according to the present invention includes TCP or COF to which tap technology is applied. As the insulating base film (), an insulating material such as polyimide resin or polyester resin may be used as the main material.

상기 배선패턴층(380)은, 5㎛ ∼ 20㎛ 정도의 두께로 형성되어 있고, 일반적으로 동박(Cu) 등의 금속 재료가 이용되고 있다. 바람직하게는, 상기 동박의 표면에 주석, 금, 니켈 또는 땜납의 도금을 실시한다. The said wiring pattern layer 380 is formed in the thickness of about 5 micrometers-about 20 micrometers, and metal materials, such as copper foil (Cu), are used generally. Preferably, the surface of the said copper foil is plated with tin, gold, nickel or solder.

베이스 필름(390) 위에 배선패턴층(380)의 일 예인 동박을 형성하는 방법은 캐스팅(casting), 라미네이팅(laminating), 전기도금(electroplating) 등이 있다. 캐스팅은 압연 동박 위에 액상 베이스 필름을 뿌려서 열경화를 시키는 방법이다. 라미네이팅은 베이스 필름 압연 동박을 놓고 열압착하는 방법이다. 전기도금은 베이스 필름 상에 구리 시드층(seed layer)를 증착하고 구리가 녹아있는 전해질 속에 베이스 필름을 넣고 전기를 흘려서 동박을 형성하는 방법이다.A method of forming copper foil, which is an example of the wiring pattern layer 380, on the base film 390 includes casting, laminating, electroplating, and the like. Casting is a method of thermosetting by spraying a liquid base film on a rolled copper foil. Laminating is a method of thermocompression bonding a base film rolled copper foil. Electroplating is a method of forming a copper foil by depositing a copper seed layer on the base film and placing the base film in an electrolyte in which copper is melted and flowing electricity.

상기 동박에 배선을 패턴하는 방법은 동박에 사진/식각(photo/etching) 공정을 진행하여 동박을 선택적으로 식각하여 소정 회로를 구성하는 배선패턴층(380)을 형성한다.In the method of patterning the wiring on the copper foil, a photo / etching process is performed on the copper foil to selectively etch the copper foil to form a wiring pattern layer 380 constituting a predetermined circuit.

상기 보호막(310)은, 솔더 레지스트 등의 절연성 재료로 형성되어 있다. 이 보호막(310)은 배선패턴층(380)이 외부로 노출되지 않도록 베이스 필름(380)의 상부를 전체적으로 덮는다. 다만, 내부리드(320, 330, 340)와 외부리드(350)는 보호막(310)으로 덮여져 있지 않다.The protective film 310 is made of an insulating material such as solder resist. The passivation layer 310 covers the entire upper portion of the base film 380 so that the wiring pattern layer 380 is not exposed to the outside. However, the inner lead 320, 330, 340 and the outer lead 350 are not covered with the protective layer 310.

도 4에 도시된 바와 같이, 본 발명의 일 실시예에 의한 테이프 배선 기판(300)의 내부리드(320, 330, 340)는 칩 실장부(360)의 3변으로부터 돌출하여 형성되어 있다. 상기 내부리드(320, 330, 340)는 칩 실장부(360)의 좌우 측변으로부터 돌출하여 형성되어 있는 측변 내부리드(330) 그리고, 외부리드(350)와 인접한 칩 실장부(360)의 하변으로부터 동일한 방향으로 돌출하여 형성되어 있는 제1 내부리드(320) 및 제2 내부리드(340)로 구성되어 있다. 본 발명의 목적에 부합하는 정당한 실시 태양에 있어서, 상기 측변 내부리드(330)는 반드시 필요한 것은 아니다. 즉, 상기 측변 내부리드(330)가 없고 제1 내부리드(320)와 제2 내부리드(340)만 형성되어 있는 경우에도 본 발명의 일 실시예에 포함된다.As shown in FIG. 4, the inner leads 320, 330, and 340 of the tape wiring board 300 according to the exemplary embodiment protrude from three sides of the chip mounting unit 360. The inner leads 320, 330, and 340 are formed on the side inner lead 330 formed by protruding from the left and right sides of the chip mounting unit 360, and from the lower side of the chip mounting unit 360 adjacent to the outer lead 350. The first inner lead 320 and the second inner lead 340 are formed to protrude in the same direction. In legitimate embodiments consistent with the purpose of the present invention, the side inner lead 330 is not necessary. That is, even when the side inner lead 330 is not provided and only the first inner lead 320 and the second inner lead 340 are formed, the present invention is included in the exemplary embodiment.

상기 내부리드(320, 330, 340)는 외부리드(350)와 배선패턴층(380)을 통하여 연결되어 있다. 그리고, 상기 내부리드(320, 330, 340)의 선단부와 반도체 칩의 접합부는 전기적으로 연결된다.The inner leads 320, 330, and 340 are connected to the outer lead 350 through the wiring pattern layer 380. The tip of the inner leads 320, 330, and 340 and the junction of the semiconductor chip are electrically connected to each other.

도 5는 본 발명의 일 실시예에 의한 테이프 배선 기판에 실장되는 반도체 칩의 주면을 나타낸 평면도이다.5 is a plan view illustrating a main surface of a semiconductor chip mounted on a tape wiring board according to an embodiment of the present invention.

반도체 칩(430)을 테이프 배선 기판에 실장하기위해, 도 5에 도시된 바와 같이, 반도체 칩(430)의 주면에는 형성되어 있는 전극패드(미도시)와 도 4에 도시된 테이프 배선 기판(300)의 내부리드(320, 330, 340)를 접합부(410)를 통하여 전기적으로 연결한다.In order to mount the semiconductor chip 430 on the tape wiring board, as shown in FIG. 5, an electrode pad (not shown) formed on the main surface of the semiconductor chip 430 and the tape wiring board 300 shown in FIG. 4 are shown. The inner leads 320, 330, and 340 are electrically connected to each other through the junction portion 410.

반도체 칩(430)의 주면에 형성된 접합부(410)는 도 5에 도시된 바와 같이, 반도체 칩(430)의 4변에 형성되어 있다. 따라서, 도 4에 도시된 상기 측변 내부리드(330)는 반도체 칩(430)의 측변에 위치한 접합부(410)와 전기적으로 연결된다. 그리고, 상기 제1 내부리드(320)는 반도체 칩(430)의 상변에 위치한 접합부(410)와 전기적으로 연결된다. 그리고, 상기 제2 내부리드(340)는 반도체 칩(430)의 하변에 위치한 접합부(410)와 전기적으로 연결된다.The junction part 410 formed on the main surface of the semiconductor chip 430 is formed on four sides of the semiconductor chip 430, as shown in FIG. 5. Therefore, the side inner lead 330 illustrated in FIG. 4 is electrically connected to the junction 410 located at the side of the semiconductor chip 430. In addition, the first internal lead 320 is electrically connected to the junction 410 located on the upper side of the semiconductor chip 430. In addition, the second internal lead 340 is electrically connected to the junction 410 located at the lower side of the semiconductor chip 430.

여기서, 반도체 칩(430)의 상변에 위치한 접합부(410)와 전기적으로 연결되는 내부리드가 칩 실장부(360)의 상변으로부터 돌출하여 형성될 경우, 칩 실장부(360)의 위쪽에 내부리드와 외부리드(350)를 연결하는 배선패턴층이 형성되어야 한다. 하지만, 본 발명의 일 실시예에 의한 테이프 배선 기판(300)의 경우, 반도체 칩(430)의 상변에 위치한 접합부(410)와 전기적으로 연결되는 제1 내부리드(320)가 상기 칩 실장부(360)의 하변으로부터 돌출하여 형성되어 있으므로, 제1 내부리드(320)와 외부리드(350)를 연결하는 배선패턴층(380)이 칩 실장부(360)와 외부리드(350)사이에 형성될 수 있다. 따라서, 테이프 배선 기판(300)의 상부에, 반도체 칩(430)의 상변에 위치한 접합부(410)와 연결되는 제1 내부리드(320)를 위한 배선패턴층이 형성될 필요가 없기 때문에 테이프 배선 기판(300)의 상부와 하부간의 길이를 축소할 수 있다. 따라서, 종래기술에 비해 소형화된 테이프 배선 기판을 형성할 수 있다.Here, when the inner lead electrically connected to the junction 410 located on the upper side of the semiconductor chip 430 is formed to protrude from the upper side of the chip mounting unit 360, the inner lead may be disposed above the chip mounting unit 360. A wiring pattern layer connecting the external lead 350 should be formed. However, in the tape wiring board 300 according to an exemplary embodiment of the present disclosure, the chip mounting part may include a first internal lead 320 electrically connected to the junction part 410 located on the upper side of the semiconductor chip 430. Since it is formed to protrude from the lower side of the 360, a wiring pattern layer 380 connecting the first inner lead 320 and the outer lead 350 may be formed between the chip mounting unit 360 and the outer lead 350. Can be. Therefore, since the wiring pattern layer for the first inner lead 320 connected to the junction part 410 located on the upper side of the semiconductor chip 430 does not need to be formed on the tape wiring board 300, the tape wiring board 300. The length between the top and bottom of the 300 can be reduced. Therefore, the tape wiring board which is miniaturized compared with the prior art can be formed.

도 6a는 본 발명의 일 실시예에 따른 테이프 배선 기판의 부분평면도이다. 즉, 도 6a는 도 4의 A부분을 확대한 부분확대도이고, 테이프 배선 기판(300)의 내부리드(320, 330, 340)와 연결되는 반도체 칩(430)의 접합부를 도시하였다.6A is a partial plan view of a tape wiring board according to an embodiment of the present invention. That is, FIG. 6A is an enlarged partial view of portion A of FIG. 4 and illustrates a junction portion of the semiconductor chip 430 connected to the inner leads 320, 330, and 340 of the tape wiring board 300.

도 6a에 도시된 바와 같이, 반도체 칩(430)의 상변에 위치한 접합부(410)와 제1 내부리드(320)의 선단부가 전기적으로 연결되고, 반도체 칩(430)의 하변에 위치한 접합부(410)와 제2 내부리드(340)의 선단부가 전기적으로 연결된다. 여기서, 상기 제1 내부리드(320)와 제2 내부리드(340)는 모두 칩 실장부(360)의 하변으로부터 동일한 방향으로 돌출하여 상기 칩 실장부(360) 내에 형성되어 있다. As shown in FIG. 6A, the junction portion 410 located at the upper side of the semiconductor chip 430 and the tip end portion of the first internal lead 320 are electrically connected to each other, and the junction portion 410 disposed at the lower side of the semiconductor chip 430. And the front end of the second inner lead 340 is electrically connected. Here, the first inner lead 320 and the second inner lead 340 both protrude in the same direction from the lower side of the chip mounting unit 360 and are formed in the chip mounting unit 360.

여기서, 테이프 배선 기판(300)의 파인피치(fine pitch)화를 위하여, 제1 내부리드(320)와 제2 내부리드(340)는 교대로 위치하는 것이 바람직하다. 물론, 도 4 및 도 6a에 도시된 제1 내부리드(320)와 제2 내부리드(340)의 순차적 배열에 본 발명이 한정되는 것은 아니다.Here, in order to fine pitch the tape wiring board 300, the first inner lead 320 and the second inner lead 340 may be alternately positioned. Of course, the present invention is not limited to the sequential arrangement of the first inner lead 320 and the second inner lead 340 shown in FIGS. 4 and 6A.

도 6a에 도시된 바와 같이, 제1 내부리드(320)의 피치(P1)는 측변 내부리드(330)의 피치(P3) 보다 크다. 바람직하게는, 제1 내부리드(320)의 피치(P1)는 측변 내부리드(330)의 피치(P3)의 1배를 초과하고 2배 미만이 되게 한다.As shown in FIG. 6A, the pitch P1 of the first inner lead 320 is larger than the pitch P3 of the side inner lead 330. Preferably, the pitch P1 of the first inner lead 320 is greater than one time and less than two times the pitch P3 of the side inner lead 330.

또한, 제2 내부리드(340)의 피치(P2)는 측변 내부리드(330)의 피치(P3) 보다 크다. 바람직하게는, 제2 내부리드(340)의 피치(P2)는 측변 내부리드(330)의 피치(P3)의 1배를 초과하고 2배 미만이 되게 한다.In addition, the pitch P2 of the second inner lead 340 is larger than the pitch P3 of the side inner lead 330. Preferably, the pitch P2 of the second inner lead 340 is greater than one time and less than two times the pitch P3 of the side inner lead 330.

도 6b는 본 발명의 다른 실시예에 따른 테이프 배선 기판의 부분평면도이다. 즉, 도 6b는 도 4의 A부분을 확대한 부분확대도이고, 테이프 배선 기판(300)의 내부리드(320, 330, 340)와 연결되는 반도체 칩(430)의 접합부를 도시하였다. 여기서, 도 4의 도면부호 320에 해당하는 제1 내부리드는 도 6b의 도면부호 325에 해당하고, 도 4의 도면부호 340에 해당하는 제2 내부리드는 도 6b의 도면부호 345에 해당한다.6B is a partial plan view of a tape wiring board according to another embodiment of the present invention. That is, FIG. 6B is an enlarged partial view of portion A of FIG. 4 and illustrates a junction of the semiconductor chip 430 connected to the inner leads 320, 330, and 340 of the tape wiring board 300. Here, the first inner lead corresponding to the reference numeral 320 of FIG. 4 corresponds to the reference numeral 325 of FIG. 6B, and the second inner lead corresponding to the reference numeral 340 of FIG. 4 corresponds to the reference numeral 345 of FIG. 6B.

도 6b에 도시된 바와 같이, 반도체 칩(430)의 상변에 위치한 접합부(410)와 제1 내부리드(325)의 선단부가 전기적으로 연결되고, 반도체 칩(430)의 하변에 위치한 접합부(410)와 제2 내부리드(345)의 선단부가 전기적으로 연결된다. 여기서, 상기 제1 내부리드(325)와 제2 내부리드(345)는 모두 칩 실장부(360)의 하변으로부터 동일한 방향으로 돌출하여 상기 칩 실장부(360) 내에 형성되어 있다. As shown in FIG. 6B, the junction portion 410 located at the upper side of the semiconductor chip 430 and the tip end portion of the first internal lead 325 are electrically connected to each other, and the junction portion 410 disposed at the lower side of the semiconductor chip 430. And the front end of the second inner lead 345 is electrically connected. Here, the first inner lead 325 and the second inner lead 345 both protrude in the same direction from the lower side of the chip mounting unit 360 and are formed in the chip mounting unit 360.

여기서, 테이프 배선 기판(300)의 파인피치(fine pitch)화를 위하여, 제1 내부리드(325)와 제2 내부리드(345)는 교대로 위치하는 것이 바람직하다. 물론, 도 4 및 도 6b에 도시된 제1 내부리드(325)와 제2 내부리드(345)의 순차적 배열에 본 발 명이 한정되는 것은 아니다.Here, in order to fine pitch the tape wiring board 300, the first inner lead 325 and the second inner lead 345 may be alternately positioned. Of course, the present invention is not limited to the sequential arrangement of the first inner lead 325 and the second inner lead 345 shown in Figs.

제1 내부리드(325) 및 제2 내부리드(345)는 선단부의 너비가 상기 선단부 이외의 너비보다 넓게 형성된다. 즉, 제1 내부리드(325) 및 제2 내부리드(345)의 선단부는 도 6a에 도시된 제1 내부리드(320) 및 제2 내부리드(345)의 선단부와 동일한 너비를 가지고, 제1 내부리드(325) 및 제2 내부리드(345)에서 상기 선단부 이외의 부분은 상기 선단부와 비교하여 너비를 좁게 형성하여, 도 6b에 도시된 제1 내부리드(325) 및 제2 내부리드(345)는 도 6b에 도시된 제1 내부리드(320) 및 제2 내부리드(345) 보다 파인피치(fine pitch)를 더욱 향상시킬 수 있다. 또한, 측변 내부리드(330)의 선단부도 상기 선단부 이외의 부분의 너비보다 넓게 형성할 수 있다.The first inner lead 325 and the second inner lead 345 are formed such that the width of the tip portion is wider than the width other than the tip portion. That is, the front ends of the first inner lead 325 and the second inner lead 345 have the same width as the front ends of the first inner lead 320 and the second inner lead 345 shown in FIG. 6A. In the inner lead 325 and the second inner lead 345, portions other than the tip portion have a smaller width than the tip portion, so that the first inner lead 325 and the second inner lead 345 shown in FIG. ) May further improve fine pitch than the first inner lead 320 and the second inner lead 345 shown in FIG. 6B. In addition, the tip portion of the side inner lead 330 may be formed wider than the width of the portion other than the tip portion.

도 6b에 도시된 바와 같이, 제1 내부리드(325)의 피치(P4)는 측변 내부리드(330)의 피치(P6) 보다 크다. 바람직하게는, 제1 내부리드(325)의 피치(P4)는 측변 내부리드(335)의 피치(P6)의 1배를 초과하고 2배 미만이 되게 한다.As shown in FIG. 6B, the pitch P4 of the first inner lead 325 is greater than the pitch P6 of the side inner lead 330. Preferably, the pitch P4 of the first inner lead 325 is greater than one time and less than two times the pitch P6 of the side inner lead 335.

또한, 제2 내부리드(345)의 피치(P5)는 측변 내부리드(335)의 피치(P6) 보다 크다. 바람직하게는, 제2 내부리드(345)의 피치(P5)는 측변 내부리드(335)의 피치(P6)의 1배를 초과하고 2배 미만이 되게 한다.In addition, the pitch P5 of the second inner lead 345 is larger than the pitch P6 of the side inner lead 335. Preferably, the pitch P5 of the second inner lead 345 is greater than one time and less than two times the pitch P6 of the side inner lead 335.

도 7a 및 도 7b는 본 발명의 일 실시예에 의한 반도체 칩이 실장된 테이프 배선 기판, 즉 반도체 칩 패키지의 단면도이다. 도 7a는 도 6a의 C-C선 또는 도 6b의 E-E선을 따라 절단한 단면도이다. 도 7b는 도 6a의 D-D선 또는 도 6b의 F-F선을 따라 절단한 단면도이다.7A and 7B are cross-sectional views of a tape wiring board on which a semiconductor chip is mounted, that is, a semiconductor chip package according to an embodiment of the present invention. FIG. 7A is a cross-sectional view taken along line C-C of FIG. 6A or line E-E of FIG. 6B. FIG. 7B is a cross-sectional view taken along the line D-D of FIG. 6A or the line F-F of FIG. 6B.

본 발명의 일 실시예에 따른 반도체 칩 패키지는, 도 7a 및 도 7b에 도시한 바와 같이, 반도체 칩(430)과, 테이프 배선 기판(300)으로 구성되어 있다. 반도체 칩(430)에는, 다수의 입출력용의 전극이 형성되어 있다. 이 전극은, 반도체 칩(430) 위에 형성되어 있는 전극패드(420)와, 그 전극패드(420) 위에 형성되어 있는 전도성 재질의 접합부(410)로 이루어진다.The semiconductor chip package according to the exemplary embodiment of the present invention includes a semiconductor chip 430 and a tape wiring board 300 as shown in FIGS. 7A and 7B. In the semiconductor chip 430, a plurality of electrodes for input / output are formed. The electrode is composed of an electrode pad 420 formed on the semiconductor chip 430 and a bonding portion 410 made of a conductive material formed on the electrode pad 420.

여기서, 상기 반도체 칩(430)은, 반도체 칩 패키지가 탑재되는 전자 기기(예를 들면, 액정 표시용 패널, 휴대 전화, 노트북형 컴퓨터 등)의 구동을 제어한다. Here, the semiconductor chip 430 controls the driving of an electronic device (for example, a liquid crystal display panel, a mobile phone, a notebook computer, etc.) in which the semiconductor chip package is mounted.

상기 전극패드(420)는 알루미늄 등의 도전성 재료로 형성되어 있다. The electrode pad 420 is made of a conductive material such as aluminum.

상기 테이프 배선 기판(300)과 반도체 칩(430)을 전기적으로 연결하는 접합부(410)로 금속범프가 사용될 수 있다. 상기 접합부(410)는 10㎛ ∼ 18㎛ 정도의 두께로 형성되어 있고, 금(Au), 구리(Cu) 및 솔더(solder) 등의 도전성 재료가 이용되고 있다. 상기 접합부(410)와 반도체 칩(430)의 주면에 형성되어 있는 전극패드(420)와의 접합은 열압착에 의해 이루어질 수 있다.Metal bumps may be used as the junction 410 that electrically connects the tape wiring board 300 and the semiconductor chip 430. The junction part 410 is formed in the thickness of about 10 micrometers-about 18 micrometers, and conductive materials, such as gold (Au), copper (Cu), and a solder, are used. The bonding between the junction 410 and the electrode pad 420 formed on the main surface of the semiconductor chip 430 may be performed by thermocompression bonding.

테이프 배선 기판(300)에서 배선패턴층(380)의 내부리드(320, 325, 330, 340, 345)와, 배선패턴층(380)의 내부리드(320, 325, 330, 340, 345)와 반도체 칩(430)과의 접합부(410) 및 반도체 칩(430)의 주면은 절연성 봉지수지(440)로 봉지된다. 상기 절연성 봉지수지(440)은 에폭시 수지 또는 실리콘 수지가 사용될 수 있다.The inner leads 320, 325, 330, 340 and 345 of the wiring pattern layer 380 and the inner leads 320, 325, 330, 340 and 345 of the wiring pattern layer 380 in the tape wiring board 300. The junction portion 410 of the semiconductor chip 430 and the main surface of the semiconductor chip 430 are encapsulated with an insulating encapsulation resin 440. The insulating encapsulation resin 440 may be an epoxy resin or a silicone resin.

도 6a, 도 6b 및 도 7a에 도시된 바와 같이, 테이프 배선 기판(300)의 제1 내부리드(320, 325)는 배선패턴층(380)으로부터 멀리 떨어져 있는 반도체 칩(430)의 전극패드(420)와 접합부(410)를 통하여 전기적으로 연결된다.As shown in FIGS. 6A, 6B, and 7A, the first internal leads 320 and 325 of the tape wiring board 300 may be disposed on the electrode pads of the semiconductor chip 430 far from the wiring pattern layer 380. It is electrically connected with the 420 and the junction 410.

도 6a, 도 6b 및 도 7b에 도시된 바와 같이, 테이프 배선 기판(300)의 제2 내부리드(340, 345)는 배선패턴층(380)으로부터 가까운 위치에 있는 반도체 칩(430)의 전극패드(410)와 접합부(410)를 통하여 전기적으로 연결된다.As shown in FIGS. 6A, 6B, and 7B, the second internal leads 340 and 345 of the tape wiring board 300 are disposed on the electrode pads of the semiconductor chip 430 located at a position close to the wiring pattern layer 380. It is electrically connected through the 410 and the junction 410.

본 발명의 일 실시예에 따른 테이프 배선 기판이 사용된 반도체 칩 패키지의 제조 방법, 즉, 반도체 칩(430)의 테이프 배선 기판(300)에의 실장 방법에 대하여 설명한다. 이하, 도 4 내지 도 7b를 참조하여 상세히 설명한다.A method of manufacturing a semiconductor chip package using a tape wiring board according to an embodiment of the present invention, that is, a method of mounting the semiconductor chip 430 on the tape wiring board 300 will be described. Hereinafter, a detailed description will be given with reference to FIGS. 4 to 7B.

도 7a 및 도 7b를 참조하면, 본 발명의 일 실시예에 의한 테이프 배선 기판(300)은 폴리이미드 수지와 같은 절연성 베이스 필름(390) 상에 도전성 금속재료, 예를 들면 동박을 라미네이팅(laminating)하고, 동박을 사진/식각공정(photo/etching)에 의해 선택적으로 식각하여 배선패턴층(380)이 형성된다. 그리고, 그 배선패턴층(380)이 솔더 레지스트(solder resist) 등으로 구성되는 보호막(310)으로 덮여 보호되고 있다. 그리고, 도 4에 도시된 바와 같이, 반도체 칩(430)과의 전기적인 연결을 위하여 배선패턴층(380)에 연결된 내부리드(320, 325, 330, 340, 345)가 보호막(310)으로부터 노출되어 칩 실장부(360)에까지 돌출된 구조를 갖는다. 여기서, 배선패턴층(380) 중에서 반도체 칩(430)과 전기적으로 접속하는 부분은 보호막(310)이 형성되어 있지 않는데, 이 부분을 칩 실장부(360)라 한다. 또한, 배선패턴층(380) 중에서 외부 액정 패널이나 인쇄회로기판 등과 같은 외부장치와 전기적으로 접속하는 외부리드(350)가 형성된 부분에도 보호막(310)이 형성되어 있지 않다.7A and 7B, the tape wiring board 300 according to an exemplary embodiment of the present invention may laminate a conductive metal material, for example, copper foil, on an insulating base film 390 such as polyimide resin. The copper foil is selectively etched by photo / etching to form the wiring pattern layer 380. The wiring pattern layer 380 is covered and protected by a protective film 310 made of a solder resist or the like. As shown in FIG. 4, the inner leads 320, 325, 330, 340, and 345 connected to the wiring pattern layer 380 are exposed from the protective layer 310 for electrical connection with the semiconductor chip 430. Thus, it has a structure that protrudes up to the chip mounting unit 360. Here, the protective film 310 is not formed in a portion of the wiring pattern layer 380 that is electrically connected to the semiconductor chip 430, which is referred to as a chip mounting unit 360. In addition, the passivation layer 310 is not formed in a portion of the wiring pattern layer 380 in which an external lead 350 that is electrically connected to an external device such as an external liquid crystal panel or a printed circuit board is formed.

도 7a 및 도 7b에 도시된 바와 같이, 본 발명의 일 실시예에 의한 반도체 칩 패키지는 테이프 배선 기판(300)에 접합부(410)가 형성된 반도체 칩(430)이 탭 기술로 실장되어 있는 구조를 갖는다. 일반적으로 COF는 절연 폴리이미드 필름(polyimide film) 위에 메탈 패턴(metal pattern)이 형성된 테이프 배선 기판(300)과, 금속범프와 같은 접합부(410)가 형성된 반도체 칩(430)을 본딩하는 접속 기술 또는 패키징방법을 말하며, 상기 테이프 배선 기판은 보통의 패키지공정에서 사용되는 리드 프레임(lead frame)과 같은 역할을 한다.As shown in FIGS. 7A and 7B, the semiconductor chip package according to the exemplary embodiment may have a structure in which a semiconductor chip 430 having a junction portion 410 formed on a tape wiring board 300 is mounted using a tap technique. Have In general, COF is a connection technology for bonding a tape wiring board 300 having a metal pattern on an insulating polyimide film and a semiconductor chip 430 having a junction portion 410 such as metal bumps formed thereon. Refers to a packaging method, and the tape wiring board serves as a lead frame used in a normal packaging process.

테이프 배선 기판(300)에 대하여 반도체 칩(430)의 위치 정렬을 행한다. 즉, 접합부(410)가, 대응하는 배선패턴층(380)의 내부리드(320, 325, 330, 340, 345)에 합치하도록 위치 정렬을 행한다. 계속해서, 본딩 툴(tool)을 이용하여, 열 압착함으로써, 접합부(410)와 배선패턴층(380)을 접합한다. 즉, 전극패드(420)에 형성된 접합부(410)와 테이프 배선 기판(300)의 배선패턴층(380)의 내부리드(320, 325, 330, 340, 345)가 접합되어 반도체 칩(430)이 실장된다. The semiconductor chip 430 is aligned with respect to the tape wiring board 300. That is, the junction part 410 performs position alignment so that the junction part 410 may correspond with the inner lead 320, 325, 330, 340, 345 of the corresponding wiring pattern layer 380. FIG. Subsequently, the bonding portion 410 and the wiring pattern layer 380 are bonded by thermocompression bonding using a bonding tool. That is, the junction part 410 formed on the electrode pad 420 and the inner leads 320, 325, 330, 340, and 345 of the wiring pattern layer 380 of the tape wiring board 300 are bonded to each other to form the semiconductor chip 430. It is mounted.

반도체 칩(430)과, 테이프 배선 기판(300)의 전기적인 접합 부위 및 반도체 칩(430)의 주면과 측면 및 노출된 내부리드(320, 325, 330, 340, 345)는 포팅 수지(potting resin) 등으로 형성되는 봉지수지(440)에 의해 외부환경으로부터 보호된다. 예를 들면, 에폭시 수지나 실리콘 수지 등의 재료로 이루어지는 열 경화성 수지를 이용하여 반도체 칩(430)과 테이프 배선 기판(300)을 수지 밀봉한다. 이 수지 밀봉은, 예를 들면 노즐에 의해 반도체 칩(430)의 주위의 1변 내지 3변(4변의 밀봉은, 공기가 빠져나갈 길이 없기 때문에 불가능함)에 상기 수지를 도포한다. 그리고, 봉지수지(440)를 반도체 칩(430)과 테이프 배선 기판(300) 사이에 유입시켜, 리플로우(reflow) 방식 등에 의해 열을 가하여 봉지수지(440)를 경화시킨다. 상기 봉지수지(440)에는, 자외선 경화성 수지를 이용하여도 된다. 이 경우, 수지를 경화시키기 위해서, 자외선을 조사한다. The semiconductor chip 430, the electrical bonding portion of the tape wiring board 300, the main surface and the side surface of the semiconductor chip 430, and the exposed internal leads 320, 325, 330, 340, and 345 are potting resins. It is protected from the external environment by the encapsulation resin 440 is formed of. For example, the semiconductor chip 430 and the tape wiring board 300 are resin-sealed using the thermosetting resin which consists of materials, such as an epoxy resin and a silicone resin. This resin seal | sticker apply | coats the said resin to the 1 side-3 sides (four side sealing is impossible because air has no way to escape) around the semiconductor chip 430 with a nozzle, for example. The encapsulating resin 440 is introduced between the semiconductor chip 430 and the tape wiring board 300, and heat is applied by a reflow method to cure the encapsulating resin 440. An ultraviolet curable resin may be used for the encapsulation resin 440. In this case, ultraviolet rays are irradiated in order to cure the resin.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상술한 바와 같이 본 발명에 따른 테이프 배선 기판과, 그를 이용한 반도체 칩 패키지 및 그를 이용한 액정표시장치에 의하면, 반도체 칩의 마주보는 양변에 형성된 접속부와 연결되는 내부리드를 동일한 방향으로 형성하여 배선패턴층의 형성되는 공간을 축소함으로써, 관련기술보다 소형화된 테이프 배선 기판과, 그를 이용한 반도체 칩 패키지 및 그를 이용한 액정표시장치를 제공할 수 있다.As described above, according to the tape wiring board according to the present invention, the semiconductor chip package using the same, and the liquid crystal display device using the same, the wiring pattern layer is formed by forming internal leads connected to the connection portions formed on opposite sides of the semiconductor chip in the same direction. By reducing the space to be formed, it is possible to provide a tape wiring board, a semiconductor chip package using the same, and a liquid crystal display device using the same.

Claims (18)

반도체 칩이 실장되는 칩 실장부를 포함하며 절연성 재질로 이루어진 베이스 필름; A base film including a chip mounting portion on which a semiconductor chip is mounted and made of an insulating material; 상기 베이스 필름 상에 형성되고, 상기 칩 실장부의 제1 변에서 상기 제1 변과 대향하는 제2 변 방향으로 신장된 제1 내부리드를 가지는 제1 배선 패턴층;A first wiring pattern layer formed on the base film and having a first inner lead extending from a first side of the chip mounting unit in a second side direction opposite to the first side; 상기 베이스 필름 상에 형성되고 상기 칩 실장부의 상기 제1 변에서 상기 제2 변 방향으로 신장되고, 신장된 길이가 상기 제1 내부리드보다 긴 제2 내부리드를 가지는 제2 배선패턴층; 및A second wiring pattern layer formed on the base film and extending in the direction of the second side from the first side of the chip mounting portion and having a second inner lead having an extended length longer than the first inner lead; And 상기 제1 내부리드와 상기 제2 내부리드가 노출되도록 상기 제1 및 제2 배선 패턴층 상에 형성된 보호막을 포함하며,A protective film formed on the first and second wiring pattern layers to expose the first internal lead and the second internal lead, 상기 제1 및 제2 내부리드의 몸체부는 상기 제1 및 제2 내부리드의 선단부보다 작은 너비를 가지고,Body portions of the first and second inner lead has a width smaller than the tip portion of the first and second inner lead, 상기 칩 실장부의 상기 제2 변에는 내부리드가 형성되어 있지 않은 테이프 배선 기판.The tape wiring board in which the internal lead is not formed in the said 2nd side of the said chip mounting part. 제 1항에 있어서,The method of claim 1, 상기 제1 내부리드와 제2 내부리드가 교대로 위치하는 것을 특징으로 하는 테이프 배선 기판.And the first inner lead and the second inner lead are alternately positioned. 제 2항에 있어서,The method of claim 2, 상기 테이프 배선 기판은 상기 베이스 필름의 제1 변 및 제2 변과 직교하는 제3 변 및 제4 변을 가지며, 상기 베이스 필름 상에 형성되고 상기 제3 변에서 상기 제4 변 방향으로 신장된 제3 내부리드를 가지는 제3 배선패턴층; 및 상기 베이스 필름 상에 형성되고 상기 제4 변에서 상기 제3 변 방향으로 신장된 제4 내부리 드를 가지는 제4 배선패턴층을 더 포함하는 것을 특징으로 하는 테이프 배선 기판.The tape wiring board has a third side and a fourth side orthogonal to the first side and the second side of the base film, and are formed on the base film and extended in the fourth side direction from the third side. A third wiring pattern layer having three internal leads; And a fourth wiring pattern layer formed on the base film and having a fourth inner lead extending in the third side direction from the fourth side. 삭제delete 제 3항에 있어서,The method of claim 3, wherein 상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치보다 큰 것을 특징으로 하는 테이프 배선 기판.The pitch of the first wiring pattern layer and the second wiring pattern layer is larger than the pitch of the third wiring pattern layer and the fourth wiring pattern layer, the tape wiring board. 제 5항에 있어서,The method of claim 5, 상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치의 1배를 초과하고 2배 미만인 것을 특징으로 하는 테이프 배선 기판.And the pitch of the first wiring pattern layer and the second wiring pattern layer is greater than one and less than twice the pitch of the third wiring pattern layer and the fourth wiring pattern layer. 반도체 칩이 실장되는 칩 실장부를 포함하며 절연성 재질로 이루어진 베이스 필름;A base film including a chip mounting portion on which a semiconductor chip is mounted and made of an insulating material; 상기 베이스 필름 상에 형성되고, 상기 칩 실장부의 제1 변에서 상기 제1 변과 대향하는 제2 변 방향으로 신장된 제1 내부리드를 가지는 제1 배선패턴층;A first wiring pattern layer formed on the base film and having a first inner lead extending in a second side direction opposite to the first side at a first side of the chip mounting unit; 상기 베이스 필름 상에 형성되고 상기 칩 실장부의 상기 제1 변에서 상기 제2 변 방향으로 신장되고, 신장된 길이가 상기 제1 내부리드보다 긴 제2 내부리드를 가지는 제2 배선패턴층;A second wiring pattern layer formed on the base film and extending in the direction of the second side from the first side of the chip mounting portion and having a second inner lead having an extended length longer than the first inner lead; 상기 제1 내부리드와 상기 제2 내부리드가 노출되도록 상기 제1 및 제2 배선 패턴층 상에 형성된 보호막; 및A passivation layer formed on the first and second wiring pattern layers to expose the first inner lead and the second inner lead; And 주면에 배치된 다수의 전극패드에 접합부가 형성되어 있고, 상기 접합부에 의해 상기 제1 및 제2 내부리드의 선단부와 접합하여 실장된 반도체 칩을 포함하며,A junction portion is formed in a plurality of electrode pads disposed on a main surface, and includes a semiconductor chip mounted by joining the tip portion of the first and second internal leads by the junction portion. 상기 제1 및 제2 내부리드의 몸체부는 상기 제1 및 제2 내부리드의 선단부보다 작은 너비를 가지고,Body portions of the first and second inner lead has a width smaller than the tip portion of the first and second inner lead, 상기 칩 실장부의 상기 제2 변에는 내부리드가 형성되어 있지 않은 반도체 칩 패키지.The semiconductor chip package in which an internal lead is not formed in the said 2nd side of the said chip mounting part. 제 7항에 있어서,The method of claim 7, wherein 상기 제1 내부리드와 제2 내부리드가 교대로 위치하는 것을 특징으로 하는 반도체 칩 패키지.And the first inner lead and the second inner lead are alternately positioned. 제 8항에 있어서,The method of claim 8, 상기 테이프 배선 기판은 상기 베이스 필름의 제1 변 및 제2 변과 직교하는 제3 변 및 제4 변을 가지며, 상기 베이스 필름 상에 형성되고 상기 제3 변에서 상기 제4 변 방향으로 신장된 제3 내부리드를 가지는 제3 배선패턴층; 및 상기 베이스 필름 상에 형성되고 상기 제4 변에서 상기 제3 변 방향으로 신장된 제4 내부리드를 가지는 제4 배선패턴층을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.The tape wiring board has a third side and a fourth side orthogonal to the first side and the second side of the base film, and are formed on the base film and extended in the fourth side direction from the third side. A third wiring pattern layer having three internal leads; And a fourth wiring pattern layer formed on the base film and having a fourth internal lead extending from the fourth side to the third side direction. 삭제delete 제 9항에 있어서,The method of claim 9, 상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치보다 큰 것을 특징으로 하는 반도체 칩 패키지.The pitch of the first wiring pattern layer and the second wiring pattern layer is greater than the pitch of the third wiring pattern layer and the fourth wiring pattern layer, the semiconductor chip package. 제 11항에 있어서,The method of claim 11, 상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치의 1배를 초과하고 2배 미만인 것을 특징으로 하는 반도체 칩 패키지.The pitch of the first wiring pattern layer and the second wiring pattern layer is a semiconductor chip package, characterized in that more than 1 times and less than twice the pitch of the third wiring pattern layer and the fourth wiring pattern layer. 컬러 필터 기판과 TFT 기판 사이에 액정이 주입되어 형성되며 외부에서 전기적 신호를 입력받아 정보를 디스플레이하는 액정표시패널;A liquid crystal display panel formed by injecting a liquid crystal between the color filter substrate and the TFT substrate and receiving an electrical signal from the outside to display information; 상기 액정표시패널의 일 측면에 이격되어 배치되는 인쇄회로기판;A printed circuit board spaced apart from one side of the liquid crystal display panel; 일단이 상기 액정표시패널에 부착되고 타단이 상기 인쇄회로기판에 부착되는 제1 반도체 칩 패키지; 및A first semiconductor chip package having one end attached to the liquid crystal display panel and the other end attached to the printed circuit board; And 일단이 상기 액정표시패널의 일 측면과 수직한 타 측면에 부착되는 제2 반도체 칩 패키지를 포함하며,A second semiconductor chip package having one end attached to the other side of the liquid crystal display panel perpendicular to one side of the liquid crystal display panel; 상기 제2 반도체 칩 패키지는, 반도체 칩이 실장되는 칩 실장부를 포함하며 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고, 상기 칩 실장부의 제1 변에서 상기 제1 변과 대향하는 제2 변 방향으로 신장된 제1 내부리드를 가지는 제1 배선패턴층과, 상기 베이스 필름 상에 형성되고 상기 칩 실장부의 상기 제1 변에서 상기 제2 변 방향으로 신장되고 신장된 길이가 상기 제1 내부리드보다 긴 제2 내부리드를 가지는 제2 배선패턴층과, 상기 제1 내부리드와 상기 제2 내부리드가 노출되도록 상기 제1 및 제2 배선 패턴층 상에 형성된 보호막과, 주면에 배치된 다수의 전극패드에 접합부가 형성되어 있고, 상기 접합부에 의해 상기 제1 및 제2 내부리드의 선단부와 접합하여 실장된 반도체 칩으로 구성되고,The second semiconductor chip package may include a base film on which the semiconductor chip is mounted and formed of an insulating material, and formed on the base film and opposed to the first side on the first side of the chip mounting part. A first wiring pattern layer having a first inner lead extending in two side directions, and a length formed on the base film and extending in the second side direction from the first side of the chip mounting portion and extending in the second side direction; A second wiring pattern layer having a second inner lead longer than an inner lead, a protective film formed on the first and second wiring pattern layers to expose the first inner lead and the second inner lead, and a main surface Bonding portions are formed in the plurality of electrode pads, and the bonding portions are formed of semiconductor chips bonded to the front ends of the first and second internal leads and mounted. 상기 제1 및 제2 내부리드의 몸체부는 상기 제1 및 제2 내부리드의 선단부보다 작은 너비를 가지고,Body portions of the first and second inner lead has a width smaller than the tip portion of the first and second inner lead, 상기 칩 실장부의 상기 제2 변에는 내부리드가 형성되어 있지 않은 액정표시장치.And an internal lead is not formed on the second side of the chip mounting portion. 제 13항에 있어서,The method of claim 13, 상기 제1 내부리드와 제2 내부리드가 교대로 위치하는 것을 특징으로 하는 액정표시장치.And the first inner lead and the second inner lead are alternately positioned. 제 14항에 있어서,The method of claim 14, 상기 테이프 배선 기판은 상기 베이스 필름의 제1 변 및 제2 변과 직교하는 제3 변 및 제4 변을 가지며, 상기 베이스 필름 상에 형성되고 상기 제3 변에서 상기 제4 변 방향으로 신장된 제3 내부리드를 가지는 제3 배선패턴층; 및 상기 베이스 필름 상에 형성되고 상기 제4 변에서 상기 제3 변 방향으로 신장된 제4 내부리드를 가지는 제4 배선패턴층을 더 포함하는 것을 특징으로 하는 액정표시장치.The tape wiring board has a third side and a fourth side orthogonal to the first side and the second side of the base film, and are formed on the base film and extended in the fourth side direction from the third side. A third wiring pattern layer having three internal leads; And a fourth wiring pattern layer formed on the base film and having a fourth inner lead extending from the fourth side in the third side direction. 삭제delete 제 15항에 있어서,The method of claim 15, 상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치보다 큰 것을 특징으로 하는 액정표시장치.The pitch of the first wiring pattern layer and the second wiring pattern layer is larger than the pitch of the third wiring pattern layer and the fourth wiring pattern layer. 제 17항에 있어서,The method of claim 17, 상기 제1 배선패턴층 및 제2 배선패턴층의 피치는 상기 제3 배선패턴층 및 제4 배선패턴층의 피치의 1배를 초과하고 2배 미만인 것을 특징으로 하는 액정표시장치.And the pitch of the first wiring pattern layer and the second wiring pattern layer is greater than one time and less than two times the pitch of the third wiring pattern layer and the fourth wiring pattern layer.
KR1020030077583A 2003-11-04 2003-11-04 Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof KR100587466B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030077583A KR100587466B1 (en) 2003-11-04 2003-11-04 Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077583A KR100587466B1 (en) 2003-11-04 2003-11-04 Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof

Publications (2)

Publication Number Publication Date
KR20050042924A KR20050042924A (en) 2005-05-11
KR100587466B1 true KR100587466B1 (en) 2006-06-09

Family

ID=37243749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077583A KR100587466B1 (en) 2003-11-04 2003-11-04 Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof

Country Status (1)

Country Link
KR (1) KR100587466B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761853B1 (en) * 2006-07-18 2007-09-28 삼성전자주식회사 Repairable and scalable filter, filter-embedded tape distribution substrate and display panel assembly with the same
CN115113425A (en) * 2022-08-03 2022-09-27 长电科技（滁州）有限公司 Packaging structure of liquid crystal display and preparation method

Also Published As

Publication number Publication date
KR20050042924A (en) 2005-05-11

Similar Documents

Publication Publication Date Title
KR101535223B1 (en) Tape wiring substrate, chip on film package and device assembly including the same
US10903127B2 (en) Film for a package substrate
KR100652519B1 (en) Tape substrate comprising dual metal layer and chip on film package using the same
US7750457B2 (en) Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus
US11133262B2 (en) Semiconductor packages and display devices including the same
KR100541649B1 (en) Tape circuit substrate and semiconductor chip package using thereof
EP0680082A1 (en) Structure and method for mounting semiconductor device and liquid crystal display device
KR20040033264A (en) Circuit board, mounting structure of a ball grid array, and electro-optical device and electronic apparatus
JP2005311321A (en) Semiconductor device and its manufacturing method, and liquid crystal module/semiconductor module provided with the semiconductor device
US8339561B2 (en) Wiring substrate, tape package having the same, and display device having the same
US20110186993A1 (en) Semiconductor module and portable apparatus provided with semiconductor module
US20090065934A1 (en) Wiring substrate, tape package having the same, display device having the tape package, method of manufacturing the wiring substrate, method of manufacturing a tape package having the same and method of manufacturing a display device having the tape package
US20030173108A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic equipment
KR100644028B1 (en) Semiconductor chip and semiconductor chip package
KR100632472B1 (en) Microelectronic device chip having a fine pitch bump structure having non-conductive sidewalls, a package thereof, a liquid crystal display device comprising the same, and a manufacturing method thereof
CN103972201A (en) Package structure and display module
KR101008973B1 (en) Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof
TWI429033B (en) Chip package structure and packaging method
KR102491107B1 (en) Film packages, Chip on film packages and Package modules
KR100587466B1 (en) Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof
KR20020065705A (en) Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof
KR20120063202A (en) Semiconductor package and display panel assembly having the same
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
KR100196119B1 (en) Semiconductor device and manufacturing method thereof and electron device
KR102378493B1 (en) Film for package substrate, semiconductor package, display device and methods of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee