KR100585931B1 - 라우터의 라인 카드에서의 부하 분산 장치 - Google Patents

라우터의 라인 카드에서의 부하 분산 장치 Download PDF

Info

Publication number
KR100585931B1
KR100585931B1 KR1020010031215A KR20010031215A KR100585931B1 KR 100585931 B1 KR100585931 B1 KR 100585931B1 KR 1020010031215 A KR1020010031215 A KR 1020010031215A KR 20010031215 A KR20010031215 A KR 20010031215A KR 100585931 B1 KR100585931 B1 KR 100585931B1
Authority
KR
South Korea
Prior art keywords
data
packet
router
input
line card
Prior art date
Application number
KR1020010031215A
Other languages
English (en)
Other versions
KR20020092552A (ko
Inventor
박재우
이규호
이형호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020010031215A priority Critical patent/KR100585931B1/ko
Publication of KR20020092552A publication Critical patent/KR20020092552A/ko
Application granted granted Critical
Publication of KR100585931B1 publication Critical patent/KR100585931B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/12Avoiding congestion; Recovering from congestion
    • H04L47/125Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/60Router architectures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00Network arrangements or protocols for supporting network services or applications
    • H04L67/01Protocols
    • H04L67/10Protocols in which an application is distributed across nodes in the network
    • H04L67/1001Protocols in which an application is distributed across nodes in the network for accessing one among a plurality of replicated servers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 라우터의 라인 카드에서의 부하 분산 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 전송선로로부터 입력되는 데이터를 다수의 상용 프로세서가 병렬 처리할 수 있도록 패킷을 적절히 분산시키고, 패킷의 전달 순서를 유지시켜 데이터 패킷이 입력된 순서대로 처리되도록 하기 위한, 라우터의 라인 카드에서의 부하 분산 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 라우터의 라인카드에서의 부하 분산 장치에 있어서, 전송 선로를 통해 패킷 형태로 입력된 데이터 및 제어신호를 확인하고, 해당 제어신호에 따라 입력 데이터를 적어도 2개 이상의 네트워크 프로세서에서 병렬 처리되도록 분산시키고, 외부로 데이터 패킷의 전송 금지를 요구하기 위한 부하 분산 로직 수단; 및 상기 부하 분산 로직 수단으로부터 분산되어 입력된 데이터를 입력된 순서대로 처리되도록 제어하여 대응되는 각 네트워크 프로세서로 전송하며, 설정된 크기이상 데이터가 저장될 경우 상기 부하 분산 로직 수단으로 데이터의 전송 금지를 요구하기 위한 적어도 2 개 이상의 출력 제어 로직 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 라우터의 라인카드 등에 이용됨.
부하 분산 장치, 라인 카드, 부하 분산 로직, 데이터 패킷, 라우터

Description

라우터의 라인 카드에서의 부하 분산 장치{Apparatus of load balance in a line card of router}
도 1 은 본 발명에 적용되는 라인 카드 장치의 일실시예 구성도.
도 2a는 도 1에 도시된 다중화(MUX) 모듈의 일실시예 상세 구성도.
도 2b는 본 발명에 따른 라우터의 라인 카드에서의 부하 분산 장치의 일실시예 구성도.
도 3은 도 2b에 도시된 부하 분산 장치의 부하 분산 로직부의 일실시예 상세 구성도.
*도면의 주요 부분에 대한 부호의 설명
111 : 네트워크 프로세서 112 : 다중화(MUX) 모듈
113 : 부하 분산 장치 114 : 패킷 변환 모듈
115 : 물리 계층 정합 장치 116 : CPU 모듈
117 : 검색 중계 장치 118 : 검색 엔진
119 : 메모리 120 : 백 플레인
본 발명은 라우터의 라인 카드에서의 부하 분산 장치에 관한 것으로, 더욱 상세하게는 전송선로로부터 입력되는 데이터를 다수의 상용 프로세서가 병렬 처리할 수 있도록 패킷을 적절히 분산시켜 패킷의 전달 순서를 유지시켜 데이터 패킷이 입력된 순서대로 처리되도록 하기 위한, 라우터의 라인 카드에서의 부하 분산 장치에 관한 것이다.
일반적으로, 부하 분산 로직에서 패킷을 할당하는 방법으로는 다음과 같은 방법들이 있다.
패킷을 교대로 각각의 FIFO(First In First Out, 이하 "FIFO"라 함)에 배분하는 방법, 비교적 균등한 일정시간을 네트워크 프로세서의 입력 FIFO에 할당하여 지정된 시간동안 데이터를 지정된 FIFO로 전송하는 방법, 패킷들을 FIFO 버퍼의 양이 일정크기가 될 때까지 입력버퍼에 채운 후 다른 네트워크 프로세서의 FIFO로 교대로 전환하여 할당하는 방법, 한쪽 FIFO에 우선순위를 주어 FIFO 포화상태(FULL)가 발생할 경우 다른 FIFO로 전환하고 우선순위가 있는 FIFO가 FIFO 포화상태(FULL)가 아닌 경우 바로 전환하여 할당하는 방법 및 패킷 입력속도가 네크워크 프로세서의 패킷 처리 속도보다 낮은 속도로 입력될 경우에는 빈 FIFO로 패킷을 보내는 방법이 있다.
그러나, 이와 같은 방법으로 패킷을 할당할 경우, 네트워크 프로세서에서 부하의 불균형이 발생하거나, 크기가 큰 패킷이 한쪽으로만 몰려서 패킷 손실이 발생 할 수 있고, 하나의 소스로부터 온 연속된 패킷이 한쪽 네트워크 프로세서로 가지 않고 여러 프로세서로 분산되는 경우에는 입력된 순서대로 패킷을 처리하지 못하고 나중에 온 패킷을 먼저 처리함으로써 패킷의 순서가 바뀌는 등의 문제점이 있었다.
또한, 종래에는 라우터의 라인 카드에서 데이터 패킷을 처리하기 위하여 ASIC(Application Specific Integrated Chip)으로 구성된 전용 포워딩 엔진(Forwarding Engine)을 이용하였으나, ASIC은 프로그램 가능한 소자가 아니기 때문에 일단 한번 제작되고 나면 그 기능의 변경이 어렵다는 문제점이 있어, 프로그램이 가능한 상용 프로세서를 이용하여 라인 카드를 설계하는 방법이 이용되기 시작했다.
그렇지만, 이러한 상용 프로세서는 저속 전송 선로의 데이터를 실시간으로 처리할 수는 있으나, 고속 링크에서의 데이터 처리가 어려운 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 전송선로로부터 입력되는 데이터를 다수의 상용 프로세서가 병렬 처리할 수 있도록 패킷을 적절히 분산시켜 패킷의 전달 순서를 유지시켜 데이터 패킷이 입력된 순서대로 처리되도록 하기 위한, 라우터의 라인 카드에서의 부하 분산 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 라우터의 라인카드에서의 부하 분산 장치에 있어서, 전송 선로를 통해 패킷 형태로 입력된 데이터 및 제어신호를 확인하고, 해당 제어신호에 따라 입력 데이터를 적어도 2개 이상의 네트워크 프로세서에서 병렬 처리되도록 분산시키고, 외부로 데이터 패킷의 전송 금지를 요구하기 위한 부하 분산 로직 수단; 및 상기 부하 분산 로직 수단으로부터 분산되어 입력된 데이터를 입력된 순서대로 처리되도록 제어하여 대응되는 각 네트워크 프로세서로 전송하며, 설정된 크기이상 데이터가 저장될 경우 상기 부하 분산 로직 수단으로 데이터의 전송 금지를 요구하기 위한 적어도 2 개 이상의 출력 제어 로직 수단을 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 적용되는 라인 카드 장치의 일실시예 구성도이다.
도 1 에 도시된 바와 같이, 본 발명에 따른 라인 카드 장치는, 네트워크 프로세서(111), 다중화(MUX) 모듈(112), 부하 분산 장치(113), 패킷 변환 모듈(114), 물리 계층 정합 장치(115), CPU(Central Processing Unit) 모듈(116), 검색 중계 장치(117), 검색 엔진(118), 메모리(119) 및 백 플레인(120)을 구비한다.
상기 각 구성부의 상세 구성 및 동작을 살펴보면 다음과 같다.
상기 물리 계층 정합 장치(115)로부터 입력된 패킷 데이터는 상기 물리 계층 정합 장치(115)와 링크 계층간의 인터페이스 표준에서 정의된 신호 규격을 지키며 패킷 변환 모듈(114)로 전달된다.
그러면, 상기 패킷 변환 모듈(114)에서는 입력된 패킷 데이터를 상용 프로세서에서 요구하는 인터페이스 사양에 맞도록 패킷의 전후에 제어 워드를 추가하며, 또한 다중화(MUX) 모듈(112)에서 출력된 패킷으로부터 패킷의 전후에 있는 제어 워드를 제거하여 상기 물리 계층 정합 장치(115)의 인터페이스 표준에 맞도록 제어 워드의 정보를 인터페이스 신호로 변환한다.
상기 패킷 변환 모듈(114)에서 변환된 패킷은 부하 분산 장치(113)를 통하여 각각의 네트워크 프로세서(111)로 할당된다. 상기 네트워크 프로세서(111)에서는 할당받은 패킷을 처리한 후, 스위치 인터페이스를 통하여 패킷 스위칭 엔진으로 데이터를 전송한다. 즉, 상기 네크워크 프로세서(111)는 포워딩 엔진의 역할을 한다.
여기서, 상기 스위칭 엔진은 1개의 라인 카드에 2개의 포트가 연결되어 있으므로, 여러 개의 포트를 1개의 논리적인 포트로 할당하는 포트 트렁킹(Port trunking)기능에 의해서 단일 라인 카드 포트로 인식하여 스위칭 기능을 수행한다.
상기 CPU 모듈(116)에서는 라인 카드 각 부분의 초기화 및 상태 체크를 담당하고, 라우터의 시스템 CPU 카드와 백 플레인(120)을 통한 통신을 하여, 초기화 데이터 및 카드의 상태 데이터를 주고 받는다.
한편, 분산형 라우터 구조에서는 각각의 라인 카드가 포워딩 테이블과 포워딩 엔진을 가진다.
상기 포워딩 테이블은 라우팅 프로토콜을 수행하는 시스템 CPU에서 테이블 항목을 추가, 수정, 삭제할 경우, 각각 해당 명령을 상기 백 플레인(120)을 통하여 네트워크 프로세서(111)로 전송하며, 그러면 상기 네트워크 프로세서(111)는 해당 명령을 수행하고 검색 엔진(118)과 메모리(119)에 저장된 테이블의 내용을 수정한다.
상기 검색 엔진(118)에서는 CIDR(Classless Inter Domain Routing)에서 LPM(Longest Prefix Match : 최대 유효 정합) 검색 기능을 수행하고, 패킷의 다음 목적지 어드레스를 지정하는 포인터를 구하는 역할을 한다.
상기 검색 중계 장치(117)에서는 상기 검색 엔진(118)에서 구해진 포인터를 이용하여 메모리(119)에서 패킷을 전달할 다음 노드의 어드레스를 구하고, 그 결과를 상기 네트워크 프로세서(111)로 전달한다. 이 때, 상기 검색 중계 장치(117)는 하나의 검색 엔진(118)에 2개 이상의 네트워크 프로세서(111)가 접근할 경우 이를 중계하는 로직으로 구성되어 있어, 각각의 네트워크 프로세서(111)에서 보낸 명령을 수신한 순서대로 실행한다.
그리고, 실행된 결과를 다시 해당 네트워크 프로세서(111)로 전송한다.
상기 다중화(MUX) 모듈(112)에서는 출력 패킷에 대해서 2개의 네트워크 프로세서(111)로부터 보내진 순서대로 패킷 변환 모듈(114)로 전송한다.
도 2a는 도 1에 도시된 다중화(MUX) 모듈의 일실시예 상세 구성도이다.
도 2a에 도시된 바와 같이, 다중화(MUX) 모듈(112)은 2개의 FIFO(231, 233)와 1개의 FIFO 제어 로직부(232)를 포함한다.
여기서, 상기 FIFO 제어 로직부(232)는 각 네트워크 프로세서(111)를 통해 입력되어 각 FIFO(231, 233)에 저장된 데이터를 순서에 의해 패킷 변환 모듈(114)로 출력되도록 제어한다.
도 2b는 본 발명에 따른 라우터의 라인 카드에서의 부하 분산 장치의 일실시예 구성도이다.
도 2b에 도시된 바와 같이, 본 발명에 따른 라우터의 라인 카드에서의 부하 분산 장치(113)는 부하 분산 로직부(222), 출력 제어 로직부(221) 및 FIFO(220)를 포함한다.
도 2b 의 구성을 통하여 각 구성부의 동작을 좀 더 상세히 살펴보기로 한다.
먼저, 물리 계층 정합 장치(도 1의 115)로부터 입력된 패킷 데이터는 패킷 변환 모듈(114)을 통과하면서 패킷의 전후에 패킷 헤더 제어 워드와 패킷 엔드 제어 워드가 추가되어 부하 분산 장치(도 1의 113)의 부하 분산 로직부(222)로 전송되며, 출력시에는 반대로 패킷 전후의 제어 워드를 제거한 후 패킷만을 물리 계층 정합 장치(115)로 전송한다.
또한, 상기 패킷 변환 모듈(114)은, 상기 부하 분산 로직부(222)로부터 전송 금지 제어 신호가 입력될 경우에는 상기 물리 계층 정합 장치(115)로 같은 신호를 보내는 역할도 수행한다.
이 때, 상기 부하 분산 로직부(222)와 각각의 네트워크 프로세서(도 1 의 111)의 사이에는 FIFO(First In First Out, 220)를 둔다.
여기서, 부하 분산 장치(도 1 의 113)의 출력 제어 로직부(221)는 FIFO(220)의 입력 제어 신호와는 독립적으로 작동하는데, 상기 각 FIFO(220)내에 데이터가 있을 경우에는 네트워크 프로세서(111)로 그 데이터를 전송하고, 비어 있을 경우에는 데이터를 전송하지 않는다.
상기 네트워크 프로세서(111)로부터 데이터를 더 이상 수신할 수 없다는 신호가 입력될 때에도 상기 FIFO(220)의 데이터를 보내지 않고, 상기 FIFO(220)는 데이터가 CPU 모듈(도 1 의 116)에서 초기화시킨 지정된 크기 이상 채워졌을 경우에 전송 금지 제어 신호를 활성화하여 출력한다.
상기 전송 금지 제어 신호가 활성화된 경우 해당 FIFO(220)는 데이터를 보내지 않는 대신 다른 FIFO(220)로 전환하게 되는데, 만일 다른 FIFO(220)도 전송 금지 제어 신호가 활성화된 경우에는 데이터를 어느쪽 FIFO(220)로도 보낼 수 없으므로, 상기 패킷 변환 모듈(114)로 전송 금지 제어 신호를 보내 데이터를 더 이상 전송하지 않도록 한다.
상기 부하 분산 로직부(222)에서는 패킷 헤더 제어워드를 통해 해당 데이터 패킷이 FIFO(220)에 입력되어야 할 때 어떤 FIFO로 데이터를 전송해야 하는지를 결정하며, 상기 FIFO(220)에서 데이터가 출력시에 패킷의 앞부분에 있는 제어워드에 따라 해당 데이터를 부하 분산 로직부(222)에서 받아들인다.
도 3은 본 발명에 따른 부하 분산 장치의 부하 분산 로직부의 일실시예 상세 구성도이다.
도 3에 도시된 바와 같이, 상기 부하 분산 로직부(222)는 흐름 제어 로직부(314), FIFO 선택 로직부(315), 어드레스 테이블(316), FIFO 제어 로직부(317) 및 테이블 갱신부(318)를 포함한다.
상기 어드레스 테이블(316)은 IP 주소와 FIFO(220)의 번호를 한 쌍의 데이터로 가지고 있는 테이블 구조로 구성되어, 흐름 제어 로직부(314)로부터 주소가 입력되면 같은 주소의 데이터가 이미 있는 경우 해당하는 우선순위가 가장 높은 데이터가 있는 테이블의 주소와 데이터 일치(Data Match) 신호를 활성화하여 흐름 제어 로직부(314)로 출력한다.
상기 어드레스 테이블(316)은 여러 개의 주소 데이터가 일치하는 경우(Multiple Match)에는 가장 최근에 추가된 주소, FIFO번호 데이터 쌍이 가장 높은 우선순위를 갖는다. 그러나, 일치하는 주소가 없을 경우에는 데이터 일치신호를 비활성화시킨다.
상기 흐름 제어 로직부(314)에서는 입력된 패킷으로부터 소스 IP 주소를 추출한 후 어드레스 테이블(316)로 주소를 보낸 후 일치하는 데이터 테이블의 주소와 데이터 일치신호를 받는다. 데이터 일치신호가 활성화된 경우에는 테이블의 주소가 지정하는 데이터로부터 FIFO 번호를 가져온 후 패킷 헤더 제어워드를 수정하여 FIFO번호와 어드레스 테이블의 주소, 수정신호를 입력한다.
FIFO 선택 로직부(315)에서는 패킷 헤더 제어워드를 검사하여 FIFO 번호가 결정되었고 지정된 FIFO가 풀(FULL)이 아닌 경우에는 데이터를 수정하지 않고 FIFO 제어 로직부(317)로 보낸다. 패킷의 목적지 FIFO가 결정되었으나 목적지 FIFO가 풀(FULL)인 경우에는 패킷 헤더 제어워드의 FIFO 번호를 수정하여 풀(FULL)이 아닌 FIFO 번호를 할당하고, 이와 동시에 어드레스 테이블(316)에도 주소와 FIFO 번호의 데이터 쌍을 추가한다.
FIFO 제어 로직부(317)에서는 패킷 헤더 제어워드의 내용을 검사하여 지정된 FIFO(320)로 패킷을 보낸다. 상기 패킷을 수신한 FIFO(220)에서 패킷이 네트워크 프로세서(111)로 출력될 경우, 테이블 갱신부(318)는 패킷 헤더 제어워드를 전달받는다. 상기 패킷 헤더 제어워드를 전달받은 테이블 갱신부(318)는 해당 패킷 헤더 제어워드의 내용을 참조하여 테이블 갱신을 위해 해당하는 주소, FIFO번호 데이터 쌍을 제거한 후, 어드레스 테이블(316)로 전송한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기한 바와 같은 본 발명은, 다수의 네트워크 프로세서와 검색엔진, 부하 분산 장치 등을 이용하여 패킷을 병렬 처리하는 라우터의 라인카드 구조를 2개 이상의 네트워크 프로세서를 이용함으로써, 1개의 포워딩 엔진 고장 시에도 라인카드 전체의 고장을 방지할 수 있는 효과가 있다.
또한, 본 발명은 ASIC을 사용하지 않고 프로그램 가능한 네트워크 프로세서의 장점을 그대로 이용하며, 병렬 구조 및 부하 분산 장치 등을 적용하여 고속링크 상에서 패킷의 실시간 처리가 가능하며, 라우터 자체 내에서 순서를 유지시킬 수 있는 효과가 있다.

Claims (3)

  1. 라우터의 라인카드에서의 부하 분산 장치에 있어서,
    전송 선로를 통해 패킷 형태로 입력된 데이터 및 제어신호를 확인하고, 해당 제어신호에 따라 입력 데이터를 적어도 2개 이상의 네트워크 프로세서에서 병렬 처리되도록 분산시키고, 외부로 데이터 패킷의 전송 금지를 요구하기 위한 부하 분산 로직 수단; 및
    상기 부하 분산 로직 수단으로부터 분산되어 입력된 데이터를 입력된 순서대로 처리되도록 제어하여 대응되는 각 네트워크 프로세서로 전송하며, 설정된 크기이상 데이터가 저장될 경우 상기 부하 분산 로직 수단으로 데이터의 전송 금지를 요구하기 위한 적어도 2 개 이상의 출력 제어 로직 수단
    을 포함하는 라우터의 라인 카드에서의 부하 분산 장치.
  2. 제 1 항에 있어서,
    상기 출력 제어 로직 수단은,
    저장된 패킷 데이터를 대응되는 각 네트워크 프로세서로 전송하고, 저장된 패킷 정보를 상기 부하 분산 로직 수단으로 제공하기 위한 선입 선출 저장부; 및
    상기 선입 선출 저장부에 저장되어 있는 패킷 데이터의 출력을 제어하기 위한 출력 제어 로직부
    를 포함하는 라우터의 라인 카드에서의 부하 분산 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 부하 분산 로직 수단은,
    입력된 패킷 데이터로부터 소스 IP주소를 추출한 후 어드레스 테이블로 주소를 보내 일치하는 데이터 테이블 주소와 데이터 일치 신호를 전달받아, 수정된 패킷 헤더 제어워드, 어드레스 테이블 주소 및 수정 신호를 제공하기 위한 흐름 제어 로직부;
    상기 흐름 제어 로직부로부터 제공되는 수정된 패킷 헤더 제어워드를 검사하여 전송하고자하는 패킷의 목적지 저장부의 저장 상태에 따라 패킷 헤더 제어워드를 수정하기 위한 선입선출(FIFO) 선택 로직부;
    상기 선입선출 선택 로직부에서 전송한 수정된 데이터에서 패킷 헤더 제어워드의 내용을 검사하여 지정된 저장부로 데이터를 전송하기 위한 선입선출(FIFO) 제어 로직부;
    상기 지정된 저장부에서 제공되는 패킷 헤더 제어워드의 내용을 참조하여 상기 어드레스 테이블의 정보를 갱신하기 위한 테이블 갱신부; 및
    상기 테이블 갱신부로부터의 갱신 정보에 따라 IP주소와 저장부 식별번호를 갱신하고, 상기 흐름 제어 로직부에서 요구하는 정보를 제공하기 위한 상기 어드레스 테이블
    을 포함하는 라우터의 라인 카드에서의 부하 분산 장치.
KR1020010031215A 2001-06-04 2001-06-04 라우터의 라인 카드에서의 부하 분산 장치 KR100585931B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010031215A KR100585931B1 (ko) 2001-06-04 2001-06-04 라우터의 라인 카드에서의 부하 분산 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010031215A KR100585931B1 (ko) 2001-06-04 2001-06-04 라우터의 라인 카드에서의 부하 분산 장치

Publications (2)

Publication Number Publication Date
KR20020092552A KR20020092552A (ko) 2002-12-12
KR100585931B1 true KR100585931B1 (ko) 2006-06-01

Family

ID=27707803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010031215A KR100585931B1 (ko) 2001-06-04 2001-06-04 라우터의 라인 카드에서의 부하 분산 장치

Country Status (1)

Country Link
KR (1) KR100585931B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765316B1 (ko) * 2005-01-17 2007-10-09 삼성전자주식회사 네트워크 시스템에서 cpu 사용률 제어장치 및 방법
KR100845426B1 (ko) * 2006-12-07 2008-07-10 한국전자통신연구원 분산 제어 환경에서의 이벤트 기반의 가용성 보장 운용 서비스 장치 및 방법

Also Published As

Publication number Publication date
KR20020092552A (ko) 2002-12-12

Similar Documents

Publication Publication Date Title
US7609718B2 (en) Packet data service over hyper transport link(s)
US6877048B2 (en) Dynamic memory allocation between inbound and outbound buffers in a protocol handler
KR100883405B1 (ko) 공유된 속성들에 근거하여 압축된 큐 쌍으로부터 다중의가상 큐 쌍들을 생성하는 장치
US7110400B2 (en) Random access memory architecture and serial interface with continuous packet handling capability
US6778548B1 (en) Device to receive, buffer, and transmit packets of data in a packet switching network
CN101150527B (zh) 一种pcie数据传输的方法、***及设备
US6044418A (en) Method and apparatus for dynamically resizing queues utilizing programmable partition pointers
US7403525B2 (en) Efficient routing of packet data in a scalable processing resource
US7643477B2 (en) Buffering data packets according to multiple flow control schemes
US8571033B2 (en) Smart routing between peers in a point-to-point link based system
US6853638B2 (en) Route/service processor scalability via flow-based distribution of traffic
US7596148B2 (en) Receiving data from virtual channels
JP2008546298A (ja) 電子装置及び通信リソース割り当ての方法
CN104378161A (zh) 一种基于AXI4总线架构的FCoE协议加速引擎IP核
US20040019704A1 (en) Multiple processor integrated circuit having configurable packet-based interfaces
KR100585931B1 (ko) 라우터의 라인 카드에서의 부하 분산 장치
US7164698B1 (en) High-speed line interface for networking devices
US7313146B2 (en) Transparent data format within host device supporting differing transaction types
US20070047584A1 (en) Interleaving data packets in a packet-based communication system
US20060143334A1 (en) Efficient buffer management
US20040017813A1 (en) Transmitting data from a plurality of virtual channels via a multiple processor device
US7593421B2 (en) Communication control device having multiprocessor
JP2004515161A (ja) データパケットを分配および処理するためのユニット
US20040030799A1 (en) Bandwidth allocation fairness within a processing system of a plurality of processing devices
Skibo Using the high-performance parallel interface for network traffic

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee