KR100585638B1 - Modulator of High Speed Communication System - Google Patents
Modulator of High Speed Communication System Download PDFInfo
- Publication number
- KR100585638B1 KR100585638B1 KR1019980063629A KR19980063629A KR100585638B1 KR 100585638 B1 KR100585638 B1 KR 100585638B1 KR 1019980063629 A KR1019980063629 A KR 1019980063629A KR 19980063629 A KR19980063629 A KR 19980063629A KR 100585638 B1 KR100585638 B1 KR 100585638B1
- Authority
- KR
- South Korea
- Prior art keywords
- equalizer
- output
- value
- error
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
본 발명은 고속 통신 시스템의 변조 장치에 관한 것으로, 종래의 기술에 있어서 고다드 방식을 이용한 블라인드 등화기에서 디디이모드로 변환될 때 에러가 크고 이에 따라 전체 수렴시간이 길어지는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 코스트 함수를 구하기 위해 계속해서 하나의 디스퍼션을 이용하지 않고 어느 정도 등화가 이루어져 같은 에너지를 가지는 신호군으로 구분이 가능해지면 이때부터 몇 개의 확률적 평균값을 이용하여 각각의 값에 해당하는 신호로 예상되는 각각의 코스트 함수를 구하여 블라인드 등화함으로써, 디디이 모드로 변환시의 에러를 최소화하고, 이를 통해 이퀄라이저의 수렴 속도를 극대화하여 전체 시스템의 성능을 향상시킨 효과가 있다.The present invention relates to a modulation device of a high speed communication system, and in the related art, when the blind equalizer using the Goddard method is converted to the DED mode, there is a problem in that the total convergence time is long. Therefore, the present invention was devised to solve the above-mentioned conventional problems, and when it is possible to distinguish the signal group having the same energy by some equalization without continuously using one disperse to obtain a cost function. From this point on, using several probabilistic mean values, each cost function expected to be a signal corresponding to each value is obtained and blind equalized, thereby minimizing errors when converting to the DED mode, thereby maximizing the convergence speed of the equalizer. It has the effect of improving the performance of the system.
Description
본 발명은 고속 통신 시스템의 변조 장치에 관한 것으로, 특히 고속 통신에 사용되는 2차원 변조 시스템에서 트래이닝 시퀀스(Training Sequence)없이 채널을 등화할 수 있도록 등화시 같은 에너지를 갖는 군으로 구분한 후, 몇 개의 확률적 평균값을 이용하여 코스트 함수(Cost Function)를 구하여 신호에 대한 최대의 채널정보를 얻을수 있도록 한 고속 통신 시스템의 변조 장치에 관한 것이다.The present invention relates to a modulation device of a high speed communication system, and in particular, in a two-dimensional modulation system used for high speed communication, after dividing into a group having the same energy at the time of equalization so as to equalize a channel without a training sequence, The present invention relates to a modulation apparatus of a high-speed communication system that obtains a maximum channel information of a signal by obtaining a cost function using the probabilistic average values of two.
최근 전송선로에서 데이터량이 많아지고, 또한 양방향 통신이 요구됨에 따라 케이블망을 이용한 데이터 전송 서비스가 시작되고 있다.Recently, as the amount of data in the transmission line increases and bidirectional communication is required, a data transmission service using a cable network is started.
일반적으로 디지탈 티브이 신호와 같은 공중파 방송에서는 잔류측 대역 변조 방식(Vestigal SideBand modulation)을 사용하지만, 보통 케이블망을 이용하여 재전송을 하는 케이블방송에서는 직교 진폭 변조 방식(Quardrature Amplitude Modulation : 이하, "QAM"이라 함)이 주로 사용되고 있다.In general, residual side band modulation is used for over-the-air broadcasting such as digital TV signals. However, quadrature amplitude modulation (hereinafter, referred to as "QAM") is used for cable broadcasting that is retransmitted using a cable network. This is mainly used.
그리고, 밴드리미트(Bandlimit)된 채널을 통한 통신시 송신된 신호와 수신된 신호간의 심볼간 간섭(Inter Symbol Interference : 이하, "ISI"라 함)가 생기게 되므로, 상기 수신된 신호는 매치된 필터링후 채널 특성이 변화하더라도 등화가 가능한 어댑티브 등화기(Adaptive Equalizer)를 사용하고 있다.In addition, inter-symbol interference (hereinafter referred to as "ISI") between a transmitted signal and a received signal is generated during communication through a band-limited channel, so that the received signal is matched after filtering. Adaptive equalizers that can equalize even if channel characteristics change are used.
그러나, 보통의 등화기는 초기의 트래이닝 기간(Training Period)동안 이미 알고 있는 특정한 시퀀스(Squence)를 전송하여, 에러율이 낮은 경우에는 의사 결정 통제 등화 모드(Decision Directed Equalizing Mode : 이하, "디디이모드"라함)로 트래이닝하나, 하나의 신호라인에서 여러가구로 라인을 연결하는 트리구조(Tree Structure)인 케이블망과 같은 경우, 통상 상기 모든 가구의 채널에 대한 트래인(Train)은 각각의 채널에 대한 직접적인 정보가 없으므로 수신된 데이터로부터 채널의 정보를 얻는 고다드 알고리듬(Godard Algorithm)을 사용한 블라인드 등화기(Blind Equalizer)를 사용하고 있다.However, a normal equalizer transmits a known sequence during the initial training period, so that when the error rate is low, Decision Directed Equalizing Mode (hereinafter referred to as "die mode"). In the case of a cable network, which is a tree structure that connects lines from one signal line to several households, trains for the channels of all the households are directly applied to each channel. Since there is no information, Blind Equalizer using Goddard Algorithm to get channel information from received data is used.
이때, 상기 블라인드 등화기는 계수(coefficient)를 업데이트하기 위한 방법으로 최소 평균 알고리듬(Least Mean Squared Algorithm)을 많이 사용한다.In this case, the blind equalizer uses a least mean squared algorithm as a method for updating a coefficient.
도 1은 일반적인 고속 통신 시스템의 변조 장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 외부 노이즈에 의한 입력되는 신호(yn)의 왜곡을 보상하여 출력하는 등화기(1)와; 상기 등화기(1)의 출력신호(zn)를 곱셈기(5)를 통해 입력받아 이의 영역을 결정 및 판단하여 출력하는 슬라이서(Slicer)(2)와; 상기 곱셈기(5) 및 슬라이서(2)의 출력신호(zn)()를 입력받아 상기 등화기(1)의 출력신호(zn)인 상기 곱셈기(5)의 출력신호를 증감시키는 캐리어 리커버리(Carrier Recovery)(3)와; 상기 등화기(1)의 등화 계수(Cn)를 업데이트시키는 탭 업데이트부(4)로 구성된다.1 is a block diagram showing a configuration of a modulation apparatus of a general high speed communication system, and an equalizer 1 for compensating and outputting a distortion of an input signal y n caused by external noise, as shown therein; A slicer 2 which receives the output signal z n of the equalizer 1 through a multiplier 5 and determines, determines and outputs an area thereof; Output signal z n of the multiplier 5 and slicer 2 ( Carrier recovery (3) for receiving the input and increase the output signal of the multiplier (5) which is the output signal (z n ) of the equalizer (1); And a tap update unit 4 for updating the equalization coefficient C n of the equalizer 1.
상기 탭 업데이트부(4)는 도 2와 같이 등화된 신호의 배열 포인트에 따른 분산(R2)을 계산하는 분산 계산부(10)와; 상기 등화기(1)의 에러를 계산하는 에러 계산부(20)와; 상기 에러 계산부(20)의 에러값에 따라 상기 등화기(1)의 등화 계수(Cn)를 보상하여, 보상된 등화계수(Cn+1)를 출력하는 계수 계산부(30)로 구성된다.The tap update unit 4 includes a variance calculator 10 for calculating a variance R2 according to the arrangement point of the equalized signal as shown in FIG. An error calculator 20 for calculating an error of the equalizer 1; Compensation of the equalization coefficient (C n ) of the equalizer 1 in accordance with the error value of the error calculation unit 20 is composed of a coefficient calculation unit 30 for outputting the compensated equalization coefficient (C n + 1 ) do.
상기 에러 계산부(30)는 도 3과 같이 각각 등화기(1)의 실수출력값 및 허수출력값을 각각 제곱연산하는 제1,제2 연산부(21)(22)와; 상기 제1,제2 연산부(21)(22)의 출력값을 서로 가산하는 가산기(23)와; 상기 가산기(23)의 출력신호에서 분산값(R2)을 감산하는 감산기(24)와; 상기 실수출력값 및 허수출력값과 상기 감산기(24)의 출력값을 각각 곱하는 제1,제2 곱셈기(25)(26)로 구성된다.The error calculator 30 includes first and second calculators 21 and 22 for square-calculating the real and imaginary output values of the equalizer 1, respectively, as shown in FIG. An adder 23 for adding the output values of the first and second calculators 21 and 22 to each other; A subtractor 24 for subtracting a dispersion value R2 from the output signal of the adder 23; The first and second multipliers 25 and 26 multiply the real and imaginary output values and the output values of the subtractor 24, respectively.
상기 계수 계산부(30)는 도 4와 같이 등화기(1)의 입력값(yn)을 입력받아 그의 켤레 벡터()를 출력하는 켤레부(31)와; 상기 켤레부(31)의 출력값()과 에러연산값(en) 및 스텝 사이즈(λ2)를 서로 곱하는 곱셈기(32)와; 상기 등화기(1)의 이전 등화계수(Cn)에서 상기 곱셈기(32)의 출력값을 감산연산하는 감산기(33)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도 5 및 도 6을 참조하여 상세히 설명한다.The coefficient calculating unit 30 receives the input value y n of the equalizer 1 as shown in FIG. 4 and its conjugate vector ( A pair portion 31 for outputting a); Output value of the pair 31 A multiplier 32 for multiplying the error operation value e n and the step size λ 2 ; It consists of a subtractor 33 for subtracting the output value of the multiplier 32 from the previous equalization coefficient (C n ) of the equalizer 1, Figure 5 and FIG. It demonstrates in detail with reference to 6.
우선, 등화기(1)를 통해 외부에서 노이즈의 영향으로 발생된 수신된 신호(yn)의 왜곡을 보상하기 위하여 등화를 하는 경우, 상기 외부에서 수신되는 신호(yn)의 배열은 도 5와 같이 ISI에 의해 전혀 신호 포인트가 구분되지 않고 있다.First, when performing equalization to compensate for distortion of the received signal y n generated by the influence of noise from the outside through the equalizer 1 , the arrangement of the received signal y n is shown in FIG. As shown in the figure, signal points are not distinguished at all by ISI.
따라서, 이를 보상한 상기 등화기(1)의 출력 신호 배열(zn)은 도 6과 같이 캐리어 복구가 이루어지지 않아 각 신호 포인트가 회전하기 때문에 여러개의 동심원으로 구분되고, 이에 등화가 되어 있지 않은 상태에서 수신된 신호(yn)는 전체적으로는 어떤 확률적 평균에 가까운 쪽으로 분포되도록 블라인드 모드로 등화를 수행하여 에러율을 낮추게 되면, 캐리어 리커버리(3)를 통해 디디이 모드로 이퀄라이징을 수행하는 것이 가능하게 된다.Accordingly, the output signal array z n of the equalizer 1 that compensates for this is divided into a plurality of concentric circles because each signal point is rotated because carrier recovery is not performed as shown in FIG. 6, and is not equalized. When the received signal y n is equalized in the blind mode so that the error rate is lowered so that the signal y n is generally distributed toward a probabilistic average as a whole, it is possible to perform equalization in the De-Dee mode through the carrier recovery 3. do.
따라서, 데이터 심볼 배열 및 케리어 위상과 독립적으로 상기 등화기(1)의 출력(zn)에서 심볼간 간섭(ISI)의 양을 추론할 수 있는 코스트 함수를 구할 경우, 분산 계산부(10)는 상기 등화기(1)에서 등화된 신호의 배열 포인트에 따른 분산을 하기의 수학식 1과 같이 연산하게 된다.Therefore, when obtaining a cost function capable of inferring the amount of intersymbol interference ISI at the output z n of the equalizer 1 independently of the data symbol arrangement and the carrier phase, the variance calculator 10 The variance according to the arrangement point of the equalized signal in the equalizer 1 is calculated as in Equation 1 below.
[수학식 1][Equation 1]
여기서, an은 배열 포인트들을 나타낸다.Where a n denotes array points.
여기서, 64QAM의 경우, 같은 에너지를 가지는 신호군은 도 7과 같이 9개가 존재하게 되고, 이에 따른 분산(R2)은 38976/672=58로 계산되므로, 입력되는 신호의 확률적 평균 에너지는 58이 되도록 블라인드 등화를 하게 된다.Here, in the case of 64QAM, nine signal groups having the same energy exist as shown in FIG. 7, and accordingly, the variance (R2) is calculated as 38976/672 = 58. Thus, the stochastic average energy of the input signal is 58. Make blind equalization as much as possible.
그리고, 에러 계산부(20)는 하기의 수학식 2와 같이 상기 등화기(1)의 에러를 계산하게 된다.The error calculator 20 calculates an error of the equalizer 1 as shown in Equation 2 below.
[수학식 2][Equation 2]
즉, 상기 등화기(1)의 실수 및 허수 출력값을 각각 제1,제2 연산부(21)(22)에서 제곱연산하여 출력되면, 이를 가산기(23)를 통해 가산연산하여 출력하게 된다.That is, when the real and imaginary output values of the equalizer 1 are square-calculated by the first and second calculators 21 and 22, respectively, the real and imaginary output values are added and output through the adder 23.
그리고, 상기 가산기(23)의 출력신호를 입력받은 감산기(24)는 상기 가산기(23)의 출력신호에서 상기 분산값(R2)을 감산연산하여 출력하게 되고, 이는 각각 제1,제2 곱셈기(25)(26)에서 상기 등화기(1)의 실수 및 허수 출력값에 상기 감산기(24)의 출력값을 곱하여 출력하게 된다.The subtractor 24, which receives the output signal of the adder 23, subtracts and outputs the dispersion value R2 from the output signal of the adder 23, and outputs the first and second multipliers, respectively. At 25 and 26, the real and imaginary output values of the equalizer 1 are multiplied by the output values of the subtractor 24.
그리고, 계수 계산부(30)는 상기 에러 계산부(20)에서 계산된 에러값(en)을 보상한 상기 등화기(1)의 등화 계수(Cn+1)를 하기의 수학식 3과 같이 연산하여 출력하게 된다.The coefficient calculator 30 calculates the equalization coefficient C n + 1 of the equalizer 1 by compensating the error value e n calculated by the error calculator 20. It will be calculated and output as well.
[수학식 3][Equation 3]
여기서, λ2는 스텝 크기이고, y* n은 수신된 신호의 켤레 벡터이다.Where λ 2 is the step size and y * n is the conjugate vector of the received signal.
즉, 상기 에러 계산부(20)의 에러값(en)을 입력받은 상기 계수 계산부(30)는 켤레부(31)에서 출력되는 상기 등화기(1)의 켤레 벡터() 및 스텝사이즈값(λ2)을 서로 곱하여 출력하게 되고, 이를 입력받은 감산기(33)는 상기 등화기(1)의 이전 등화계수(Cn)에서 이를 감산하여 상기 등화기(1)로 업데이트된 등화계수(Cn+1)를 출력하게 된다.That is, the coefficient calculator 30 receiving the error value e n of the error calculator 20 receives the conjugate vector of the equalizer 1 output from the conjugate 31. ) And the step size value λ 2 are multiplied and output, and the subtractor 33 receiving the input is subtracted from the previous equalization coefficient C n of the equalizer 1 and updated to the equalizer 1. Output the equalization coefficient (C n + 1 ).
상기와 같이 종래의 기술에 있어서 고다드 방식을 이용한 블라인드 등화기에서 디디이모드로 변환될 때 에러가 크고 이에 따라 전체 수렴시간이 길어지는 문제점이 있었다.As described above, in the prior art blind equalizer using the Goddard method, there is a problem in that the error is large and the total convergence time is long accordingly.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 고속 통신에 사용되는 2차원 변조 시스템에서 트래이닝 시퀀스없이 채널을 등화할 수 있도록 등화시 같은 에너지를 갖는 군으로 구분한 후, 몇 개의 확률적 평균값을 이용하여 코스트 함수를 구하여 신호에 대한 최대의 채널정보를 얻을수 있도록 한 고속 통신 시스템의 변조 장치를 제공함에 그 목적이 있다.Therefore, the present invention was devised to solve the above-mentioned problems, and after dividing into groups having the same energy at the time of equalization to equalize a channel without a training sequence in a two-dimensional modulation system used for high-speed communication, It is an object of the present invention to provide a modulation apparatus of a high speed communication system capable of obtaining maximum channel information on a signal by obtaining a cost function using several probabilistic average values.
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 외부 노이즈에 의한 입력되는 신호의 왜곡을 보상하여 출력하는 등화기와; 상기 등화기의 출력신호를 곱셈기를 통해 입력받아 이의 영역을 결정 및 판단하여 출력하는 슬라이서와; 상기 곱셈 및 슬라이서의 출력신호를 입력받아 상기 등화기의 출력인 곱셈기의 출력을 증감시키는 캐리어 리커버리와; 복수의 확률적 평균값을 이용하여 그 복수의 확률적 평균값에 각각 해당하는 코스트 함수를 구하여 이를 통해 상기 등화기의 등화 계수를 업데이트시키는 탭 업데이트부로 구성하여 된 것을 특징으로 한다.The configuration of the present invention for achieving the above object is an equalizer for compensating for the distortion of the input signal by the external noise and outputs; A slicer which receives an output signal of the equalizer through a multiplier, determines, determines and outputs an area thereof; A carrier recovery which receives an output signal of the multiplier and a slicer and increases or decreases an output of a multiplier which is an output of the equalizer; And a tap update unit for obtaining a cost function corresponding to each of the plurality of probabilistic mean values using the plurality of probabilistic mean values and updating the equalization coefficients of the equalizer.
상기 탭 업데이트부는 등화된 신호의 배열 포인트에 따라 같은 에너지를 가지는 신호군으로 구분한 복수의 분산값을 계산하여 출력하는 분산 계산부와; 등화기의 출력값에 따라 상기 복수의 분산값을 선택하여 상기 등화기의 에러를 계산하는 에러 계산부와; 상기 에러 계산부의 에러값에 따라 상기 등화기의 등화 계수를 보상하여 그 보상된 등화 계수를 상기 등기화로 출력하는 계수 계산부로 구성하여 된 것을 특징으로 한다.The tap update unit comprises: a variance calculator configured to calculate and output a plurality of variance values divided into signal groups having the same energy according to the arrangement points of the equalized signals; An error calculator which selects the plurality of dispersion values according to an output value of an equalizer and calculates an error of the equalizer; And a coefficient calculator for compensating the equalization coefficient of the equalizer according to the error value of the error calculator and outputting the compensated equalization coefficient to the equalization.
상기 에러 계산부는 등화기의 실수출력값 및 허수출력값을 각각 제곱연산하는 제1,제2 연산부와; 상기 제1,제2 연산부의 출력값을 서로 가산하는 가산기와; 상기 가산기의 출력값을 입력받아 복수의 분산값을 선택하는 분산선택부와; 상기 분산선택부의 선택신호에 의해 복수의 분산값을 입력받아 이를 선택하여 출력하는 멀티플렉서와; 상기 가산기의 출력신호에서 상기 멀티플렉서에서 선택된 분산값을 감산하는 감산기와; 상기 실수 및 허수 출력값과 상기 감산기의 출력값을 각각 곱하는 제1,제2 곱셈기로 구성하여 된 것을 특징으로 한다.The error calculator includes first and second calculators for square-calculating a real output value and an imaginary output value of an equalizer; An adder for adding the output values of the first and second calculation units to each other; A dispersion selecting unit which receives a output value of the adder and selects a plurality of dispersion values; A multiplexer which receives a plurality of dispersion values by a selection signal of the dispersion selection unit and selects and outputs a plurality of dispersion values; A subtractor for subtracting the variance value selected by the multiplexer from the output signal of the adder; And first and second multipliers for multiplying the real and imaginary output values and the output values of the subtractor, respectively.
이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the operation and effect of an embodiment of the present invention will be described in detail.
본 발명 고속 통신 시스템의 변조 구성은 종래 도 1 및 도 2와 같이 구성한다. 즉, 외부 노이즈에 의한 입력되는 신호(yn)의 왜곡을 보상하여 출력하는 등화기(1)와; 상기 등화기(1)의 출력신호(zn)를 곱셈기(5)를 통해 입력받아 이의 영역을 결정 및 판단하여 출력하는 슬라이서(Slicer)(2)와; 상기 곱셈기(5) 및 슬라이서(2)의 출력신호(zn)()를 입력받아 상기 등화기(1)의 출력신호(zn)인 상기 곱셈기(5)의 출력신호를 증감시키는 캐리어 리커버리(Carrier Recovery)(3)와; 상기 등화기(1)의 등화 계수(Cn)를 업데이트시키는 탭 업데이트부(4)로 구성한다.Modulation of the high speed communication system of the present invention is configured as shown in Figs. That is, the equalizer 1 for compensating and outputting the distortion of the input signal y n caused by external noise; A slicer 2 which receives the output signal z n of the equalizer 1 through a multiplier 5 and determines, determines and outputs an area thereof; Output signal z n of the multiplier 5 and slicer 2 ( Carrier recovery (3) for receiving the input and increase the output signal of the multiplier (5) which is the output signal (z n ) of the equalizer (1); The tap update unit 4 is configured to update the equalization coefficient C n of the equalizer 1.
그리고, 상기 탭 업데이트부(4)는 도 8에 도시한 바와 같이 등화된 신호의 배열 포인트에 따라 같은 에너지를 가지는 신호군으로 구분한 제1,제2 분산값(RⅠ)(RⅡ)을 계산하여 출력하는 분산 계산부(100)와; 상기 등화기(1)의 출력값에 따라 상기 복수의 분산값(RⅠ)(RⅡ)을 선택하여 상기 등화기(1)의 에러(en)를 계산하는 에러 계산부(110)와; 상기 에러 계산부(110)의 에러값(en)에 따라 상기 등화기(1)의 등화 계수(Cn)를 보상하여 보상된 등화 계수(Cn+1)를 출력하는 계수 계산부(120)로 구성한다.As shown in FIG. 8, the tap update unit 4 divides the first and second dispersion values R I and R II divided into signal groups having the same energy according to the arrangement points of the equalized signals. A dispersion calculation unit 100 for calculating and outputting the calculated values; An error calculator (110) for selecting the plurality of dispersion values (R I ) (R II ) according to the output value of the equalizer (1) and calculating an error (e n ) of the equalizer (1); A coefficient calculator 120 for compensating the equalization coefficient C n of the equalizer 1 according to the error value e n of the error calculator 110 and outputting a compensated equalization coefficient C n + 1 . ).
그리고, 상기 에러 계산부(110)는 도 9과 같이 각각 상기 등화기(1)의 실수출력값 및 허수출력값을 각각 제곱연산하는 제1,제2 연산부(111)(112)와; 상기 제1,제2 연산부(111)(112)의 출력값을 서로 가산하는 가산기(113)와; 상기 가산기(113)의 출력값()을 입력받아 이의 영역을 선택하는 분산선택부(117)와; 상기 제1,제2 분산값(RⅠ)(RⅡ)을 입력받아 상기 분산선택부(117)의 선택신호(MS)에 따라 선택하여 출력하는 멀티플렉서(118)와; 상기 가산기(113)의 출력신호()에서 상기 멀티플렉서(118)에서 선택된 분산값을 감산하는 감산기(114)와; 상기 실수출력값 및 허수출력값과 상기 감산기(114)의 출력값을 각각 곱셈 연산하는 제1,제2 곱셈기(115)(116)로 구성한다.In addition, the error calculator 110 includes first and second calculators 111 and 112 for square-calculating the real and imaginary output values of the equalizer 1, respectively, as shown in FIG. 9; An adder 113 for adding the output values of the first and second calculators 111 and 112 to each other; Output value of the adder 113 A dispersion selector 117 for receiving the input and selecting the area thereof; A multiplexer 118 that receives the first and second dispersion values R I and R II and selects and outputs the signals according to the selection signal MS of the dispersion selecting unit 117; Output signal of the adder 113 A subtractor (114) subtracting the variance value selected by the multiplexer (118) at The first and second multipliers 115 and 116 multiply the real and imaginary output values and the output value of the subtractor 114, respectively.
그리고, 상기 계수 계산부(120)는 종래 도 4와 같이 구성한다. 즉, 등화기(1)의 입력값(yn)을 입력받아 그의 켤레 벡터()를 출력하는 켤레부(31)와; 상기 켤레부(31)의 출력값()과 에러연산값(en) 및 스텝 사이즈(λ2)를 서로 곱하는 곱셈기(32)와; 상기 등화기(1)의 이전 등화계수(Cn)에서 상기 곱셈기(32)의 출력값을 감산연산하는 감산기(33)로 구성하며, 이와 같이 구성된 본 발명에 따른 동작과정을 첨부한 도 10 및 도 11을 참조하여 상세히 설명한다.In addition, the coefficient calculation unit 120 is configured as shown in FIG. That is, the input value y n of the equalizer 1 is input and its conjugate vector ( A pair portion 31 for outputting a); Output value of the pair 31 A multiplier 32 for multiplying the error operation value e n and the step size λ 2 ; And a subtractor 33 for subtracting the output value of the multiplier 32 from the previous equalization coefficient C n of the equalizer 1, and FIG. 10 and FIG. This will be described in detail with reference to 11.
우선, 정방형 64QAM의 경우, 2개의 확률적 평균값을 이용하여 코스트 함수를 구하기 위하여 분산계산부(100)에서 에너지레벨 34와 50사이를 나눈 후, 각각의 신호군에 대해 등화기(1)에서 등화된 신호의 배열 포인트에 따른 복수의 분산값(RⅠ)(RⅡ)을 수학식 1과 같이 연산하면, 작은쪽의 제1 분산값(RⅠ)은 4192/160 = 26.2이고 큰쪽의 제2 분산값(RⅡ) 은 34784/512 = 67.94이다.First, in the case of square 64QAM, the variance calculator 100 divides energy levels 34 and 50 to obtain a cost function using two probabilistic average values, and then equalizes the equalizer 1 for each signal group. When a plurality of dispersion values R I (R II ) according to the arrangement points of the given signals are calculated as in Equation 1, the smaller first dispersion value R I is 4192/160 = 26.2 and the larger second value is calculated. The dispersion value (R II ) is 34784/512 = 67.94.
그리고, 에러 계산부(110)는 상기 제1,제2 분산값(RⅠ)(RⅡ)을 이용하여 블라인드 등화하기 위하여 상기 등화기(1)의 출력(yn)을 분산선택부(117)를 이용하여 어느 신호 군에 속하는지를 판단한후, 그에 따라 멀티플렉서(118)를 통해 상기 제1,제2 분산값(RⅠ)(RⅡ)을 선택하여 연산한다.The error calculator 110 distributes the output y n of the equalizer 1 to blind equalize using the first and second dispersion values R I and R II . After determining which signal group belongs to using,), the multiplexer 118 selects and computes the first and second variance values R I (R II ).
즉, 상기 등화기(1)의 실수 및 허수 출력값을 각각 제1,제2 연산부(111)(112)에서 제곱연산하여 출력하고, 이를 다시 가산기(113)를 통해 가산연산하여 출력하면, 이를 입력받은 상기 분산선택부(117)는 도 10과 같이 상기 가산기(114)의 출력값이 소정값(42)보다 큰지를 판단하여 상기 멀티플렉서(118)를 통해 작은 경우 상기 제1 분산값(RⅠ)을 선택하여 출력하고, 큰 경우 상기 제2 분산값(RⅡ)을 선택하여 출력한다.That is, the real and imaginary output values of the equalizer 1 are square-calculated by the first and second calculators 111 and 112, respectively, and output by adding them through the adder 113. receiving an output value of the adder 114 is a predetermined value if the 42 small to determine if it is greater than through the multiplexer 118, the first dispersion value (R ⅰ) as the distributed selection unit 117 10 Select and output, and if large, the second dispersion value (R II ) is selected and output.
여기서, 신호군을 나눌 때 주의해야될 것은 이를 임의로 나눌것이 아니라 되도록 신호의 에너지 차이가 많이나서 잘못된 방향으로 등화되지 않도록 해야한다.Here, care should be taken when dividing the signal group, rather than dividing it arbitrarily, so that the energy difference of the signal is large so as not to equalize in the wrong direction.
그리고, 상기 가산기(113)의 출력신호()를 입력받은 감산기(114)는 상기 가산기(113)의 출력신호()에서 상기 멀티플렉서(118)에서 선택된 분산값을 감산연산하여 출력하고, 이는 각각 제1,제2 곱셈기(115)(116)에서 상기 등화기(10)의 실수 및 허수 출력값에 상기 감산기(114)의 출력값을 각각 곱하여 출력한다.And, the output signal of the adder 113 ( Subtractor 114 receives the output signal of the adder 113 ( Subtracts the variance value selected by the multiplexer 118, and outputs the subtractor 114 to the real and imaginary output values of the equalizer 10 in the first and second multipliers 115 and 116, respectively. Multiply each output by and print it out.
그리고, 계수 계산부(120)는 상기 에러 계산부(110)의 에러연산값(en)에 따라 상기 등화기(1)의 등화 계수(Cn)를 보상한 등화 계수(Cn+1)를 상기의 수학식 3과 같이 연산하여 출력한다. 즉, 상기 에러 계산부(110)의 에러연산값(en)을 입력받은 곱셈기(32)는 켤레부(31)에서 출력되는 상기 등화기(1)의 켤레 벡터() 및 스텝사이즈(λ2)와 서로 곱하여 출력하고, 이를 입력받은 감산기(33)는 상기 등화기(1)의 이전 등화계수(Cn)에서 상기 곱셈기(33)의 출력값을 감산한 상기 등화기(1)의 업데이트된 등화 계수(Cn+1)를 출력한다.Then, the coefficient calculation unit 120, an error calculation value (e n), the equalizer coefficient (C n + 1) compensate for the equalization coefficient (C n) of the equalizer 1 in accordance with the error calculating unit 110 Is calculated as shown in Equation 3 above and output. That is, the multiplier 32 receiving the error operation value e n of the error calculating unit 110 is a conjugate vector of the equalizer 1 output from the conjugate 31. ) And the multiplier 33 outputs the multiplier 33 and the step size λ 2 , and the subtractor 33 receives the output value of the multiplier 33 from the previous equalization coefficient C n of the equalizer 1. The updated equalization coefficient C n + 1 of ( 1 ) is output.
그리고, 정방형 128QAM인 경우 신호 배열이 너무 조밀하여 64QAM의 경우와 같이 몇 개의 신호군으로 나누어서 각각 다른 분산값을 이용하는 방법을 사용하면 오히려 블라인드 등화기(1)의 성능이 저하될 수 있으므로, 상기 분산선택부(117)는 도 11과 같이 신호들을 작은 에너지를 갖는 것들과 큰 에너지를 갖는 것 및 중간 에너지를 갖는 것으로 나눈다.In the case of the square 128QAM, the signal arrangement is so dense that the performance of the blind equalizer 1 can be deteriorated by using a method using different variance values by dividing into several signal groups as in the case of 64QAM. The selector 117 divides the signals into those having a small energy, those having a large energy, and those having an intermediate energy as shown in FIG. 11.
여기서, 상기 분산선택부(117)는 중간 에너지를 갖는 신호에 대해서 제1,제2 분산값(RⅠ)(RⅡ)을 교번으로 사용하여 확률적으로 등화시의 에러를 최소화한다.Here, the dispersion selector 117 by using the first and second alternating the variance value (Ⅰ R) (R Ⅱ) with respect to a signal having an intermediate energy to minimize the equalization error at the time of probabilistically.
상기에서 상세히 설명한 바와 같이, 본 발명은 코스트 함수를 구하기 위해 계속해서 하나의 디스퍼션을 이용하지 않고 어느 정도 등화이 이루어져 같은 에너지를 가지는 신호군으로 구분이 가능해지면 이때부터 몇 개의 확률적 평균값을 이용하여 각각의 값에 해당하는 신호로 예상되는 각각의 코스트 함수를 구하여 블라인드 등화함으로써, 디디이 모드로 변환시의 에러를 최소화하고, 이를 통해 이퀄라이저의 수렴 속도를 극대화하여 전체 시스템의 성능을 향상시킨 효과가 있다.As described in detail above, the present invention uses several probabilistic average values from this time when it is possible to distinguish a signal group having the same energy by some equalization without continuously using one disperse to obtain a cost function. Blind equalization is obtained by calculating the cost function expected by the signal corresponding to each value, thereby minimizing the error when converting to the DED mode, thereby maximizing the convergence speed of the equalizer, thereby improving the performance of the entire system.
도 1은 일반적인 고속 통신 시스템의 변조 장치의 구성을 보인 블록도.1 is a block diagram showing a configuration of a modulation device of a general high speed communication system.
도 2는 도 1에서 탭 업데이트부의 구성을 보인 블록도.FIG. 2 is a block diagram illustrating a configuration of a tap update unit in FIG. 1. FIG.
도 3은 도 2에서 에러 계산부의 구성을 보인 블록도.3 is a block diagram illustrating a configuration of an error calculator in FIG. 2.
도 4는 도 2에서 계수 계산부의 구성을 보인 블록도.4 is a block diagram showing the configuration of a coefficient calculation unit in FIG.
도 5는 도 1에서 등화 이전 데이터의 분포를 보인 분포도.5 is a distribution diagram showing a distribution of data before equalization in FIG. 1;
도 6은 도 1에서 등화 이후 데이터의 분포를 보인 분포도.6 is a distribution diagram showing the distribution of data after equalization in FIG. 1.
도 7은 도 2에서 64QAM에서의 신호 포인트를 나타낸 도.FIG. 7 shows the signal points at 64QAM in FIG.
도 8은 본 발명에 의한 탭 업데이트부의 구성을 보인 블록도.8 is a block diagram showing the configuration of a tap update unit according to the present invention;
도 9는 도 8에서 에러계산부의 구성을 보인 블록도.FIG. 9 is a block diagram illustrating a configuration of an error calculator in FIG. 8. FIG.
도 10은 도 9에서 64QAM시 분산 선택부의 구성을 보인 개략도.FIG. 10 is a schematic diagram illustrating a configuration of a distribution selection unit at 64QAM in FIG. 9; FIG.
도 11은 도 9에서 128QAM시 분산 선택부의 구성을 보인 개략도.FIG. 11 is a schematic diagram illustrating a configuration of a distribution selection unit at 128QAM in FIG. 9; FIG.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
100 : 분산 계수부 110 : 에러 계산부100: dispersion coefficient unit 110: error calculation unit
111,112 : 연산부 113 : 가산기111,112: calculator 113: adder
114 : 감산기 115,116 : 곱셈기114: Subtractor 115,116: Multiplier
117 : 분산 선택부 118 : 멀티플렉서117: distributed selection unit 118: multiplexer
120 : 계수 계산부120: coefficient calculation unit
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063629A KR100585638B1 (en) | 1998-12-31 | 1998-12-31 | Modulator of High Speed Communication System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063629A KR100585638B1 (en) | 1998-12-31 | 1998-12-31 | Modulator of High Speed Communication System |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000046902A KR20000046902A (en) | 2000-07-25 |
| KR100585638B1 true KR100585638B1 (en) | 2006-09-06 |
Family
ID=19570199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980063629A KR100585638B1 (en) | 1998-12-31 | 1998-12-31 | Modulator of High Speed Communication System |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100585638B1 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63214022A (en) * | 1987-03-02 | 1988-09-06 | Nec Corp | Receiving circuit |
| US5027369A (en) * | 1990-03-26 | 1991-06-25 | Motorola, Inc. | Rapid convergence decision feedback equalizer |
| KR930003753A (en) * | 1991-07-26 | 1993-02-24 | 헤롤드 엠. 크리스버그 | Coefficient Update Method of Complex Adaptive Equalizer and Its Apparatus |
| EP0534489A2 (en) * | 1991-09-27 | 1993-03-31 | Nec Corporation | Fractional equaliser for use with a DFE |
| KR950010510A (en) * | 1993-09-20 | 1995-04-28 | 이헌조 | Coefficient Update Circuit of Adaptive Channel Equalizer |
| KR19990043384A (en) * | 1997-11-29 | 1999-06-15 | 김영환 | Blind equalizer and method |
| KR20000000984A (en) * | 1998-06-05 | 2000-01-15 | 전주범 | Weight update device of digital vcr equalizer |
| KR20000007903A (en) * | 1998-07-08 | 2000-02-07 | 구자홍 | Filter coefficient renewing method and circuit |
-
1998
- 1998-12-31 KR KR1019980063629A patent/KR100585638B1/en not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63214022A (en) * | 1987-03-02 | 1988-09-06 | Nec Corp | Receiving circuit |
| US5027369A (en) * | 1990-03-26 | 1991-06-25 | Motorola, Inc. | Rapid convergence decision feedback equalizer |
| KR930003753A (en) * | 1991-07-26 | 1993-02-24 | 헤롤드 엠. 크리스버그 | Coefficient Update Method of Complex Adaptive Equalizer and Its Apparatus |
| EP0534489A2 (en) * | 1991-09-27 | 1993-03-31 | Nec Corporation | Fractional equaliser for use with a DFE |
| KR950010510A (en) * | 1993-09-20 | 1995-04-28 | 이헌조 | Coefficient Update Circuit of Adaptive Channel Equalizer |
| KR19990043384A (en) * | 1997-11-29 | 1999-06-15 | 김영환 | Blind equalizer and method |
| KR20000000984A (en) * | 1998-06-05 | 2000-01-15 | 전주범 | Weight update device of digital vcr equalizer |
| KR20000007903A (en) * | 1998-07-08 | 2000-02-07 | 구자홍 | Filter coefficient renewing method and circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000046902A (en) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9967118B2 (en) | OFDM pre-equalizing | |
| US6144697A (en) | Equalization techniques to reduce intersymbol interference | |
| US7613234B2 (en) | Near-end, far-end and echo cancellers in a multi-channel transceiver system | |
| US7236757B2 (en) | High-speed multi-channel communications transceiver with inter-channel interference filter | |
| US7944964B2 (en) | Apparatus and method for stable DEF using selective FBF | |
| KR100643321B1 (en) | Methods and apparatus for controlling the operation of a equalizer | |
| US7403752B2 (en) | Multi-channel communications transceiver | |
| EP0496677B1 (en) | Adaptive equalizers | |
| EP1667333A2 (en) | Ingress noise reduction in a digital receiver | |
| KR101068753B1 (en) | Nonlinear precoding method for a digital broadcast channel | |
| US7693215B2 (en) | Blinder equalizer for QAM receivers | |
| WO2014054043A1 (en) | Hybrid precoder | |
| EP3207673B1 (en) | Joint transmitter and receiver map algorithm for enhancing filtering tolerance in a bandwidth-limited system | |
| CN114844749B (en) | Fiber channel estimation method based on neural network | |
| US7248890B1 (en) | Channel power balancing in a multi-channel transceiver system | |
| US9887798B2 (en) | Transmission apparatus, reception apparatus and modulation method | |
| KR20020015482A (en) | equalizer with Decision Feedback Equalizer structure | |
| KR100585638B1 (en) | Modulator of High Speed Communication System | |
| Tu | Optimum MMSE equalization for staggered modulation | |
| CN113141196B (en) | Channel compensation method and communication device | |
| KR0166265B1 (en) | Equalizer for equalizing ntsc vsb and qam signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |