KR100585092B1 - 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법 - Google Patents
측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법 Download PDFInfo
- Publication number
- KR100585092B1 KR100585092B1 KR1020030040086A KR20030040086A KR100585092B1 KR 100585092 B1 KR100585092 B1 KR 100585092B1 KR 1020030040086 A KR1020030040086 A KR 1020030040086A KR 20030040086 A KR20030040086 A KR 20030040086A KR 100585092 B1 KR100585092 B1 KR 100585092B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- hydrogen
- insulating
- forming
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (43)
- 반도체 기판 위에 트랜지스터 및 비트라인을 포함하는 하부구조를 형성하는 공정;상기 하부구조 위에 제1 층간절연막을 증착하고 평탄화하는 공정;상기 평탄화가 완료된 제1 층간절연막 위에 커패시터를 형성하는 공정;상기 커패시터 상부전극 위에 수소차단용 제1 절연막과 상기 커패시터의 상부전극, 유전막 및 하부전극 측벽을 덮고 절연막을 이방성으로 식각하여 형성한 수소차단용 스페이서를 형성하는 공정;상기 수소차단용 스페이서를 형성하면서 발생한 식각손상을 치유(curing)하는 공정;상기 수소차단용 스페이서가 형성된 반도체 기판 전면에 제2 층간절연막을 증착하고 평탄화하는 공정;상기 제2 층간절연막에 메탈 콘택을 형성하는 공정을 구비하는 것을 특징으로 하는 수소차단용 스페이서를 갖는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 반도체 소자는 디램(DRAM)인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 반도체 소자는 FRAM인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 제1 층간절연막 위에 식각저지층을 형성하는 공정을 더 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 상부 전극은 루테늄(Ru), 이리듐(Ir), 백금(Pt), 로듐(Rh) 및 오스뮴(Os)으로 이루어진 귀금속 금속군 중에서 선택된 어느 하나를 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 하부 전극은 루테늄(Ru), 이리듐(Ir), 백금(Pt), 로듐(Rh) 및 오스뮴(Os)으로 이루어진 귀금속 금속군 중에서 선택된 어느 하나를 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 메탈 콘택을 형성하는 공정 후에 수소 열처리 공정을 더 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 수소차단용 스페이서는 재질이 산화알루미늄(Al2O3)인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 수소차단용 스페이서는 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 질화티타늄(TiN), 산화막(SiO2) 및 불순물이 첨가되지 않은 실리콘막으로 이루어진 절연막 군에서 선택된 어느 하나를 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 커패시터는 스택형 커패시터인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 커패시터는 실린더형 커패시터인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 수소차단용 제1 절연막과 수소차단용 스페이서를 형성하는 방법은,상기 커패시터의 상부전극이 형성된 반도체 기판 위에 수소차단용 제1 절연막을 증착하는 공정;상기 수소차단용 제1 절연막, 커패시터의 상부전극, 유전막 및 하부전극을 식각하는 공정;상기 식각이 완료된 반도체 기판 위에 수소차단용 제2 절연막을 증착하는 공정; 및상기 수소차단용 제2 절연막을 이방성으로 식각하여 상기 커패시터의 상부전극, 유전막 및 하부전극 측벽에 수소차단용 스페이서를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제12항에 있어서,상기 수소차단용 제1 절연막은 산화알루미늄을 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제12항에 있어서,상기 수소차단용 제2 절연막은 산화알루미늄을 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제12항에 있어서,상기 수소차단용 제1 절연막은 두께가 200~1000Å 범위인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제12항에 있어서,상기 수소차단용 제2 절연막은 두께가 100~500Å 범위인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제12항에 있어서,상기 수소차단용 제1 절연막을 증착한 후에 상기 수소차단용 제1 절연막 위에 상기 수소차단용 제1 절연막과 식각선택비를 갖는 임의막을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제17항에 있어서,상기 수소차단용 제1 절연막과 식각선택비를 갖는 임의막은 P-TEOS막인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제12항에 있어서,상기 수소차단용 스페이서 형성을 위한 이방성 식각 방법은 커패시터 상부전극 위에 수소차단용 제1 절연막이 적어도 100Å 이상 잔류하도록 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 수소차단용 스페이서를 형성하는 방법은,상기 커패시터의 상부전극이 형성된 반도체 기판 위에 수소차단용 제1 절연 막을 증착하는 공정;상기 수소차단용 제1 절연막, 커패시터의 상부전극, 유전막 및 하부전극을 식각하는 공정;상기 식각이 완료된 반도체 기판 위에 식각저지용 라이너층을 형성하는 공정;상기 식각저지용 라이너층 위에 수소차단용 제2 절연막을 증착하는 공정; 및상기 수소차단용 제2 절연막을 이방성으로 식각하여 상기 커패시터의 상부전극, 유전막 및 하부전극 측벽에 수소차단용 스페이서를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제20항에 있어서,상기 수소차단용 제1 절연막은 재질이 산화알루미늄인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제20항에 있어서,상기 수소차단용 제2 절연막은 재질이 산화알루미늄인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제20항에 있어서,상기 식각저지용 라이너층은 질화막(SiN), 산화막(SiO2), 탄화실리콘막(SiC), 산화탄탈륨막(Ta2O5) 및 산화티타늄막(TiO2)으로 이루어진 절연막 군에서 선택된 어느 하나를 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제20항에 있어서,상기 수소차단용 제1 및 제2 절연막은 두께가 각각 100~500Å 범위인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제20항에 있어서,상기 식각저지용 라이너층은 두께가 50~100Å 범위인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제20항에 있어서,상기 수소차단용 스페이서 형성을 위한 이방성 식각 방법은 건식식각으로 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제20항에 있어서,상기 수소차단용 스페이서 형성을 위한 이방성 식각 방법은,상기 라이너층이 식각저지층으로 작용하여 커패시터 상부전극 위에 수소차단용 제1 절연막이 적어도 150Å 이상의 두께로 잔류하도록 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 수소차단용 스페이서를 형성하면서 발생한 식각손상을 치유하는 방법은 산소(O2), 암모니아(NH3), 아르곤(Ar), 질소(N2) 및 산화질소(N 2O)로 이루어진 기체군 중에서 선택된 하나를 이용한 플라즈마 처리인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제1항에 있어서,상기 수소차단용 스페이서를 형성하면서 발생한 식각손상을 치유하는 방법은 산소(O2), 질소(N2), 산화질소(N2O) 및 오존(O3)으로 이루어진 기체군 중에서 선택된 하나를 이용한 열처리인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 제28항에 있어서,산소를 이용한 플라즈마 처리는,챔버 온도를 300~500℃, 챔버 압력을 1~5 Torr, 플라즈마 전원의 파워(power)를 500~2000W, 산소유입량(O2 flow rate)을 1500~3000 sccm의 범위에 설 정하고 30초~3분동안 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
- 반도체 기판;상기 반도체 기판 위에 소자분리영역을 정의하고 형성된 트랜지스터와 비트라인을 포함하는 하부구조;상기 하부구조를 덮고 평탄화가 완료된 제1 층간절연막;상기 제1 층간절연막 위에 형성된 커패시터;상기 커패시터 상부전극 위에 있는 수소차단용 제1 절연막;상기 커패시터의 상부전극, 유전막 및 하부전극의 측벽을 감싸고 절연막을 이방성으로 식각한 구조의 수소차단용 스페이서를 구비하는 것을 특징으로 하는 반도체 소자의 커패시터.
- 제31항에 있어서,상기 반도체 소자의 커패시터는 상기 제1 층간절연막과 커패시터 사이에 존재하는 식각저지층을 더 구비하는 것을 특징으로 하는 반도체 소자의 커패시터.
- 제31항에 있어서,상기 커패시터는 실린더형 커패시터인 것을 특징으로 하는 반도체 소자의 커패시터.
- 제31항에 있어서,상기 커패시터는 스택형 커패시터인 것을 특징으로 하는 반도체 소자의 커패시터.
- 제31항에 있어서,상기 하부 전극 및 상부전극은 루테늄(Ru), 이리듐(Ir), 백금(Pt), 로듐(Rh) 및 오스뮴(Os)으로 이루어진 귀금속 금속군 중에서 선택된 어느 하나를 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터.
- 삭제
- 제31항에 있어서,상기 수소차단용 스페이서는 재질이 산화알루미늄(AL2O3)인 것을 특징으로 하는 반도체 소자의 커패시터.
- 제31항에 있어서,상기 수소차단용 스페이서는 재질이 산화티타늄(TiO2), 산화탄탈륨(Ta2O5 ), 질화티타늄(TiN), 산화막(SiO2) 및 불순물이 첨가되지 않은 실리콘막으로 이루어진 절연막 군에서 선택된 어느 하나를 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터.
- 제31항에 있어서,상기 반도체 소자의 커패시터는 상기 수소차단용 제1 절연막 위에 형성된 P-TEOS막을 더 구비하는 것을 특징으로 하는 반도체 소자의 커패시터.
- 제31항에 있어서,상기 반도체 소자의 커패시터는 상기 커패서터의 상부전극, 유전막 및 하부전극의 측벽과 상기 수소차단용 스페이서 사이에 존재하는 라이너층을 더 구비하는 것을 특징으로 하는 반도체 소자의 커패시터.
- 제40항에 있어서,상기 라이너층은 질화막(SiN), 산화막(SiO2), 탄화실리콘막(SiC), 산화탄탈륨막(Ta2O5) 및 산화티타늄막(TiO2)으로 이루어진 절연막 군에서 선택된 어느 하나를 재질로 하는 것을 특징으로 하는 반도체 소자의 커패시터
- 제40항에 있어서,상기 라이너층의 두께는 50~100Å 범위인 것을 특징으로 하는 반도체 소자의 커패시터.
- 제31항에 있어서,상기 수소차단용 스페이서는 상기 커패시터의 노출된 측벽에 직접 형성되는 것을 특징으로 하는 반도체 소자의 커패시터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/742,727 US7091102B2 (en) | 2002-12-20 | 2003-12-19 | Methods of forming integrated circuit devices having a capacitor with a hydrogen barrier spacer on a sidewall thereof and integrated circuit devices formed thereby |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020081739 | 2002-12-20 | ||
KR20020081739 | 2002-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040055563A KR20040055563A (ko) | 2004-06-26 |
KR100585092B1 true KR100585092B1 (ko) | 2006-05-30 |
Family
ID=37348223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030040086A KR100585092B1 (ko) | 2002-12-20 | 2003-06-20 | 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100585092B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100539578B1 (ko) * | 2004-06-18 | 2005-12-29 | 동부아남반도체 주식회사 | 반도체 소자 제조 방법 |
-
2003
- 2003-06-20 KR KR1020030040086A patent/KR100585092B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20040055563A (ko) | 2004-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8441077B2 (en) | Method for forming a ruthenium metal layer and a structure comprising the ruthenium metal layer | |
KR100396879B1 (ko) | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 | |
US20060124987A1 (en) | Capacitor of semiconductor device and method for manufacturing the same | |
US7470595B2 (en) | Oxidizing a metal layer for a dielectric having a platinum electrode | |
US20050199928A1 (en) | Capacitor and method for fabricating the same | |
US20020127867A1 (en) | Semiconductor devices having a hydrogen diffusion barrier layer and methods of fabricating the same | |
US7091102B2 (en) | Methods of forming integrated circuit devices having a capacitor with a hydrogen barrier spacer on a sidewall thereof and integrated circuit devices formed thereby | |
KR100815657B1 (ko) | 용량 소자 및 그 제조 방법과 반도체 장치의 제조 방법 | |
KR100418580B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
EP1560265A2 (en) | Semiconductor device and method for manufacturing the same | |
JP3189813B2 (ja) | 半導体装置の製造方法 | |
KR100402943B1 (ko) | 고유전체 캐패시터 및 그 제조 방법 | |
JP4771589B2 (ja) | 半導体素子のキャパシタ製造方法 | |
KR100585092B1 (ko) | 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법 | |
US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
KR100633330B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
JP4632620B2 (ja) | 半導体装置の製造方法 | |
KR100886626B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR20060000907A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR100411300B1 (ko) | 반도체 소자의 캐패시터 및 제조방법 | |
KR100582352B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR100334529B1 (ko) | 반도체소자의캐패시터형성방법 | |
KR20040003967A (ko) | 반도체장치의 캐패시터 제조방법 | |
US20040266032A1 (en) | Method for fabricating ferroelectric random access memory device with merged-top electrode-plateline capacitor | |
KR20060000917A (ko) | 반도체 장치의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 14 |