KR100582776B1 - 비가역 회로소자 및 그 제조방법 - Google Patents

비가역 회로소자 및 그 제조방법 Download PDF

Info

Publication number
KR100582776B1
KR100582776B1 KR1020030061100A KR20030061100A KR100582776B1 KR 100582776 B1 KR100582776 B1 KR 100582776B1 KR 1020030061100 A KR1020030061100 A KR 1020030061100A KR 20030061100 A KR20030061100 A KR 20030061100A KR 100582776 B1 KR100582776 B1 KR 100582776B1
Authority
KR
South Korea
Prior art keywords
terminal
soft magnetic
strip line
magnetic material
dielectric
Prior art date
Application number
KR1020030061100A
Other languages
English (en)
Other versions
KR20050023715A (ko
Inventor
김현수
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020030061100A priority Critical patent/KR100582776B1/ko
Publication of KR20050023715A publication Critical patent/KR20050023715A/ko
Application granted granted Critical
Publication of KR100582776B1 publication Critical patent/KR100582776B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H01P1/383—Junction circulators, e.g. Y-circulators
    • H01P1/387—Strip line circulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

본 발명은 비가역 회로소자(Isolator)에 관한 것으로, 강 자성체와 연자성체 사이에 개재되는 스트립 라인을 인쇄 공정등을 연자성체에 형성하고, 커패시터 및 저항을 인쇄 공정등을 통해 유전체기판에 형성하는 비가역 회로소자 및 그 제조방법을 제공할 수 있다.
본 발명에 따르면, 극소화가 요구되는 비가역소자를 제작하기 위해 인쇄 공정등을 통해 스트립 라인 및 유전체 커패시터와 저항을 형성함으로서, 비가역 회로소자의 제조공정이 간소화되고, 그 크기(두께)가 극소화되는 비가역 회로소자를 제조할 수 있다.
비가역 회로소자(Isolator), 연자성체, 3단자 스트립 라인, 유전체 커패시터

Description

비가역 회로소자 및 그 제조방법{AN ISOLATOR AND METHOD OF PRODUCTING THE SAME}
도1은 비가역 회로소자를 포함하는 시스템의 블록도이다.
도2는 비가역 회로소자의 기본 등가회로를 나타낸 회로도이다.
도3은 종래 비가역 회로소자의 구성도이다.
도4는 본 발명에 의한 비가역 회로소자의 구성도이다.
도5는 본 발명에 의한 연자성체에 3단자 스트립 라인 형성 순서도이다.
도6a는 본 발명에 의한 유전체기판의 상면 패턴도이고, 도6b는 유전체기판의 하면 패턴도이고, 도6c 및 도6d는 유전체기판의 구성도이다.
도7a는 본 발명에 의한 하부 케이스의 사시도이고, 도7b는 본 발명에 의한 하부 케이스의 하면 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
50: 상부 케이스 60: 강 자성체
71: 연자성체 72a,72b,72c: 스트립 라인
73a~73c: 절연필름 80: 유전체기판
81a~81c: 유전체 커패시터 82: 저항
본 발명은 비가역 회로소자(Isolator)에 관한 것으로, 보다 상세하게는 강 자성체와 연자성체 사이에 개재되는 스트립 라인을 인쇄 공정등을 통해 연자성체에 형성하고, 커패시터 및 저항을 인쇄 공정등을 통해 유전체기판에 형성하여 비가역 회로소자의 제조공정을 간소화하고 제품의 두께 및 크기를 극소화하는 비가역 회로소자 및 그 제조방법에 관한 것이다.
일반적으로 휴대 전화등의 이동용 통신장치에 채용되는 집중 정수형 비가역 회로소자(Isolator)는, 전송 방향으로는 신호손실이 적고, 그 역방향으로는 신호 손실을 많게 하는 비가역적인 전기적 특성을 갖고 있다. 또, 최근의 이동용 통신장치로는, 그 용도측면에서 소형, 경량화와 함께, 저비용화에 대한 욕구가 강해지고 있으며, 이러한 이동용 통신장치에 적용되는 비가역 회로소자 또한 소형, 경량화 및 저비용화가 요구되고 있다.
일반적으로 알려져 있는 종래의 비가역 회로소자는 무선기기 송신부의 파워앰프모듈(PAM:Power Amp Module)과 듀플렉서(Duplexer)의 송신부 필터 사이에 위치하여, 듀플렉서의 송신부 필터와 안테나에서 반사되어 오는 반사신호를 감소시켜 파워앰프모듈을 보호하는데 사용된다.
도1은 비가역 회로소자를 포함하는 시스템의 일부 구성을 도시한 블록도로서, 여기에 도시한 바와 같이, 송신신호(Tx)는 파워앰프모듈(15)에서 증폭된 후 듀플렉서(Duplexer)(12)를 통하여 안테나(11)로 보내어지고, 상기 안테나(11)에서 송출된다.
또한, 수신신호(Rx)는 안테나(11)에서 받아들인 공중파가 듀플렉서(12)의 송신부 필터에서 특정 대역의 신호로 필터링된 후 저잡음증폭기(LOW NOISE AMPLIFIER)(16)에서 낮은 잡음으로 전력 증폭된 것이다. 즉, 비가역 회로소자(13)는 듀플렉서(12)의 송신부 필터와 안테나(11)에서 반사되어 오는 반사신호를 감소시켜 파워앰프모듈(15)을 보호하는 것이다.
도2는 비가역 회로소자의 기본 등가회로를 나타내는 회로도이고, 도3은 종래 비가역 회로소자의 구성도이다.
여기에서 도시한 바와 같이, 입력단자는 전송부의 상기 파워앰프모듈(15)의 출력부와 결합되어 고주파 송신신호(TX)가 입력되며, 입력단자는 또한 내부단자(33)에 연결되어 입력된 고주파 송신신호(TX)가 내부단자(33)에 전달된다. 입력단자와 접지간 사이에는 입력 커패시터(C1)가 연결되어 있다.
또한, 출력단자는 내부단자(33)에 연결되고 상기 듀플렉서(12)에 연결되어 입력된 고주파 신호가 최종적으로 안테나(11)를 통하여 전송된다.
출력단자와 접지간에도 출력 커패시터(C2)가 연결되어 있다. 상기 내부단자(33)와 접지간에는 공진 정합용 커패시터(C3)와 종단저항(R)이 병렬로 연 결되어 있다. 상기 파워앰프모듈(15)에서 비가역 회로소자(13)의 입력단자에 전달된 신호가 내부단자(33)을 통하여 출력단자로 전송되고, 상기 출력단자로 전달된 이 신호는 출력단자와 연결된 듀플렉서(12) 송신부 필터와의 부정합으로 반사신호로 발생될 수 있다. 상기 반사신호가 역전달되면, 상기 비가역 회로소자(13)는 상기 내부단자(33)의 종단저항(R) 쪽으로 반사신호를 회절시켜 그 세기를 크게 감소시킨다.
이와 같은 비가역 회로소자(13)의 구성은 도3에 도시한 바와 같이, 상부케이스(31)와, 정자계를 발생하는 강 자성체(Sr-ferrite)(32)와, 상기 강 자성체(32)의 하부에 위치하여 유도자계를 발생하는 연자성체(Garnet ferrite)(42)와 함께 입, 출력단자 및 아이솔레이션(Isolation) 단자에 연결되는 세 개의 스트립 라인(33')(Strip line)에 연결되는 내부단자(33)와, 상기 내부단자(33)의 세 스트립 라인(33')에 각각 연결되는 칩저항(34) 및 세 커패시터(35a~35c)와, 상기 내부단자(33)가 삽입되는 하부 케이스(41)와, 상기 칩 저항(34)과 세 커패시터(35a~35c) 및 입, 출력단자(38,39) 및 아이솔레이션(Isolation) 단자(37)가 내삽되는 사출케이스(36)로 구성된다.
그러나, 상기와 같은 구성을 갖는 종래의 비가역 회로소자는, 상, 하부 케이스(31,40)의 내부에 정자계를 발생시키는 강 자성체(32)와, 내부단자(33)를 개재하여 유도자계를 발생하는 연자성체(42)와, 그 하측 주변으로 별도의 사출케이스(36) 를 형성하여 세 커패시터(35a~35c) 및 입, 출력단자(38,39), 아이솔레이션단자(37)들을 수평적으로 배열한 후, 이를 스트립 라인(33')을 통하여 각각 연결토록 함으로써, 비가역 회로소자의 크기가 전체적으로 커지게 되는 문제점이 있다.
또한, 상기 내부단자(33)의 스트립 라인(33')을 커패시터(35a~35c) 및 입, 출력단자(38,39)와 일체로 솔더링에 의한 연결시, 사출케이스(36) 내부의 좁은 공간으로 인한 납땜 불량을 유발하게 됨은 물론, 이에 따라 비가역 회로소자의 제작에 따른 작업성 및 조립성이 저하되고, 균일한 상태의 제품을 얻을 수 없게 되는 등 많은 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 개선하기 위한 수단으로서, 그 목적은 비가역 회로소자 조립시 각 소자 부품들의 조립 및 접착을 용이하게 하고, 비가역 회로소자의 크기를 극소화하기 위해서, 강 자성체와 연자성체 사이에 개재되는 스트립 라인을 인쇄 공정등을 통해 연자성체 상에 형성하고, 유전체 커패시터 및 저항을 인쇄 공정등을 통해 유전체기판 상에 형성하여 비가역 회로소자의 부품 크기 및 두께를 최소화하는 비가역 회로소자 및 그 제조방법을 제공하는 것입니다.
상기 목적을 달성하기 위한 기술적인 수단으로서, 본 발명의 장치는,
상부 케이스와, 입, 출력단자 및 아이솔레이션단자를 구비한 하부 케이스와, 정자계를 발생하는 강 자성체와, 상기 강 자성체의 하부에 위치하여 유도자계를 발생하는 연자성체와, 상기 연자성체 상부에 위치하여 상기 입, 출력단자 및 아이솔레이션단자에 연결되는 세 개의 전도성 라인과, 상기 세 전도성 라인에 각각 연결되는 세 개의 커패시터 및 저항을 갖는 비가역 회로소자에 있어서,
상기 세 개의 전도성 라인은 상기 연자성체의 표면에 3단자 스트립 라인으로 인쇄되고, 상기 세 개의 커패시터 및 저항은 상기 연자성체 하부에 위치한 유전체기판의 표면에 세 유전체 커패시터 및 저항으로 인쇄되며, 상기 세 유전체 커패시터의 일단은 각각 상기 3단자 스트립 라인에 병렬 연결되고 상기 세 유전체 커패시터의 타단은 각각 상기 하부 케이스에 구비된 입, 출력단자 및 아이솔레이션단자에 연결되고, 상기 저항은 상기 세 유전체 커패시터 중 하나에 병렬 연결되는 것을 특징으로 하는 비가역 회로소자를 제공한다.
상기와 같은 구성을 지닌 본 발명의 비가역 회로소자는 종래 유전체기판에 수작업을 통해 형성되던 세 개의 전도성 라인을 인쇄 공정등을 통해 연자성체 표면에 형성함으로써, 비가역 회로소자의 제조공정 및 조립이 단순화되고, 비가역 회로소자의 크기(두께)가 축소될 수 있다. 상기 3단자 스트립 라인은 전도성 물질로 형성하는데, 바람직하게는 은(Ag)이나 구리(Cu)등을 인쇄하여 형성할 수 있다.
또한, 본 발명의 비가역 회로소자는 종래 입, 출력단자 및 아이솔레이션(Isolation) 단자에 병렬 연결되어 등가회로를 구성하는 정합용 세 커패시터 및 칩저항기를, 유전체기판에 인쇄 공정등을 통해 세 유전체 커패시터 및 저항으로 형성함으로써, 비가역 회로소자의 제조공정을 단순화하고, 그 크기(두께)를 축소할 수 있다.
나아가, 본 발명은 비가역 회로소자의 제조공정을 단순화하고 장치의 크기(두께)를 축소형화하는 비가역 회로소자의 제조방법을 제공할 수 있다.
상기 방법은, 상부 케이스와, 입, 출력단자 및 아이솔레이션단자를 구비한 하부 케이스와, 정자계를 발생하는 강 자성체와, 상기 강 자성체의 하부에 위치하여 유도자계를 발생하는 연자성체와, 상기 연자성체 상부에 위치하여 상기 입, 출력단자 및 아이솔레이션단자에 연결되는 세 개의 전도성 라인과, 상기 세 전도성 라인에 각각 연결되는 세 개의 커패시터 및 저항을 갖는 비가역 회로소자 제조방법에 있어서,
상기 입력단자 및 출력단자에 각각 병렬 연결되는 두 유전체 커패시터를 유전체기판의 상면에서 하면의 소정부위까지 인쇄하고, 상기 아이솔레이션단자에 병렬 연결되는 유전체 커패시터와 상기 아이솔레이션단자에 연결된 유전체 커패시터에 병렬 연결된 저항을 유전체기판의 상면에 인쇄하는 단계와,
상기 연자성체의 표면에 입, 출력단자에 각각 연결된 스트립 라인간의 교차각이 대략 120°이고, 출력단자 및 아이솔레이션단자에 각각 연결된 스트립간의 교차각이 대략 120°인 3단자 스트립 라인을 인쇄하는 단계와,
상기 연자성체의 3단자 스트립 라인에 상기 유전체기판의 세 유전체 커패시터가 각각 연결되고, 상기 세 유전체 커패시터에 상기 하부 케이스의 입, 출력단자 및 아이솔레이션단자가 각각 연결되도록, 상기 상, 하부 케이스의 내부에 상기 강 자성체와, 상기 강 자성체의 하부에 상기 연자성체와, 상기 연자성체의 하부에 상기 유전체기판을 내삽하여 솔더링하는 단계로 이루어진다.
도4는 본 발명에 의한 비가역 회로소자의 구성도로서, 도4를 참조하면 본 발명은 상부 케이스(50)와, 입, 출력단자(91,92) 및 아이솔레이션(Isolation) 단자(93)를 구비한 하부 케이스(90)와, 정자계를 발생하는 강 자성체(60)와, 상기 강 자성체(60)의 하부에 위치하여 3단자 스트립 라인(72a~72c)이 표면에 인쇄된 연자성체(71)와, 상기 적층구조를 갖는 3단자 스트립 라인(72a~72c)간의 전기적인 쇼트(Short)를 방지하기 위해서 상기 3단자 스트립 라인(72a~72c) 위에 각각 인쇄되는 절연필름(Imide film)(73a~73c)과, 상기 연자성체(71) 하부에 위치하여 상기 3단자 스트립 라인(72a~72c)에 각각 병렬 연결되고 상기 하부 케이스(90)에 구비된 입, 출력단자(91,92) 및 아이솔레이션단자(93)에 각각 연결되는 세 유전체 커패시터(81a~81c) 및 저항(82)이 표면에 인쇄된 유전체기판(80)을 포함한다.
본 발명의 일 실시예에서, 상기 인쇄 공정에 의해 상기 유전체기판(80)에 형성된 세 유전체 커패시터(81a~81c) 및 저항(82)에는 개별 부품인 커패시터(35a~35c) 및 칩저항기(34)를 사용할 수 있다.
이하, 도4에 도시된 본 발명의 구성요소를 도5 내지 도7을 통해 보다 구체적으로 설명한다.
도5는 본 발명에 의한 연자성체에 3단자 스트립 라인 형성 순서도이다.
상기 3단자 스트립 라인(72a~72c)이 형성된 연자성체(71)의 표면에는 도5에 도시된 바와 같이 측면에 인쇄 공정등에 의하여 스트립 라인의 일부를 형성할 수도 있고, 상기 연자성체(71)의 가장자리면에 반홀(Half Via Hole)을 형성할 수 있으며, 상기 반홀은 트루-필(Thru-fill)공정을 이용하여 형성시킬 수 있다.
도6은 본 발명에 의한 세 유전체 커패시터 및 저항이 형성된 유전체기판(80)의 구성도로서, 도6a는 유전체기판의 상면 패턴도이다. 도6a를 참조하여 살펴보면, 유전체기판(80)의 상면(83)에 인쇄 공정등을 통해 세 유전체 커패시터(81a~81c) 및 저항(82)을 형성하고, 상기 저항(82)은 상기 유전체 커패시터(81c)에 병렬 연결되도록 형성한다. 도6b는 상기 유전체기판의 하면 패턴도로서, 상기 하면(84)의 유전체 커패시터(85a,85b)는 상기 상면(83)의 유전체 커패시터(81a,81b)와 각각 연결되도록 상기 유전체기판(80)의 측면을 따라 인쇄된다.
따라서, 상기 상면(83)의 유전체 커패시터(81a,81b)는 상기 하면(84)의 유전체 커패시터(85a,85b)와 각각 연결되어, 도2의 등가회로에 도시된 바와 같이, 상기 입, 출력 단자(91,92)에 연결된 커패시터를 형성하게 되고, 상기 유전체 커패시터(81c) 및 저항(82)은 상기 아이솔레이션단자(93)에 병렬 연결되는 커패시 터 및 저항을 형성하게 된다.
상기와 같이 세 유전체 커패시터 및 저항이 형성된 유전체기판(80)은 도6c와 같은 구성을 이루며, 도6d는 도6c의 유전체기판에 홀(Hole)을 형성한 것이다. 상기 유전체기판(80)의 홀은 상기 연자성체(71)의 홀과 마찬가지로, 전도성 물질로 채워져 상기 연자성체(71)와 유전체기판(80)이 도4와 같이 솔더링되었을 때, 상기 연자성체(71)의 3단자 스트립 라인(72a~72c)과 상기 유전체기판(80)의 세 유전체 커패시터(81a~81c) 및 저항(82)을 접속한다.
도7a는 본 발명에 의한 비가역 회로소자 하부 케이스의 사시도이고, 도7b는 본 발명에 의한 하부 케이스의 하면 단면도이다. 도7a 및 도7b에 도시된 바와 같이, 상기 하부 케이스(90)는 입, 출력단자(91,92) 및 아이솔레이션단자(93)를 구비한다. 즉, 상기 하부 케이스(90)는 상기 유전체기판(80)과 솔더링되어, 상기 3단자 스트립 라인(72a~72c)이 세 유전체 커패시터(81a~81b) 및 저항(82)을 거쳐 입, 출력단자(91,92) 및 아이솔레이션단자(93)와 연결되고, 도7b에 도시된 바와 같이, 상기 하부 케이스(90)의 하면(94)의 소정 영역으로부터 하부 케이스(90)의 외부로 단자가 도출된다.
이하, 본 발명의 비가역 회로소자 제조방법을 설명한다.
우선, 상기 하부케이스(90)에 입, 출력단자(91,92) 및 아이솔레이션단자(93)를 형성한다. 상기 입력단자(91)는 전송부의 파워앰프모듈의 출력부와 결합하여 입력된 고주파 송신신호(Tx)를 3단자 스트립 라인(72a~72c)으로 전달하도록 한다. 출력단자(92)는 듀플렉스의 입력부와 연결하여 입력단자(91)로 입력된 고주파 신호를 내부 회로를 통하여 최종적으로 안테나로 전송한다.
다음으로, 유전체기판(80)에 정사각형의 꼭지점이 되는 위치 중 2개의 위치에 상면(83)에서 하면(85)까지 연결되는 2개의 유전체 커패시터(81a,81b)(85a,85b)를 인쇄하고, 상기 상면(83)에 유전체 커패시터(81c)와 저항(82)이 병렬 연결되도록 인쇄한다.
다음으로, 상기 연자성체(71)에 금속도체를 인쇄하여 3단자 스트립 라인(72a~72c)을 형성한다. 상기 3단자 스트립 라인(72a~72b)은 솔더링시, 상기 유전체기판(80)의 세 유전체 커패시터(81a~81c)와 연결되며, 연자성체에 3단자 스트립 라인이 형성되는 순서도를 나타낸 도5를 참조하여 보다 구체적으로 설명한다.
우선, 상기 연자성체(71)의 상면을 가로지르고 그 끝이 각각 연자성체(71)의 하면의 소정부위까지 도달하게 상기 제1단자 스트립 라인(72a)을 스퍼터링 또는 인쇄하고, 상기 제1단자 스트립 라인(72a)와 제2단자 스트립 라인(72b)이 상호 절연되도록 상기 제1단자 스트립 라인(72a) 위에 연자성체(71)의 상면보다 작은 면적을 지닌 절연필름(Imide film)(73a)을 인쇄한다.
다음으로, 상기 제1단자 스트립 라인(72a)과의 교차각이 120°가 되도록 상기 제1단자 스트립 라인(72a)과 같이 제2단자 스트립 라인(72b)을 스퍼터링 또는 인쇄하고, 상기 제2단자 스트립 라인(72b)와 제3단자 스트립 라인(72c)이 상호 절연되도록 상기 제2단자 스트립 라인(72b) 위에 상기 절연필름(73b)을 인쇄한다.
더하여, 상기 제2단자 스트립 라인(72b)과의 교차각이 120°가 되도록 상기 제2단자 스트립 라인(72b)과 같이 제3단자 스트립 라인(72c)을 스퍼터링 또는 인쇄하고, 상기 제3단자 스트립 라인(72c) 위에 상기 절연필름(73c)을 인쇄한다.
다음으로, 상기 하부케이스(90)의 입, 출력단자(91,92) 및 아이솔레이션단자(93)에 상기 유전체기판(80)의 세 유전체 커패시터(81a~81c)가 각각 연결되도록 상기 유전체기판(80)을 하부 케이스(90)에 내삽하고, 상기 유전체기판(80)의 세 유전체 커패시터(81a~81c)에 상기 연자성체(71)에 형성된 3단자 스트립 라인(72a~72c)이 각각 연결되도록 상기 유전체기판(80)위에 연자성체(71)를 내삽하고, 상기 연자성체(71) 위에 상기 강 자성체(60)를 내삽한다.
다음으로, 상기 하부 케이스(90)에 상기 유전체기판(80), 연자성체(71) 및 강 자성체(60)가 수용되도록 상기 상부 케이스(50)를 강 자성체(60)의 상면과 하부 케이스(90)의 측면에 접착한다.
상기한 바와 같이, 본 발명은 강 자성체와 연자성체 사이에 개재되는 스트립 라인을 인쇄 공정등을 통해 연자성체에 형성하고, 커패시터 및 저항을 인쇄 공정등을 통해 유전체기판에 형성함으로써, 비가역 회로소자의 제조공정을 간소화하고 그 크기(두께)를 극소화하는 효과가 있다.

Claims (7)

  1. 상부 케이스와, 입, 출력단자 및 아이솔레이션단자를 구비한 하부 케이스와, 정자계를 발생하는 강 자성체와, 상기 강 자성체의 하부에 위치하여 유도자계를 발생하는 연자성체와, 상기 연자성체 상부에 위치하여 상기 입, 출력단자 및 아이솔레이션단자에 연결되는 세 개의 전도성 라인과, 상기 세 전도성 라인에 각각 연결되는 세 개의 커패시터 및 저항을 갖는 비가역 회로소자에 있어서,
    상기 세 개의 전도성 라인은 상기 연자성체의 표면에 3단자 스트립 라인으로 인쇄되고, 상기 세 개의 커패시터 및 저항은 상기 연자성체 하부에 위치한 유전체기판의 표면에 도전체 패턴으로 인쇄되며, 상기 세 유전체 커패시터의 일단은 각각 상기 3단자 스트립 라인에 병렬 연결되고 상기 세 유전체 커패시터의 타단은 각각 상기 하부 케이스에 구비된 입, 출력단자 및 아이솔레이션단자에 연결되고, 상기 저항은 상기 세 유전체 커패시터 중 하나에 병렬 연결되는 것을 특징으로 하는 비가역 회로소자.
  2. 제1항에 있어서,
    상기 3단자 스트립 라인이 도전성 물질로 상기 연자성체의 하면 소정 부위까지 인쇄된 것을 특징으로 하는 비가역 회로소자.
  3. 제1항에 있어서,
    상기 유전체기판에 인쇄되는 세 커패시터 및 저항에서, 상기 입력단자 및 출력단자에 연결되는 두 유전체 커패시터는 상기 유전체기판의 상면에서 그 하면의 소정부위까지 형성되는 것을 특징으로 하는 비가역 회로소자.
  4. 제1항에 있어서,
    상기 저항은 상기 아이솔레이션단자에 연결되는 유전체 커패시터에 병렬 연결되도록 상기 유전체기판의 상면에 형성되는 것을 특징으로 하는 비가역 회로소자.
  5. 제1항에 있어서,
    상기 유전체기판은 상기 입, 출력단자에 연결된 유전체 커패시터가 형성된 유전체기판의 상, 하면을 관통하는 반홀(Half Via Hole)이 형성된 것을 특징으로 하는 비가역 회로소자.
  6. 상부 케이스와, 입, 출력단자 및 아이솔레이션단자를 구비한 하부 케이스와, 정자계를 발생하는 강 자성체와, 상기 강 자성체의 하부에 위치하여 유도자계를 발생하는 연자성체와, 상기 입, 출력단자 및 아이솔레이션단자에 연결되는 세 개의 전도성 라인과, 상기 세 전도성 라인에 각각 연결되는 세 커패시터 및 저항을 구비한 비가역 회로소자 제조방법에 있어서,
    상기 입력단자 및 출력단자에 각각 병렬 연결되는 두 유전체 커패시터를 유 전체기판의 상면에서 하면의 소정부위까지 인쇄하고, 상기 아이솔레이션단자에 병렬 연결되는 유전체 커패시터와 상기 아이솔레이션단자에 연결된 유전체 커패시터에 병렬 연결된 저항을 유전체기판의 상면에 인쇄하는 단계와,
    상기 연자성체의 표면에 입, 출력단자에 각각 연결된 스트립 라인간의 교차각이 120°이고, 출력단자 및 아이솔레이션단자에 각각 연결된 스트립간의 교차각이 120°인 3단자 스트립 라인을 인쇄하는 단계와,
    상기 연자성체의 3단자 스트립 라인에 상기 유전체기판의 세 유전체 커패시터가 각각 연결되고, 상기 세 유전체 커패시터에 상기 하부 케이스의 입, 출력단자 및 아이솔레이션단자가 각각 연결되도록, 상기 상, 하부 케이스의 내부에 상기 강 자성체와, 상기 강 자성체의 하부에 상기 연자성체와, 상기 연자성체의 하부에 상기 유전체기판을 내삽하여 솔더링하는 단계로 이루어진 것을 특징으로 하는 비가역 회로소자 제조방법.
  7. 제6항에 있어서, 상기 연자성체에 3단자 스트립 라인을 스퍼터링 또는 인쇄하는 단계는,
    상기 연자성체의 상면을 가로지르고 그 끝은 각각 연자성체의 하면의 소정부위까지 형성되는 제1단자 스트립 라인을 스퍼터링 또는 인쇄하는 단계와,
    상기 연자성체 상면에서 형성된 제1단자 스트립 라인 위에 연자성체의 상면보다 작은 면적을 지닌 절연필름(Imide film)을 인쇄하는 단계와,
    상기 제1단자 스트립 라인과의 교차각이 120°가 되도록 상기 제1단자 스트립 라인과 같이 제2단자 스트립 라인을 스퍼터링 또는 인쇄하는 단계와,
    상기 제2단자 스트립 라인 위에 상기 절연필름을 인쇄하는 단계와,
    상기 제2단자 스트립 라인과의 교차각이 120°가 되도록 상기 제2단자 스트립 라인과 같이 제3단자 스트립 라인을 스퍼터링 또는 인쇄하는 단계와,
    상기 제3단자 스트립 라인 위에 상기 절연필름을 인쇄하는 단계로 이루어진 것을 특징으로 하는 비가역 회로소자 제조방법.
KR1020030061100A 2003-09-02 2003-09-02 비가역 회로소자 및 그 제조방법 KR100582776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030061100A KR100582776B1 (ko) 2003-09-02 2003-09-02 비가역 회로소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030061100A KR100582776B1 (ko) 2003-09-02 2003-09-02 비가역 회로소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050023715A KR20050023715A (ko) 2005-03-10
KR100582776B1 true KR100582776B1 (ko) 2006-05-23

Family

ID=37231188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061100A KR100582776B1 (ko) 2003-09-02 2003-09-02 비가역 회로소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100582776B1 (ko)

Also Published As

Publication number Publication date
KR20050023715A (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
EP1939973B1 (en) Irreversible circuit element, its manufacturing method and communication apparatus
EP2184802B1 (en) Irreversible circuit element
US20020079981A1 (en) Center-electrode assembly and manufacturing method therefor, nonreciprocal circuit device and communication apparatus using the same
KR100352489B1 (ko) 비가역 회로소자
US20060022766A1 (en) High frequency circuit module having non-reciprocal circuit element
KR100397740B1 (ko) 비가역 회로소자 및 통신 장치
KR100582776B1 (ko) 비가역 회로소자 및 그 제조방법
US6646517B2 (en) Nonreciprocal circuit device and communication device having only two ports
JP3539351B2 (ja) 非可逆回路素子の製造方法
KR100394806B1 (ko) 비가역 회로 소자 및 이를 사용하는 통신기 장치
JP4423619B2 (ja) 非可逆回路素子
KR100337163B1 (ko) 비가역 회로 소자
JPH11239009A (ja) 非可逆回路素子の広帯域化構造
JP2001094311A (ja) 非可逆回路素子及び通信機装置
JP3395748B2 (ja) 非可逆回路素子及び通信機装置
US8279017B2 (en) Magnetic resonance type isolator
JP2004193904A (ja) ２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置
US20120056691A1 (en) Magnetic resonance type isolator
KR20190101022A (ko) 비가역회로소자
KR100311816B1 (ko) 가역 회로소자
US20180115038A1 (en) Non-reciprocal circuit element, high-frequency circuit and communication device
JP2023067825A (ja) 非可逆回路素子及びこれを備える通信装置
JP3714220B2 (ja) 非可逆回路素子及び通信装置
WO2018092431A1 (ja) 非可逆回路素子、フロントエンド回路および通信装置
JP2001111309A (ja) 非可逆回路素子及び通信機装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee