KR100582441B1 - Method for removing poly-imide layer - Google Patents
Method for removing poly-imide layer Download PDFInfo
- Publication number
- KR100582441B1 KR100582441B1 KR1020030100381A KR20030100381A KR100582441B1 KR 100582441 B1 KR100582441 B1 KR 100582441B1 KR 1020030100381 A KR1020030100381 A KR 1020030100381A KR 20030100381 A KR20030100381 A KR 20030100381A KR 100582441 B1 KR100582441 B1 KR 100582441B1
- Authority
- KR
- South Korea
- Prior art keywords
- polyimide layer
- pad
- dry ashing
- layer
- polyimide
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 폴리이미드층이 잔존하지 않도록 건식 애싱을 수행할 수 있는 폴리이미드층의 제거방법에 관한 것으로서, The present invention relates to a method for removing a polyimide layer capable of performing dry ashing so that no polyimide layer remains.
본 발명에 따른 폴리이미드층의 제거방법은 반도체 기판 상에 폴리이미드층을 형성하는 단계;와, 1차 건식 애싱 공정을 이용하여 상기 폴리이미드층의 소정 두께를 제거하는 단계;와, 2차 건식 애싱 공정을 이용하여 잔존하는 폴리이미드층을 완전히 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Method for removing a polyimide layer according to the present invention comprises the steps of forming a polyimide layer on a semiconductor substrate; and, removing the predetermined thickness of the polyimide layer using a primary dry ashing process; and, secondary dry type And completely removing the remaining polyimide layer by using the ashing process.
폴리이미드, 스컴Polyimide, scum
Description
도 1a 내지 1b는 종래 기술에 따른 반도체 소자의 보호막 형성 및 패드 노출 방법을 설명하기 위한 공정 단면도.1A to 1B are cross-sectional views illustrating a method of forming a protective film and exposing a pad of a semiconductor device according to the prior art;
도 2는 일반적인 건식 애싱 공정을 적용한 경우 잔존하는 100Å 정도 두께의 폴리이미드를 나타낸 SEM(Scanning Electron Microscopy) 사진.Figure 2 is a SEM (Scanning Electron Microscopy) photograph showing the polyimide thickness of about 100 잔 remaining when applying a typical dry ashing process.
도 3a 내지 3e는 본 발명에 따른 폴리이미드층의 제거 방법을 설명하기 위한 공정 단면도.3A to 3E are cross-sectional views illustrating a method of removing a polyimide layer according to the present invention.
도 4a 및 4b는 각각 본 발명에 따른 1차 및 2차 건식 애싱 공정이 완료된 상태를 나타낸 SEM 사진.4a and 4b are SEM images showing the completion of the primary and secondary dry ashing process according to the present invention, respectively.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
301 : 반도체 기판 302 : 패드301: semiconductor substrate 302: pad
303 : 산화막 304 : 실리콘 질화막303: oxide film 304: silicon nitride film
305 : 폴리이미드층305 polyimide layer
본 발명은 폴리이미드층의 제거 방법에 관한 것으로서, 보다 상세하게는 폴리이미드층이 잔존하지 않도록 건식 애싱을 수행할 수 있는 폴리이미드층의 제거방법에 관한 것이다.The present invention relates to a method for removing a polyimide layer, and more particularly, to a method for removing a polyimide layer capable of performing dry ashing so that a polyimide layer does not remain.
일반적으로, 반도체 소자는 반도체 기판 상에 포토리소그래피 공정, 식각 공정, 이온주입 공정 및 확산 공정 등의 단위 공정을 수행하여 복수개의 칩(chip)을 형성하고 각각의 칩에 대해 패키징(packaging) 공정을 적용하여 반도체 소자로 완성된다. 상기 패키징 공정은 외부회로와 접속되는 패드(pad)를 리드선과 연결시키고 플라스틱 칩 캐리어 등으로 상기 칩을 밀봉하는 공정이다.In general, a semiconductor device performs a unit process such as a photolithography process, an etching process, an ion implantation process, and a diffusion process on a semiconductor substrate to form a plurality of chips, and a packaging process for each chip. It is applied to complete a semiconductor device. The packaging process is a process of connecting a pad connected to an external circuit with a lead wire and sealing the chip with a plastic chip carrier or the like.
상기 패키징 공정을 진행하기 전에, 상기 칩이 반도체 기판 상에 완성되면 상기 칩들을 보호하기 위해 실리콘 질화막과 같은 보호막을 상기 칩 상에 적층한다. 그러나, 상기 실리콘 질화막만으로는 외부 환경으로부터 칩을 충분히 보호하기 어렵다. 즉, 칩의 패드(pad)로 사용되는 알루미늄과 같은 금속은 부식에 대해 상당히 민감하여 패드나 그 연장 부분이 화학약품에 노출되면 심하게 부식되기 때문에 실리콘 질화막으로 구성되는 보호막만으로는 칩을 효과적으로 보호하지 못한다. 또한, 보호막에 미세한 균열이 발생할 경우, 수분이 침투하여 보호막의 구성 성분과 반응하여 예를 들면, 인산과 같은 부식성 화합물이 형성됨에 따라 보호막 하부의 금속 배선에 손상을 입히는 문제점이 있다.Prior to the packaging process, when the chip is completed on a semiconductor substrate, a protective film such as a silicon nitride film is laminated on the chip to protect the chips. However, the silicon nitride film alone is difficult to sufficiently protect the chip from the external environment. In other words, metals such as aluminum, which are used as pads of the chip, are highly sensitive to corrosion, and since the pad or its extension is severely corroded when exposed to chemicals, a protective film made of silicon nitride does not effectively protect the chip. . In addition, when a fine crack occurs in the protective film, moisture penetrates and reacts with the constituents of the protective film, thereby forming a corrosive compound such as phosphoric acid, thereby causing damage to the metal wiring under the protective film.
이러한 문제점을 해결하기 위해, 미국 특허 제4,733,289호에서는 실리콘 질 화막 상에 폴리이미드(polyimide)를 추가적으로 형성하여 외부 환경으로부터 반도체 소자를 보호하도록 제안하고 있다.In order to solve this problem, US Patent No. 4,733, 289 proposes to form a polyimide on the silicon nitride film to protect the semiconductor device from the external environment.
한편, 실리콘 질화막 상에 폴리이미드층을 형성한 다음에는 패드에 리드선을 연결하는 패키징 공정을 수행하기 위해 상기 실리콘 질화막 및 폴리이미드층을 선택적으로 제거하여 패드를 노출시키는 공정이 요구된다.Meanwhile, after the polyimide layer is formed on the silicon nitride film, a process of selectively removing the silicon nitride film and the polyimide layer to expose the pad in order to perform a packaging process of connecting a lead wire to the pad is required.
이상과 같이 반도체 기판 상에 보호막을 형성하고 패드를 노출시키는 공정을 도면을 참조하여 설명하면 다음과 같다. 도 1a 내지 1b는 종래 기술에 따른 반도체 소자의 보호막 형성 및 패드 노출 방법을 설명하기 위한 공정 단면도이다.A process of forming a protective film on the semiconductor substrate and exposing the pad as described above will be described with reference to the drawings. 1A to 1B are cross-sectional views illustrating a method of forming a protective film and exposing a pad of a semiconductor device according to the related art.
먼저, 도 1a에 도시한 바와 같이 반도체 기판(101) 상에 알루미늄 또는 알루미늄-구리 합금과 같은 금속층을 적층하고 포토리소그래피 공정 및 식각 공정을 이용하여 선택적으로 패터닝하여 최상층 금속배선(도시하지 않음)과 연결되는 패드(pad)(102)를 형성한다. 그런 다음, 산화막층(103) 및 실리콘 질화막층(104)을 순차적으로 적층하여 보호막을 완성한다. First, as shown in FIG. 1A, a metal layer such as aluminum or an aluminum-copper alloy is laminated on the
이와 같은 상태에서, 도 1b에 도시한 바와 같이 상기 실리콘 질화막층(104) 상에 스핀 코팅(spin coating)을 통해 폴리이미드층을 도포한 다음, 패드 영역에 상응하는 부위의 폴리이미드층을 선택적으로 제거한다. 이어, 패터닝된 폴리이미드층(105)을 식각 마스크로 이용하여 상기 실리콘 질화막(104) 및 산화막(103)을 제거하여 패드를 노출시키면 종래 기술에 따른 보호막 형성 및 패드 노출 공정은 완료된다.In this state, as shown in FIG. 1B, a polyimide layer is coated on the
종래의 보호막 형성 및 패드 노출 공정에 있어서, 패드 노출을 위해 실리콘 질화막 및 산화막을 선택적으로 식각, 제거하는데 이 때, 선택적 식각을 위해 폴리이미드층을 식각 마스크로 사용하게 된다. 상기 폴리이미드층은 포토리소그래피 공정을 통해 상기 패드 영역에 상응하는 부위의 실리콘 질화막을 노출시키도록 패터닝되는데, 폴리이미드의 재료 특성상 포토리소그래피 공정으로 인한 찌꺼기 즉, 스컴(scum)이 패터닝된 폴리이미드층의 측벽에 남는 현상이 발생한다. 이에 따라, 상기 폴리이미드층 측벽의 스컴으로 인해 설정된 패드 영역보다 작은 영역이 노출되어 결과적으로 패드 영역의 면적이 줄어들게 된다. 또한, 상기 스컴은 후속의 공정에서 파티클로 작용하여 이디에스(EDS, Electrical Die Sorting) 공정에서 레이저 커팅(laser cutting) 불량을 일으키거나 패키징 공정에서 접촉 불량을 야기하기도 한다.In the conventional passivation layer formation and pad exposing process, the silicon nitride layer and the oxide layer are selectively etched and removed to expose the pad, wherein the polyimide layer is used as an etching mask for selective etching. The polyimide layer is patterned to expose a silicon nitride film of a portion corresponding to the pad region through a photolithography process. Due to the material properties of the polyimide, the polyimide layer patterned of scum, that is, a scum, is patterned. Phenomenon remaining on the side wall of the substrate occurs. Accordingly, due to the scum of the sidewall of the polyimide layer, an area smaller than the set pad area is exposed, and as a result, the area of the pad area is reduced. In addition, the scum may act as a particle in a subsequent process, causing laser cutting defects in an electrical die sorting (EDS) process, or contact defects in a packaging process.
종래의 기술에서는 이러한 스컴으로 인한 문제점을 해결하기 위해, 상기 패터닝된 폴리이미드층을 제거하고, 재차 실리콘 질화막 상에 폴리이미드층을 도포한 다음, 정상적인 패드 영역을 노출시키도록 패터닝하여 재차 실리콘 질화막 및 산화막에 대한 식각 공정을 실시하게 된다. 이와 같은 과정에서, 최초 패터닝된 폴리이미드층의 제거는 일반적으로 애싱(ashing) 공정을 이용하는데, 상기 애싱 공정은 산소(O2)와 N2H2 가스를 통한 건식 애싱을 이용한다.In the related art, in order to solve the problem caused by the scum, the patterned polyimide layer is removed, the polyimide layer is again applied on the silicon nitride film, and then patterned to expose the normal pad region. An etching process is performed on the oxide film. In this process, removal of the first patterned polyimide layer generally uses an ashing process, which uses dry ashing through oxygen (O 2 ) and N 2 H 2 gas.
그러나, 상기 폴리이미드는 포토레지스트(Photo resist)와는 달리 시간이 지 남에 따라 굳어지는 성질이 있고 점성이 강하다. 또한, 최초 패터닝된 폴리이미드층에 대한 큐어링(curing) 공정이 350℃ 이상의 고온에서 진행됨에 따라 자체의 밀도가 높아져 상기와 같은 소정의 가스를 이용한 건식 애싱으로는 폴리이미드층을 완전히 제거하기에 어려움이 있다. 도 2는 일반적인 건식 애싱 공정을 적용한 경우 잔존하는 100Å 정도 두께의 폴리이미드를 나타낸 SEM(Scanning Electron Microscopy) 사진을 나타낸 것이다.However, unlike the photoresist, the polyimide is hardened over time and has a strong viscosity. In addition, as the curing process for the first patterned polyimide layer proceeds at a high temperature of 350 ° C. or higher, its density increases, so that dry ashing using a predetermined gas as described above completely removes the polyimide layer. There is difficulty. Figure 2 shows a SEM (Scanning Electron Microscopy) photograph showing a polyimide thickness of about 100 잔 remaining when a typical dry ashing process is applied.
이에 따라, 종래의 공정에서는 상기와 같은 건식 애싱을 대체하여 디메틸설퍼옥사이드(Di-Methyl Sulfur Oxide)와 모노에탄올아민(Monoethanol Amine)이 혼합된 습식 식각 용액 등을 사용하여 패터닝된 폴리이미드층을 제거하고 있다. 그러나, 이와 같이 폴리이미드층의 제거시 습식 식각만을 이용함에 따라 장비 효율성에 문제가 발생한다. Accordingly, in the conventional process, the patterned polyimide layer is removed using a wet etching solution in which dimethylsulfur oxide and monoethanolamine are mixed in place of dry ashing as described above. Doing. However, the use of wet etching only when the polyimide layer is removed thus causes a problem in equipment efficiency.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로서, 폴리이미드층이 잔존하지 않도록 건식 애싱을 수행할 수 있는 폴리이미드층의 제거방법을 제공하는 것을 목적으로 한다.
The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for removing a polyimide layer capable of performing dry ashing so that the polyimide layer does not remain.
상기의 목적을 달성하기 위한 본 발명의 폴리이미드층의 제거방법은 반도체 기판 상에 폴리이미드층을 형성하는 단계;와, 1차 건식 애싱 공정을 이용하여 상기 폴리이미드층의 소정 두께를 제거하는 단계;와, 2차 건식 애싱 공정을 이용하여 잔존하는 폴리이미드층을 완전히 제거하는 단계를 포함하여 이루어지는 것을 특징으 로 한다.Removing the polyimide layer of the present invention for achieving the above object comprises the steps of forming a polyimide layer on a semiconductor substrate; and, removing the predetermined thickness of the polyimide layer using a primary dry ashing process And, completely removing the remaining polyimide layer by using a secondary dry ashing process.
바람직하게는, 상기 1차 건식 애싱 공정은 산소(O2) 및 N2H2 가스를 이용할 수 있다.Preferably, the primary dry ashing process may use oxygen (O 2 ) and N 2 H 2 gas.
바람직하게는, 상기 2차 건식 애싱 공정은 산소(O2) 및 탄화불소(C2F6) 가스를 이용할 수 있다.Preferably, the secondary dry ashing process may use oxygen (O 2 ) and fluorine carbide (C 2 F 6 ) gas.
바람직하게는, 상기 1차 건식 애싱 공정으로 제거되는 폴리이미드층의 두께는 총 두께의 70∼80% 일 수 있다.Preferably, the thickness of the polyimide layer removed by the primary dry ashing process may be 70 to 80% of the total thickness.
바람직하게는, 상기 산소(O2) 및 탄화불소(C2F6) 가스는 각각 2000∼3000sccm, 5∼10sccm 정도 사용할 수 있다.Preferably, the oxygen (O 2 ) and fluorocarbon (C 2 F 6 ) gases may be used at about 2000 to 3000 sccm and about 5 to 10 sccm, respectively.
바람직하게는, 상기 2차 건식 애싱 공정은 공정이 진행되는 챔버 내의 온도 및 압력을 각각 200∼300℃, 1∼1.5 Torr 정도로 유지하고, 챔버의 RF 전력은 900∼1000W 정도로 할 수 있다.Preferably, the secondary dry ashing process maintains the temperature and pressure in the chamber where the process is performed at about 200 to 300 ° C. and about 1 to 1.5 Torr, respectively, and the RF power of the chamber may be about 900 to 1000 W.
본 발명의 특징에 따르면, 패드 노출 공정에서 폴리이미드층을 이용한 재작업(rework)시 최초 도포된 폴리이미드층을 제거할 때, 산소, N2H2 가스, 탄화불소(C2F6)를 이용한 1차 및 2차 건식 애싱 공정을 적용함으로써 패드 상에 폴리이미드층이 잔존하지 않도록 할 수 있다.According to a feature of the present invention, oxygen, N 2 H 2 gas, fluorinated carbide (C 2 F 6 ) is removed when the first polyimide layer is removed during rework with the polyimide layer in the pad exposure process. By applying the used primary and secondary dry ashing processes, it is possible to prevent the polyimide layer from remaining on the pad.
이하, 도면을 참조하여 본 발명에 따른 폴리이미드층의 제거방법을 상세히 설명하기로 한다. 도 3a 내지 3e는 본 발명에 따른 폴리이미드층의 제거방법을 설 명하기 위한 공정 단면도이다.Hereinafter, a method of removing a polyimide layer according to the present invention will be described in detail with reference to the accompanying drawings. 3A to 3E are cross-sectional views illustrating a method of removing a polyimide layer according to the present invention.
먼저, 도 3a에 도시한 바와 같이 반도체 기판 상에 패드 형성을 위한 금속층을 적층한 다음, 포토리소그래피 공정 및 식각 공정을 통해 선택적으로 패터닝하여 패드(302)를 형성한다. 여기서, 도면에 도시하지 않았지만 상기 반도체 기판(301)에는 소스/드레인과 같은 확산층, 게이트 전극, 층간절연막 및 금속배선 등이 형성되어 있음은 자명한 사실이다.First, as illustrated in FIG. 3A, a metal layer for forming a pad is stacked on a semiconductor substrate, and then selectively patterned through a photolithography process and an etching process to form a
이와 같은 상태에서, 상기 패드(302)를 포함한 기판(301) 전면 상에 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition, HDP CVD) 공정 등을 이용하여 USG(Undoped Silicate Glass)막 또는 FSG(Fluorine Silicate Glass) 또는 TEOS(Tetra Ethyl Ortho Silicate)막 같은 산화막(303)을 형성한다. 이어, 상기 산화막(303) 상에 PECVD(Plasma Enhanced CVD) 공정을 이용하여 실리콘 질화막(304)을 적층하여 보호막을 완성한다. In this state, a high density plasma chemical vapor deposition (HDP CVD) process or the like is used on the entire surface of the
그런 다음, 도 3b에 도시한 바와 같이 상기 실리콘 질화막(304) 상에 PAC(Photoacid compound)와 같은 감광성 화합물을 포함하는 감광성 폴리이미드 레진을 스핀 코팅(spin coating) 방법 등을 적층하여 폴리이미드층(305)을 형성한다. 이 때, 상기 폴리이미드층(305)은 약 12∼15㎛ 정도의 두께로 형성한다. 이어, 상기 폴리이미드층(305)을 패터닝하기 위해 소정의 포토 마스크(도시하지 않음)를 이용하여 패드(302) 영역에 상응하는 부위의 폴리이미드층(305)을 노광하고, 노광된 부위를 현상액을 이용하여 제거한다. 이후, 350℃ 정도의 온도에서 상기 패터닝된 폴리이미드층(305)을 큐어링(curing)한다. Next, as shown in FIG. 3B, a photosensitive polyimide resin including a photosensitive compound, such as a photoacid compound (PAC), is spin-coated on a
이와 같은 상태에서, 도 3c에 도시한 바와 같이 상기 패터닝된 폴리이미드층(305)을 식각 마스크로 이용하여 상기 실리콘 질화막(304) 및 산화막(303)을 순차적으로 식각, 제거하여 패드(302)를 노출시킨다. 이 때, 상기 폴리이미드층(305)의 패터닝 과정에서 스컴(scum)이 발생하는 경우 상기 노출된 패드(302) 영역은 최초 설정된 패드(302) 영역보다 그 면적이 작게 된다. 이러한 경우, 패드(302) 노출을 위한 재작업 즉, 폴리이미드층(305)의 재도포, 패터닝 및 식각 공정을 실시하게 되는데, 이와 같은 재작업을 하기 위해서는 상기 최초 도포된 폴리이미드층(305)을 먼저 제거하여야 한다.In this state, as illustrated in FIG. 3C, the
본 발명의 핵심 특징은 상기 최초 도포된 폴리이미드층(305)의 제거 방법에 있다. 또한, 상기 폴리이미드층(305)의 제거에 있어 1차 및 2차 건식 애싱 공정으로 구성되는 건식 애싱 방법을 사용한다.A key feature of the present invention is the method of removing the first applied
구체적으로 살펴보면, 도 3c에 도시한 바와 같이 상기 패터닝된 폴리이미드층(305)의 1차 건식 애싱 공정으로서, 종래의 건식 애싱 공정에서와 같이 산소(O2)와 N2H2 가스를 이용한 건식 애싱 공정을 진행한다. 상기 1차 건식 애싱 공정으로 통해 제거되는 폴리이미드층(305)의 두께(d)는 총 두께의 70∼80% 정도이다. 상기 1차 건식 애싱 공정이 완료된 상태를 실제 사진으로 보면 도 4a에 도시한 바와 같다.Specifically, as shown in FIG. 3C, as the primary dry ashing process of the patterned
상기 1차 건식 애싱 공정이 완료된 상태에서, 도 3d에 도시한 바와 같이 2차 건식 애싱 공정을 진행한다. 2차 건식 애싱 공정은 산소(O2)와 탄화불소(C2F6 ) 가스 를 이용한다. 상기 2차 건식 애싱 공정의 구체적인 공정 조건을 살펴보면 다음과 같다. 먼저, 플라즈마 공정 챔버 내의 온도 및 압력을 각각 200∼300℃, 1∼1.5 Torr 정도로 유지한다. 이와 같은 상태에서, 챔버 내에 산소(O2) 가스를 2000∼3000sccm, 탄화불소(C2F6) 가스를 5∼10sccm 정도 흐르도록 하고 플라즈마 공정 챔버의 RF 전력을 900∼1000W 정도로 하여 2차 건식 애싱 공정을 진행한다.In the state where the primary dry ashing process is completed, the secondary dry ashing process is performed as shown in FIG. 3D. The secondary dry ashing process uses oxygen (O 2 ) and fluorocarbon (C 2 F 6 ) gases. Looking at the specific process conditions of the secondary dry ashing process as follows. First, the temperature and pressure in the plasma process chamber are maintained at about 200 to 300 ° C. and about 1 to 1.5 Torr, respectively. In such a state, the secondary dry type is made by flowing oxygen (O 2 ) gas in the chamber at about 2000 to 3000 sccm and fluorinated carbide (C 2 F 6 ) gas at about 5 to 10 sccm and RF power in the plasma process chamber at about 900 to 1000 W. The ashing process is performed.
상기 2차 건식 애싱 공정을 통해 상기 1차 건식 애싱 공정으로 잔류하는 폴리이미드층(305)이 모두 제거된다. 도 4b는 상기 2차 건식 애싱 공정이 완료된 상태를 나타낸 SEM 사진이다.The
본 발명에 따른 폴리이미드층의 제거방법은 다음과 같은 효과가 있다.Removal method of the polyimide layer according to the present invention has the following effects.
패드 노출 공정에서 폴리이미드층을 이용한 재작업(rework)시 최초 도포된 폴리이미드층을 제거할 때, 산소, N2H2 가스, 탄화불소(C2F6)를 이용한 1차 및 2차 건식 애싱 공정을 적용함으로써 패드 상에 폴리이미드층이 잔존하지 않도록 할 수 있다. 이에 따라, 스컴으로 인한 제반 문제점을 효과적으로 해결할 수 있어 반도체 소자의 신뢰성을 담보할 수 있게 된다.
Primary and secondary dry using oxygen, N 2 H 2 gas, fluorine carbide (C 2 F 6 ) to remove the first applied polyimide layer during rework with the polyimide layer in the pad exposure process By applying the ashing step, it is possible to prevent the polyimide layer from remaining on the pad. Accordingly, the problems caused by the scum can be effectively solved, thereby ensuring the reliability of the semiconductor device.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100381A KR100582441B1 (en) | 2003-12-30 | 2003-12-30 | Method for removing poly-imide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100381A KR100582441B1 (en) | 2003-12-30 | 2003-12-30 | Method for removing poly-imide layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068678A KR20050068678A (en) | 2005-07-05 |
| KR100582441B1 true KR100582441B1 (en) | 2006-05-23 |
Family
ID=37259218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030100381A KR100582441B1 (en) | 2003-12-30 | 2003-12-30 | Method for removing poly-imide layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100582441B1 (en) |
-
2003
- 2003-12-30 KR KR1020030100381A patent/KR100582441B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050068678A (en) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202568B2 (en) | Semiconductor passivation deposition process for interfacial adhesion | |
| US6006764A (en) | Method of stripping photoresist from Al bonding pads that prevents corrosion | |
| US6911386B1 (en) | Integrated process for fuse opening and passivation process for CU/LOW-K IMD | |
| US6458650B1 (en) | CU second electrode process with in situ ashing and oxidation process | |
| JP4994566B2 (en) | Manufacturing method of dual damascene wiring of microelectronic device using hybrid type low dielectric constant material and inorganic filler not containing carbon | |
| US6221752B1 (en) | Method of mending erosion of bonding pad | |
| KR100262506B1 (en) | Manufacturing method for semiconductor device | |
| KR100582441B1 (en) | Method for removing poly-imide layer | |
| KR20080069346A (en) | Method of forming pattern of semiconductor device | |
| JP2006156591A (en) | Method for manufacturing semiconductor device | |
| KR100605174B1 (en) | Method for forming bonding pad of semiconductor device | |
| US8222143B2 (en) | Reworking method for integrated circuit devices | |
| US7538037B2 (en) | Method for manufacturing semiconductor device | |
| KR100681676B1 (en) | Method for forming pad in semiconductor device | |
| KR100282418B1 (en) | Polymer Removal Method of Semiconductor Device | |
| KR100588892B1 (en) | Method for preventing pads of semiconductor device from being oxidized | |
| KR100827488B1 (en) | Method for forming a metal line pattern of the semiconductor device | |
| KR100508748B1 (en) | Polyimide Film Discombing Method and Rework Method of Semiconductor Device | |
| KR100268709B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
| KR100267771B1 (en) | Method for manufacturing semiconductor material | |
| KR100571399B1 (en) | Manufacturing method of semiconductor device | |
| KR100790268B1 (en) | Method of fabricating semiconductor device for corrosion protection of metal pad | |
| KR100718803B1 (en) | Manufacturing method of semiconductor device | |
| KR101199436B1 (en) | Method of manufacturing a semiconductor device | |
| KR100835410B1 (en) | Method for formation of aluminum bonding pad |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100422 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |