KR100576776B1 - 반도체 광소자의 제작 방법 - Google Patents

반도체 광소자의 제작 방법 Download PDF

Info

Publication number
KR100576776B1
KR100576776B1 KR1020040103665A KR20040103665A KR100576776B1 KR 100576776 B1 KR100576776 B1 KR 100576776B1 KR 1020040103665 A KR1020040103665 A KR 1020040103665A KR 20040103665 A KR20040103665 A KR 20040103665A KR 100576776 B1 KR100576776 B1 KR 100576776B1
Authority
KR
South Korea
Prior art keywords
layer
forming
ohmic contact
pattern
semiconductor optical
Prior art date
Application number
KR1020040103665A
Other languages
English (en)
Inventor
박문호
박상기
오수환
백용순
오광룡
김경옥
김성복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040103665A priority Critical patent/KR100576776B1/ko
Priority to US11/293,615 priority patent/US7378292B2/en
Application granted granted Critical
Publication of KR100576776B1 publication Critical patent/KR100576776B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/50—Amplifier structures not provided for in groups H01S5/02 - H01S5/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2302/00—Amplification / lasing wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 가입자용이나 파장분할다중(WDM) 방식의 광통신 시스템에 사용되는 반도체 광소자의 제작 방법에 관한 것으로, 단일 활성층에 레이저 다이오드(Laser Diode; LD)와 반도체 광증폭기(Semiconductor Optical Amplifier; SOA)가 집적된다. 레이저 다이오드와 반도체 광증폭기는 서로 광학적으로 연결되며, 이온 주입에 의해 전기적으로 절연된다. 각각의 전극을 통해 독립적으로 전류를 주입하면 레이저 다이오드(LD)에서 생성된 광이 반도체 광증폭기(SOA)에 의해 증폭되기 때문에 발진개시전류가 낮고 출력광의 세기가 높다.
반도체 광증폭기, 레이저 다이오드, 전류차단층, 전류주입층, 이온주입

Description

반도체 광소자의 제작 방법 {Method for fabricating semiconductor optical device}
도 1 내지 도 8은 본 발명에 따른 반도체 광소자의 제작 방법을 설명하기 위한 단면도 및 사시도.
도 9a 및 도 9b는 본 발명에 따른 반도체 광소자의 본딩 상태를 나타낸 사진.
도 10은 본 발명에 따른 반도체 광소자의 전류-광출력 특성을 나타낸 그래프.
도 11은 본 발명에 따른 반도체 광소자의 광증폭 특성을 나타낸 그래프.
도 12는 본 발명에 따른 반도체 광소자의 광출력 스펙트럼.
도 13a 내지 도 13c는 본 발명에 따른 반도체 광소자의 광출력 스펙트럼.
<도면의 주요 부분에 대한 부호의 설명>
11: 기판 12: 버퍼층
13, 15: SCH층 14: 양자우물층
14a: 스트레인드 우물층 14b: 언스트레인드 베리어층
16: 보호층 17, 21: 산화물층
18: 클래드층 18a, 18b, 18c: p-InP층
19, 19a, 19b: 오믹 접촉층 20a, 20b: 감광막 패턴
22: 감광막 23: P형 금속층
23a, 23b: 금속전극 24: N형 금속층
25: 와이어 26: 광출력면
본 발명은 광가입자용이나 파장분할다중(WDM) 방식의 광통신 시스템에 사용되는 반도체 광소자의 제작 방법에 관한 것으로, 보다 상세하게는 레이저 다이오드(Laser Diode; LD)와 반도체 광증폭기(Semiconductor Optical Amplifier; SOA)가 집적된 반도체 광소자의 제작 방법에 관한 것이다.
일반적인 광통신 시스템에서는 광원으로 LED(Light Emitting Diode), FP-LD(Fabry-Perot Laser Diode), DFB-LD(Distributed Feed Back Laser Diode) 등이 사용된다. 1.3㎼ 및 1.55㎼ 레이저 다이오드(LD)는 20㎽의 광출력과 10~20㎃ 정도의 발진개시전류 특성을 가진다. 그러나 PF-LD는 30㎽ 이상의 광출력과 10㎃ 이하의 발진개시전류 특성을 가지도록 제작하기 어렵다.
파장분할 수동형 광 네트워크(WDM-PON) 방식의 광 네트워크 유니트(Optical Network Unit; ONU)에서는 배열 도파로 격자(Arrayed Waveguide Grating; AWG)를 이용하여 스펙트럼(spectrum)을 분할(slicing)하는 방식으로 광가입자용 광원을 구성할 수 있다(J.K. Park 외, "Monolithically Integrated Semiconductor LED- Amplifier for Applications as transceivers in Fiber Access Systems", IEEE Photonics Technology Letters, Vol. 8 No. 6, pp. 800-802, June, 1996 참조). 이 방식에서 요구되는 광원의 특성은 광출력 스펙트럼의 폭이 십 ㎚ 이상으로 광대역이어야 하고, 광출력의 세기가 수 ㎽ 이상이 되어야 한다.
이러한 관점에서 지금까지 사용되고 있는 LED, FP-LD, DFB-LD와 같은 광원은 다음과 같은 문제점을 갖는다.
첫째, LED의 경우 제작이 용이하고 광대역에 적용이 가능하지만, 출력광의 세기가 수백 ㎼ 이하로 낮기 때문에 광가입자 시스템에서 추가적인 광증폭기를 필요로 한다. 따라서 LED를 광원으로 사용하면 시스템이 복잡해지고 가격이 높아진다.
둘째, FP-LD와 DFB-LD는 출력광의 세기가 10㎽ 정도로 양호하지만, 좁은 대역의 광출력을 가지므로 가입자 시스템에서 인접 광원과의 OBI(Optical Beat Interferance)가 발생된다.
본 발명은 상기의 문제점을 해결하기 위해 안출된 것으로서, 발진개시전류가 낮고 출력광의 세기가 높은 반도체 광소자의 제작 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 기판 상에 버퍼층, 활성층 및 보호층을 형성한 후 상기 보호층 상에 스트라이프 형태를 가지는 다수의 제 1 패턴을 형성하는 단계, 상기 제 1 패턴을 마스크로 이용하여 상기 보호층, 활성층 및 버퍼 층을 패터닝하는 단계, 상기 제 1 패턴을 제거한 후 전체 상부면에 클래드층 및 오믹 접촉층을 형성하는 단계, 광증폭기 영역 및 레이저 다이오드 영역의 상기 오믹 접촉층 상에 각각 스트라이프 형태의 다수의 제 2 패턴을 형성하는 단계, 상기 제 2 패턴을 마스크로 이용한 이온주입 공정으로 노출된 부분의 상기 오믹 접촉층과 상기 클래드층에 전류차단층을 형성하는 단계, 상기 제 2 패턴을 제거한 후 이온이 주입된 부분의 상기 오믹 접촉층을 제거하고, 이온이 주입되지 않은 부분의 상기 오믹 접촉층이 노출되도록 산화물 패턴을 형성하는 단계, 상기 광증폭기 영역과 상기 레이저 다이오드 영역의 노출된 상기 오믹 접촉층 상에 각각 제 1 금속전극을 형성하는 단계, 상기 기판의 저면에 제 2 금속전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 활성층은 제 1 SCH층, 양자우물층 및 제 2 SCH층으로 이루어지고, 상기 양자우물층은 InGaAsP 스트레인드 우물층들 사이에 언스트레인드 InGaAsP 베리어층이 삽입된 다층 구조로 형성하는 것을 특징으로 한다.
상기 제 1 패턴은 상기 광증폭기의 광출력면에 대하여 수직 또는 소정 각도의 기울기를 갖도록 형성하며, 상기 소정 각도는 5 내지 10도인 것을 특징으로 한다.
상기 이온주입 공정시 상기 광증폭기 영역과 상기 레이저 다이오드 영역 경계부의 상기 오믹 접촉층과 상기 클래드층에 전류차단층이 형성되도록 하는 것을 특징으로 한다.
상기 제 2 금속전극을 형성하기 전에 상기 기판의 저면을 소정 두께 식각하 는 단계 및 상기 제 2 금속전극을 형성한 후 상기 광증폭기의 광출력면에 무반사막을 코팅하는 단계를 더 포함하는 것을 특징으로 한다.
그러면 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1 내지 도 8은 본 발명에 따른 반도체 광소자의 제작 방법을 설명하기 위한 단면도 및 사시도이다.
도 1a 및 도 1b를 참조하면, n-InP 기판(11) 상에 버퍼(buffer)층(12)을 형성한 후 상기 버퍼층(12) 상에 SCH(Seperate Cofinement Heterostructure)층(13), 양자우물층(14) 및 SCH층(15)으로 이루어진 활성층을 형성하고, 상기 SCH층(15) 상에 보호층(16)을 형성한다.
상기 버퍼층(12)은 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD)법으로 λ=1.3㎛, 두께는 0.3㎛로 형성하고, 상기 SCH층(13)은 λ=1.3㎛, 두께는 0.07㎛로 형성한다. 상기 양자우물층(14)은 0.8% InGaAsP 스트레인드 우물(strained well)층(14a)들 사이에 언스트레인드(unstrained) InGaAsP 베리어(barrial)층(14b)이 삽입된 다층 구조로 형성한다. 상기 InGaAsP 스트레인드 우물층(14a)은 λ=1.68㎛, 두께는 11.5㎚로 형성하고, 상기 언스트레인드 InGaAsP 베리어층(14b)은 λ=1.68㎛, 두께는 11.5㎚로 형성한다. 상기 SCH층(13 및 15)은 λ=1.3㎛, 두께는 0.07㎛로 형성한다. 상기 보호층(16)은 0.1㎛ 두께의 p-InP층으로 형성한다.
도 2를 참조하면, 상기 보호층(16) 상에 플라즈마화학기상증착(Plasma Enhanced CVD; PECVD)법을 이용하여 0.2㎛ 두께의 산화물층(17)을 형성한 후 포토 리소그라피 공정으로 상기 산화물층(17) 상에 스트라이프(stripe) 형태의 감광막 패턴(도시안됨)을 형성한다. 상기 산화물층(17)은 SiOX, SiNX를 포함하는 산화물로 형성하고, 상기 스트라이프 형태의 감광막 패턴은 2㎛의 선폭을 가지도록 하며, 110 방향으로 형성하되, 광출력면에 대하여 소정의 각도 예를들어, 수직이 되거나, 약 5 내지 10도, 바람직하게는, 7도 정도의 기울기를 가지도록 형성한다.
도 3을 참조하면, 상기 감광막 패턴을 마스크로 이용하여 상기 산화물층(17)을 패터닝하고, 패터닝된 산화물층(17)을 마스크로 이용하여 상기 보호층(16), SCH층(15), 양자우물층(14), SCH층(13) 및 버퍼층(12)을 순차적으로 패터닝한다. 이 때 상기 버퍼층(12)이 완전히 노출될 수 있도록 상기 기판(11)을 수백 Å 정도 식각해도 된다. 식각 과정에서 손상된 표면층을 제거하기 위하여 황산 용액으로 2분간 세정(cleaining)한 후 HBr:H2O2:H2O=8:2:100 용액으로 30초간 손상된 표면층을 10㎚ 정도 식각한다. 상기 산화물층(17)은 MERIE 방법으로 식각하고, 상기 보호층(16), SCH층(15), 활성층(14), SCH층(13) 및 버퍼층(12)은 건식식각 방법으로 식각한다.
도 4a 및 도 4b를 참조하면, 잔류된 상기 산화물층(17)을 제거한 후 유기금 속화학기상증착(MOCVD)법으로 전체 상부면에 p-InP 클래드층(18) 및 p-InGaAs 오믹 접촉층(19)을 적층하여 매립된 릿지 구조(Buried Ridge Structure; BRS)를 형성한다. 상기 p-InGaAs 오믹 접촉층(19) 상에 InP층(도시안됨)을 0.2㎛의 두께로 형성하여 후속 이온주입 공정과 리소그라피 공정에서 표면이 보호되도록 할 수 있다.
상기 p-InP 클래드층(18)은 오믹 저항이 최소화되고 활성층에서 확산되는 Zn의 영향이 최소화되도록 하기 위해 도 4a에 도시된 바와 같이 두께와 도핑 농도가 다른 p-InP층(18a, 18b, 18c)으로 형성한다. 이 때 상기 p-InP층(18a, 18b, 18c)의 두께와 도핑 농도는 낮은 발진개시전류와 높은 광출력 특성을 가지도록 최적화시키면 되는데, 예를 들어, 상기 p-InP층(18a)은 0.7㎛의 두께 및 7x1017의 도핑농도를 가지며, p-InP층(18b)은 1.0㎛의 두께 및 1x1018의 도핑농도를 가지며, p-InP층(18c)은 0.3㎛의 두께 및 2x1018의 도핑농도를 가지도록 할 수 있다.
도 5를 참조하면, 상기와 같이 매립된 릿지 구조(BRS)가 형성되면 주입전류를 제한하기 위해 활성층에 이온을 주입한다. 따라서 이온 주입 과정에서 활성층을 보호하기 위하여 상기 p-InGaAs 오믹 접촉층(19) 상에 10㎛의 두께 및 10㎛의 폭을 가지는 스트라이프 형태의 감광막 패턴(20a 및 20b)을 형성한다. 이 때 상기 감광막 패턴(20a)은 반도체 광증폭기(SOA) 영역에 형성되고, 상기 감광막 패턴(20b)은 레이저 다이오드(LD) 영역에 형성되며, 반도체 광증폭기(SOA) 영역과 레이저 다이오드(LD) 영역 사이의 상기 p-InGaAs 오믹 접촉층(19)은 노출된다.
상기 감광막 패턴(20a 및 20b)을 마스크로 이용한 이온주입 공정으로 상기 감광막 패턴(20) 사이의 상기 p-InGaAs 오믹 접촉층(19)과 p-InP 클래드층(18)에 이온을 주입한다. 이 때 감광막 패턴(20a)과 감광막 패턴(20b)이 반도체 광증폭기 영역(SOA)과 레이저 다이오드(LD) 영역을 경계로 서로 이격되어 있으므로 반도체 광증폭기(SOA) 영역과 레이저 다이오드(LD) 영역의 경계부에도 이온이 주입되어 전류차단층이 형성됨으로써 두 영역이 전기적으로 절연된다.
본 실시예에서는 주로 H+ 이온을 수 백 KeV 정도의 가속전압 및 1014 ion/cm2 정도의 도즈량(dose)으로 주입한다. 이온의 종류와 가속전압 그리고 도즈량은 상기 p-InP 클래드층(18)의 두께와 요구되는 조건에 따라 최적화시킬 수 있다.
도 6을 참조하면, 상기 감광막 패턴(20a 및 20b)을 ACT-1 용액으로 보일링(boiling)한 후 프라즈마를 이용한 에싱(ashing) 공정으로 제거한다. 그리고 이온이 주입된 부분의 상기 p-InGaAs 오믹 접촉층(19)을 H3PO4:HCl=85:15 용액으로 2분간 식각하여 제거한다. 이 과정에서 잔류된 감광막 패턴도 함께 완전히 제거된다.
이 후 전체 상부면에 산화물층(21)을 증착한 후 소정의 마스크를 이용한 식각 공정으로 상기 p-InGaAs 오믹 접촉층(19) 상에 증착된 산화물층(21)을 MERIE 방법으로 제거하여 반도체 광증폭기(SOA) 영역과 레이저 다이오드(LD) 영역의 상기 p-InGaAs 오믹 접촉층(19a 및 19b)을 노출시킨다. 이온이 주입되지 않은 상기 p-InGaAs 오믹 접촉층(19a 및 19b)은 전류주입영역이되며, 이온이 주입된 상기 p-InP 클래드층(18)은 전류차단영역이 된다.
도 7을 참조하면, 전류주입을 위한 전극을 형성하기 위해 전체 상부면에 감 광막(22)을 형성한 후 이미지 반전(image reversal) 포토 리소그래피 공정으로 상기 p-InGaAs 오믹 접촉층(19a 및 19b)의 소정 부분을 노출시킨다. 이 때 스트라이프 형태의 상기 p-InGaAs 오믹 접촉층(19a 및 19b)은 약 20㎛의 폭으로 노출되며, 상기 p-InGaAs 오믹 접촉층(19a 및 19b)을 포함하는 소정 부분에는 전극패드를 형성하기 위해 약 200㎛의 폭으로 노출시킨다.
전자빔증착법으로 전체 상부면에 P형 금속층(23)을 형성하고 상기 감광막(22)을 제거하면 반도체 광증폭기 영역(SOA)에는 P형 금속전극(23a)이 잔류되고, 레이저 다이오드(LD) 영역에는 P형 금속전극(23b)이 잔류된다. 이 후 오믹 접촉을 위한 어닐링(annealing)공정을 진행한다.
상기 기판(11)의 밑면을 100㎛ 정도 랩핑(lapping)하여 두께를 100㎛ 정도로 만든 다음 상기 기판(11)의 밑면에 N형 금속층(24)을 형성하고 어닐링 공정을 진행한다. 상기 P형 금속층(23)으로는 Au/Pt/Ti를 사용하며, 상기 N형 금속층(24)으로는 Au/Cr를 사용한다. 상기 P형 금속전극(23a 및 23b)과 N형 금속층(24)은 전류를 주입하기 위한 전극으로 이용된다.
상기와 같이 완성된 광소자의 반도체 광증폭기(SOA) 출력면에 무반사막(Anti Reflectance)을 코팅한다.
도 9a 및 도 9b는 상기와 같이 광소자를 제작한 후 광증폭기(SOA)와 레이저 다이오드(LD)에 와이어를 본딩(wire bonding)한 상태를 나타낸다. 부호 25는 와이어를 지시하며, 부호 26은 코팅된 광출력면을 지시한다.
광출력면이 공진축에 수직한 구조(도 9a)에서는 낮은 발진개시전류와 높은 광출력 특성을 보였으며, 광출력면에 대해서 약 7°정도 경사진 구조(도 9b)에서는 광출력 스펙트럼이 넓은 대역 특성을 보였다.
도 10은 본 발명에 따른 반도체 광소자의 전류-광출력 특성을 나타낸 그래프로서, 5개의 반도체 광소자가 연속적으로 배열된 상태에서 150㎃의 CW 전류를 주입한 경우 30㎽ 이상의 광출력을 보였다.
도 11은 본 발명에 따른 반도체 광소자의 광증폭 특성을 나타낸 그래프로서, 선 A는 반도체 광증폭기(SOA)의 전극(23a)에 전류를 0에서 200㎃까지 단계적으로 변화시키며 주입하고, 레이저 다이오드(LD)의 전극(23b)에는 100㎃의 전류를 주입한 경우의 광출력을 나타내며, 선 B는 레이저 다이오드(LD)는 구동시키지 않고, 반도체 광증폭기(SOA)의 전극(23a)에만 전류를 0에서 200㎃까지 단계적으로 변화시키며 주입한 경우의 광출력을 나타낸다. 반도체 광증폭기(SOA)만을 구동시킨 경우 전류가 200㎃로 주입될 때 광출력이 3㎽ 이하였으며, 광출력 스펙트럼은 도 12에 도시된 바와 같이 넓은 대역폭의 전형적인 반도체 광증폭기(SOA)의 출력 특성을 보였다. 그러나 레이저 다이오드(LD)의 전극(23b)에 100㎃의 CW 전류를 주입한 경우 발진개시전류가 5㎃ 이하로 낮았으며, 200㎃에서 45㎽의 높은 광출력을 나타냈다. 이는 레이저 다이오드(LD)에서 생성된 광이 반도체 광증폭기(SOA)에 의해 증폭된 결과이다. 이 경우 광출력 스펙트럼은 도 12에 도시된 바와 같이 10㎚ 이상의 영역에서 -5dBm 이상의 광출력 특성을 나타내었다.
도 13a 내지 도 13c는 세 가지 다른 조건에서의 전류-광출력 특성을 나타낸다. 도 13a는 레이저 다이오드(LD)에는 전류를 주입하지 않고 반도체 광증폭기 (SOA)에는 120㎃의 전류를 주입한 경우이고, 도 13b 및 도 13c는 각각 레이저 다이오드(LD)에 40㎃ 및 80㎃의 전류를 주입한 경우의 광출력 스펙트럼을 나타낸다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명은 레이저 다이오드(LD)와 반도체 광증폭기(SOA)가 동일 활성층에 집적되어 서로 광학적으로 연결되며, 이온 주입에 의해 전기적으로 절연됨으로써 각각의 전극을 통해 독립적으로 전류를 주입하면 레이저 다이오드(LD)에서 생성된 광이 반도체 광증폭기(SOA)에 의해 10배 이상 증폭된다.
스트라이프 형태의 활성층이 광출력면에 대해 약 7도 정도 경사진 구조를 가지므로 광출력단이 반도체 광증폭기로 동작하여 10㎚ 이상의 파장을 가지는 광대역 광원으로 사용이 가능하다. 또한, 광출력면과 공진 방향이 수직인 구조에서는 발진개시전류가 낮으며 광출력이 높기 때문에 기존의 FP-LD보다 우수한 성능을 가지는 가입자용 광원으로 사용될 수 있다.

Claims (12)

  1. 기판 상에 버퍼층, 활성층 및 보호층을 형성한 후 상기 보호층 상에 스트라이프 형태를 가지는 다수의 제 1 패턴을 형성하는 단계,
    상기 제 1 패턴을 마스크로 이용하여 상기 보호층, 활성층 및 버퍼층을 패터닝하는 단계,
    상기 제 1 패턴을 제거한 후 전체 상부면에 클래드층 및 오믹 접촉층을 형성하는 단계,
    광증폭기 영역 및 레이저 다이오드 영역의 상기 오믹 접촉층 상에 각각 스트라이프 형태의 다수의 제 2 패턴을 형성하는 단계,
    상기 제 2 패턴을 마스크로 이용한 이온주입 공정으로 노출된 부분의 상기 오믹 접촉층과 상기 클래드층에 전류차단층을 형성하는 단계,
    상기 제 2 패턴을 제거한 후 이온이 주입된 부분의 상기 오믹 접촉층을 제거하고, 이온이 주입되지 않은 부분의 상기 오믹 접촉층이 노출되도록 산화물 패턴을 형성하는 단계,
    상기 광증폭기 영역과 상기 레이저 다이오드 영역의 노출된 상기 오믹 접촉층 상에 각각 제 1 금속전극을 형성하는 단계,
    상기 기판의 저면에 제 2 금속전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  2. 제 1 항에 있어서, 상기 활성층은 제 1 SCH층, 양자우물층 및 제 2 SCH층으로 이루어진 것을 특징으로 하는 반도체 광소자의 제작 방법.
  3. 제 2 항에 있어서, 상기 양자우물층은 InGaAsP 스트레인드 우물층들 사이에 언스트레인드 InGaAsP 베리어층이 삽입된 다층 구조로 형성하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  4. 제 1 항에 있어서, 상기 보호층은 p-InP층으로 형성하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  5. 제 1 항에 있어서, 상기 제 1 패턴은 상기 광증폭기의 광출력면에 대하여 수직 또는 소정 각도의 기울기를 갖도록 형성하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  6. 제 5 항에 있어서, 상기 소정 각도는 5 내지 10도인 것을 특징으로 하는 반도체 광소자의 제작 방법.
  7. 제 1 항에 있어서, 상기 제 1 패턴은 산화물로 형성하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  8. 제 1 항에 있어서, 상기 클래드층은 두께와 도핑 농도가 다른 다수의 p-InP층으로 형성하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  9. 제 1 항에 있어서, 상기 제 2 패턴은 감광막으로 형성하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  10. 제 1 항에 있어서, 상기 이온주입 공정시 상기 광증폭기 영역과 상기 레이저 다이오드 영역 경계부의 상기 오믹 접촉층과 상기 클래드층에 전류차단층이 형성되도록 하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  11. 제 1 항에 있어서, 상기 제 2 금속전극을 형성하기 전에 상기 기판의 저면을 소정 두께 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
  12. 제 1 항에 있어서, 상기 제 2 금속전극을 형성한 후 상기 광증폭기의 광출력면에 무반사막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 광소자의 제작 방법.
KR1020040103665A 2004-12-09 2004-12-09 반도체 광소자의 제작 방법 KR100576776B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040103665A KR100576776B1 (ko) 2004-12-09 2004-12-09 반도체 광소자의 제작 방법
US11/293,615 US7378292B2 (en) 2004-12-09 2005-12-02 Method of fabricating semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103665A KR100576776B1 (ko) 2004-12-09 2004-12-09 반도체 광소자의 제작 방법

Publications (1)

Publication Number Publication Date
KR100576776B1 true KR100576776B1 (ko) 2006-05-08

Family

ID=36913245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103665A KR100576776B1 (ko) 2004-12-09 2004-12-09 반도체 광소자의 제작 방법

Country Status (2)

Country Link
US (1) US7378292B2 (ko)
KR (1) KR100576776B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670830B1 (ko) * 2005-12-12 2007-01-19 한국전자통신연구원 수퍼루미네슨트 다이오드 및 그 제조 방법
US9368935B2 (en) * 2008-04-28 2016-06-14 Northrop Grumman Systems Corporation Method for mode control in multimode semiconductor waveguide lasers
KR102106977B1 (ko) 2016-07-13 2020-05-08 한국전자통신연구원 전자 소자 및 그의 제조 방법
JP2021153125A (ja) * 2020-03-24 2021-09-30 住友電気工業株式会社 量子カスケードレーザ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069729A (ko) * 2001-02-27 2002-09-05 한국과학기술연구원 수평결합형 레이저 다이오드
KR20040054073A (ko) * 2002-12-17 2004-06-25 한국전자통신연구원 다영역 자기모드 잠김 반도체 레이저 다이오드
JP2004273906A (ja) 2003-03-11 2004-09-30 Mitsubishi Electric Corp 光増幅部一体型面発光レーザ素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233529A (ja) * 1997-02-14 1998-09-02 Hewlett Packard Co <Hp> 窒化物半導体素子およびその製造方法
FR2779834B1 (fr) * 1998-06-15 2000-08-04 Alsthom Cge Alcatel Composant monolithique electro-optique multi-sections
US6815736B2 (en) * 2001-02-09 2004-11-09 Midwest Research Institute Isoelectronic co-doping

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069729A (ko) * 2001-02-27 2002-09-05 한국과학기술연구원 수평결합형 레이저 다이오드
KR20040054073A (ko) * 2002-12-17 2004-06-25 한국전자통신연구원 다영역 자기모드 잠김 반도체 레이저 다이오드
JP2004273906A (ja) 2003-03-11 2004-09-30 Mitsubishi Electric Corp 光増幅部一体型面発光レーザ素子

Also Published As

Publication number Publication date
US7378292B2 (en) 2008-05-27
US20060189016A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
KR100670830B1 (ko) 수퍼루미네슨트 다이오드 및 그 제조 방법
US8068526B2 (en) Semiconductor optical device
JP2010157691A5 (ko)
JP2587628B2 (ja) 半導体集積発光素子
CN115986567A (zh) 双端面出光激光器及其制备方法
JP4947778B2 (ja) 光半導体素子及びその製造方法
US7378292B2 (en) Method of fabricating semiconductor optical device
JP2009117539A (ja) 光半導体素子及び光半導体素子の製造方法
KR100413527B1 (ko) 단일 집적 반도체 광소자 제작방법
US6931041B2 (en) Integrated semiconductor laser device and method of manufacture thereof
KR20180137829A (ko) 식각정지층을 포함하는 하이브리드 광소자 및 그 제조방법
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JP6206498B2 (ja) 光半導体装置及びその製造方法
US20050185689A1 (en) Optoelectronic device having a Discrete Bragg Reflector and an electro-absorption modulator
EP1134858A1 (en) Buried mesa semiconductor device
KR100670831B1 (ko) 레이저 다이오드 및 그 제조 방법
KR100753814B1 (ko) 단일집적 반도체 변조기-ｓｏａ-ｌｅｄ 광대역 광원 및 그제조 방법
CN111916999A (zh) 具有槽结构的分布式反馈激光器及制备方法
JP3186645B2 (ja) 半導体レーザ及びその製造方法
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
US20230060877A1 (en) Semiconductor optical device and method of manufacturing the same
US20060126157A1 (en) Monolithic integrated semiconductor modulator-SOA-LED broad band light source and method of fabricating the same
JP2000101186A (ja) 半導体光素子およびその製造方法
CN116488001A (zh) 双端面可调谐激光器及其制备方法
JP2004214372A (ja) 半導体光素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee