KR100576479B1 - CMP Process using the slurry containing abrasive of low concentration - Google Patents

CMP Process using the slurry containing abrasive of low concentration Download PDF

Info

Publication number
KR100576479B1
KR100576479B1 KR1020030096073A KR20030096073A KR100576479B1 KR 100576479 B1 KR100576479 B1 KR 100576479B1 KR 1020030096073 A KR1020030096073 A KR 1020030096073A KR 20030096073 A KR20030096073 A KR 20030096073A KR 100576479 B1 KR100576479 B1 KR 100576479B1
Authority
KR
South Korea
Prior art keywords
cmp
slurry
semiconductor device
salts
abrasive
Prior art date
Application number
KR1020030096073A
Other languages
Korean (ko)
Other versions
KR20050064592A (en
Inventor
김창규
김치홍
이태원
강희순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030096073A priority Critical patent/KR100576479B1/en
Priority to US10/879,030 priority patent/US20050142988A1/en
Publication of KR20050064592A publication Critical patent/KR20050064592A/en
Application granted granted Critical
Publication of KR100576479B1 publication Critical patent/KR100576479B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor

Abstract

본 발명은 저농도의 연마제를 함유한 CMP 슬러리를 사용한 CMP 공정에 관한 것으로, 본 발명에서는 종래의 CMP 슬러리와는 달리 0.1중량% 이하의 연마제를 포함하는 슬러리를 이용하여 평탄화 공정을 진행함으로써 반도체 소자의 제조 공정에 있어서, CMP 공정의 균일도를 높여서 궁극적으로 소자의 수율 및 신뢰성을 확보할 수 있는 반도체 소자의 제조방법을 제공한다. 특히 저농도 연마제를 함유하는 본 발명의 슬러리는 소자의 평탄화 달성 정도가 우수하여 CMP전 잔막 두께를 낮출 수 있고 CMP량을 최소화 할 수 있다.The present invention relates to a CMP process using a CMP slurry containing a low concentration of abrasive, and in the present invention, unlike the conventional CMP slurry, a planarization process is performed using a slurry containing 0.1 wt% or less of abrasives. In the manufacturing process, a method of manufacturing a semiconductor device capable of increasing the uniformity of the CMP process and ultimately ensuring the yield and reliability of the device. In particular, the slurry of the present invention containing a low concentration of the abrasive is excellent in the degree of flattening of the device can be lowered to reduce the residual film thickness before CMP and can minimize the amount of CMP.

Description

저농도의 연마제를 포함하는 슬러리를 이용한 CMP 공정{CMP Process using the slurry containing abrasive of low concentration}CMP process using the slurry containing abrasive of low concentration

도 1은 슬러리의 연마제 농도에 따른 기판의 스크래치 정도를 나타낸 그래프.1 is a graph showing the scratch degree of the substrate according to the abrasive concentration of the slurry.

도 2는 0.05중량%의 연마제를 함유한 슬러리를 이용하여 BPSG막을 연마한 경우의 연마 속도를 나타낸 그래프 (■ : 웨이퍼 1, ▲ : 웨이퍼 2, × : 웨이퍼 3).Fig. 2 is a graph showing the polishing rate when the BPSG film was polished using a slurry containing 0.05 wt% abrasive (■: wafer 1, ▲: wafer 2, x: wafer 3).

도 3은 슬러리의 희석비를 조절하는 방법을 나타낸 모식도.Figure 3 is a schematic diagram showing a method for adjusting the dilution ratio of the slurry.

< 도면의 주요부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>

1 : 연마 패드 2 : CMP 슬러리 투입 수단1 polishing pad 2 CMP slurry injection means

3 : 물 투입 수단3: water input means

본 발명은 저농도의 연마제를 함유한 CMP (Chemical Mechanical Polishing) 슬러리를 사용한 CMP 공정에 관한 것으로, 보다 상세하게는 종래의 CMP 슬러리와는 달리 0.1중량% 이하의 연마제를 포함하는 슬러리를 이용하여 평탄화 공정을 진행함으로써 반도체 소자의 제조 공정에 있어서, CMP 공정의 균일도를 높여서 궁극적으 로 소자의 수율 및 신뢰성을 확보할 수 있는 반도체 소자의 제조방법을 제공한다.The present invention relates to a CMP process using a CMP (Chemical Mechanical Polishing) slurry containing a low concentration of the abrasive, and more specifically to a planarization process using a slurry containing 0.1% by weight or less of the abrasive, unlike conventional CMP slurry In the semiconductor device manufacturing process, by increasing the uniformity of the CMP process to provide a semiconductor device manufacturing method that can ultimately secure the yield and reliability of the device.

CMP 공정은 반도체 소자 제조 공정 중 형성된 패턴을 절연하기 위한 층간절연막 또는 금속을 이용한 공정시 형성된 막이나 패턴을 전반적으로 평탄화하는 공정이다. 반도체 소자 제조 공정 중의 평탄화 공정에 필수적인 CMP 공정은 CMP 슬러리 중의 반응성이 좋은 화학 물질을 이용하여 화학적으로 제거하고자 하는 물질을 제거하면서, 동시에 초미립 연마제가 웨이퍼 표면을 기계적으로 제거 가공하는 것으로, 웨이퍼 전면과 회전하는 탄성 패드 사이에 액상의 슬러리를 투입하는 방법으로 수행된다.The CMP process is an overall planarization of a film or pattern formed during a process using an interlayer insulating film or metal for insulating a pattern formed during a semiconductor device manufacturing process. The CMP process, which is essential for the planarization process in the semiconductor device manufacturing process, utilizes highly reactive chemicals in the CMP slurry to remove substances to be removed chemically, while at the same time the ultrafine abrasive mechanically removes the wafer surface. And a slurry of a liquid phase is carried out between the rotating elastic pad.

이러한 슬러리 공정에는 연마패드, 백킹 필름 슬러리 (backing film slurry), 다이아몬드 컨디셔너 (diamond conditioner) 등과 같은 많은 소모품이 이용된다. 특히 슬러리는 사용량의 3% 이하만 CMP 공정에 기여하고 나머지는 버려지기 때문에 이를 재활용하는 방안이 연구되고 있으나, 그 실효성이 의문시된다.Many such consumables are used in such slurry processes, such as polishing pads, backing film slurries, diamond conditioners, and the like. In particular, since only 3% or less of the slurry contributes to the CMP process and the rest is discarded, a method of recycling the slurry has been studied, but its effectiveness is questioned.

슬러리 내에 존재하는 연마제 입자가 크거나, 연마제가 응집 (agglomeration)되는 경우에는 반도체 소자에 스크래치가 발생되는데, 이는 연마제 입자의 농도가 높을수록 영향을 많이 받으며, 반도체 소자의 수율과 신뢰성을 저하시키는 요인이 된다.If the abrasive particles present in the slurry are large or the agglomerates are agglomerated, scratches are generated in the semiconductor device, which is affected by the higher concentration of the abrasive particles, which lowers the yield and reliability of the semiconductor device. Becomes

종래 기술에 이용된 슬러리는 일정 연마 속도를 유지하기 위하여, 통상적으로 실리카 연마제의 경우는 5∼15중량% 정도, 세리아의 경우는 0.5∼5중량% 정도의 연마입자가 포함된 것을 사용한다.In order to maintain a constant polishing rate, the slurry used in the prior art generally uses a silica abrasive containing about 5 to 15% by weight of abrasive particles and about 0.5 to 5% by weight of ceria.

CMP 공정은 잉여 연마입자에 의한 연마 불균일도를 초래하기 때문에 이를 극 복하기 위한 수단으로 패드나 백킹 필름의 다이아몬드 등의 소모품을 자주 교환하게 된다. 특히 침전성이 강한 세리아, 알루미나, 산화망간 등의 연마입자를 사용할 경우 큰 입자를 제거하기 위하여 필터를 빈번히 교체해야 한다. 또한 CMP 슬러리 내의 잉여 연마제는 스크래치 소스 (scratch source)로 작용하여 디바이스에 치명적인 결함을 가져온다.Since the CMP process causes polishing non-uniformity caused by excess abrasive particles, consumables such as diamonds of pads or backing films are frequently exchanged as a means to overcome them. In particular, when using abrasive particles such as ceria, alumina, and manganese oxide, which are highly precipitated, the filter must be frequently replaced to remove large particles. The excess abrasive in the CMP slurry also acts as a scratch source, resulting in fatal defects in the device.

따라서, 반도체 소자의 제조 공정에 있어서, CMP 공정의 균일도를 높일 수 있는 CMP 슬러리를 사용하는 것이 요구되고 있는 실정이다.Therefore, there is a demand for using a CMP slurry capable of increasing the uniformity of the CMP process in the manufacturing process of the semiconductor device.

본 발명의 목적은 반도체 소자의 제조 공정에 있어서, CMP 공정의 균일도를 높여서 궁극적으로 소자의 수율 및 신뢰성을 확보할 수 있는 반도체 소자의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device in which the yield of the device and the reliability of the device can be secured by increasing the uniformity of the CMP process in the manufacturing process of the semiconductor device.

상기 목적을 달성하기 위하여 본 발명에서는 종래의 CMP 슬러리와는 달리 연마제를 0.1중량% 이하의 저농도로 포함하는 슬러리를 이용하여 평탄화 공정을 진행하는 반도체 소자의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device that proceeds the planarization process using a slurry containing a low concentration of 0.1 wt% or less, unlike conventional CMP slurry.

이하 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.

본 발명에서는 반도체 소자의 제조방법에 있어서, 연마제의 농도가 0.01∼0.1중량%인 CMP 슬러리를 사용하는 평탄화 공정을 제공한다. 연마제의 농도가 0.01 중량% 미만이면 연마제의 함량이 너무 낮아 기계적인 연마의 효과를 거의 달성할 수 없고, 0.1 중량%를 초과하면 평탄도 능력이 저하되며, 슬러리 내 연마 입자의 농도 증가에 따라 마이크로 스크래치 (micro-scratch) 발생이 야기된다. 따라서 적정 연마 속도를 유지하고 마이크로 스크래치를 최소화하는 방법으로 0.01∼0.1중량%의 연마제를 포함하는 슬러리를 이용하는 것이 바람직하다.In the present invention, in the method for producing a semiconductor device, a planarization step using a CMP slurry having an abrasive concentration of 0.01 to 0.1% by weight is provided. If the concentration of the abrasive is less than 0.01% by weight, the content of the abrasive is so low that almost no effect of mechanical polishing can be achieved.If the concentration of the abrasive is more than 0.1% by weight, the flatness ability is deteriorated. Micro-scratch occurs. Therefore, it is preferable to use a slurry containing 0.01 to 0.1% by weight of an abrasive to maintain a proper polishing rate and minimize micro scratches.

본 발명의 상기 CMP 슬러리에 포함되는 연마제의 농도는 0.01∼0.09중량%인 것이 바람직하고, 0.05중량%인 것이 보다 바람직하다.It is preferable that it is 0.01-0.09 weight%, and, as for the density | concentration of the abrasive | polishing agent contained in the said CMP slurry of this invention, it is more preferable that it is 0.05 weight%.

또한 연마제로는 세리아 (CeO2), 실리카 (SiO2), 산화망간 (MnO2) 또는 이들의 혼합물을 사용할 수 있다.As the abrasive, ceria (CeO 2 ), silica (SiO 2 ), manganese oxide (MnO 2 ) or a mixture thereof may be used.

상기 CMP 평탄화 공정은 층간절연막 평탄화 공정, STI CMP 공정, 랜딩플러그 폴리 CMP 공정, 텅스텐 CMP, 알루미늄 CMP 또는 구리 CMP 공정에 사용될 수 있다.The CMP planarization process may be used in an interlayer insulating film planarization process, an STI CMP process, a landing plug poly CMP process, a tungsten CMP, an aluminum CMP, or a copper CMP process.

한편, 상기 층간절연막 평탄화 공정에서는 공급되는 슬러리와 물의 유량을 조절하여 BPSG, PSG, d-TEOS, P-SiH4, SiN 또는 폴리실리콘을 연마한다.On the other hand, in the interlayer insulating film planarization process, the flow rate of the supplied slurry and water is adjusted to polish BPSG, PSG, d-TEOS, P-SiH 4 , SiN, or polysilicon.

또한, 상기 STI CMP 공정에 사용되는 슬러리는 음이온 첨가제, 양이온 첨가제 또는 비이온 첨가제를 슬러리 전체 중량에 대하여 0.005∼1중량% 포함할 수 있다.In addition, the slurry used in the STI CMP process may include an anionic additive, a cationic additive or a nonionic additive 0.005 to 1% by weight based on the total weight of the slurry.

이 때 사용가능한 음이온 첨가제의 예로는 카르복실산 또는 이의 염; 황산 에스테르 (sulfuric acid ester) 또는 이의 염; 술폰산 (sulfonic acid) 또는 이의 염; 또는 인산 에스테르 (phosphoric acid ester) 또는 이의 염 등이 있으며, 양이온 첨가제의 예로는 제1 아민 (primary amine) 또는 이의 염; 제2 아민 (secondary amine) 또는 이의 염, 제3 아민 (tertiary amine) 또는 이의 염; 또는 제4아민 (quaternary amine) 또는 이의 염 등을 들 수 있고, 비이온 첨가제의 예로는 폴리에틸렌글리콜형 계면활성제 또는 폴리하이드록시 알코올형 계면활성제 등을 들 수 있다.Examples of the anionic additive usable at this time include carboxylic acid or salts thereof; Sulfuric acid esters or salts thereof; Sulfonic acid or salts thereof; Or phosphoric acid esters or salts thereof, and examples of cationic additives include primary amines or salts thereof; Secondary amines or salts thereof, tertiary amines or salts thereof; Or quaternary amines or salts thereof, and examples of the nonionic additives include polyethylene glycol type surfactants and polyhydroxy alcohol type surfactants.

도 1은 동일한 슬러리를 탈이온수로 희석하여 연마제 농도에 따른 기판의 마이크로 스크래치를 모델링하여 나타낸 것으로, 희석비가 증가할수록 연마제 농도가 감소하고, 연마제 농도가 감소함에 따라 마이크로-스크래치가 감소함을 알 수 있다.Figure 1 shows the model of the micro-scratch of the substrate according to the abrasive concentration by diluting the same slurry with deionized water, it can be seen that as the dilution ratio increases, the abrasive concentration decreases, the micro-scratch decreases as the abrasive concentration decreases. have.

도 2는 5중량% 세리아 연마제를 포함하는 슬러리를 탈이온수로 100배 희석한 후 BPSG 막을 연마한 결과이다. 이때 연마조건은 테이블 회전수 93rpm, 헤드 회전수 87rpm, 압력 4psi이었고, 그 결과에서 BPSG 막은 3100Å/min 정도의 연마 속도를 나타내고 있다.2 is a result of polishing a BPSG membrane after diluting a slurry containing 5 wt% ceria abrasive with deionized water 100 times. At this time, the polishing conditions were table rotation speed 93rpm, head rotation speed 87rpm, pressure 4psi, and as a result, the BPSG film showed a polishing speed of about 3100 kPa / min.

하기 표 1은 5중량% 세리아 연마제를 포함하는 슬러리를 탈이온수로 희석하여 0.05중량%의 연마제를 포함하는 슬러리 및 0.099중량%의 연마제를 포함하는 슬러리를 각각 제조하여, HDP 막, SiN 막 및 BPSG 막의 연마 속도를 비교한 결과이다.Table 1 shows a slurry containing 5 wt% ceria abrasive with deionized water to prepare a slurry including 0.05 wt% abrasive and a slurry containing 0.099 wt% abrasive, respectively, to obtain HDP film, SiN film and BPSG. It is the result of comparing the polishing rate of a film | membrane.

[표 1]TABLE 1

절연막에 따른 연마속도 (단위 : Å/min) Polishing speed according to the insulation film (unit: Å / min) 웨이퍼 No.Wafer No. 0.05중량% 세리아 0.05% ceria 0.099중량% 세리아0.099% by weight ceria HDPHDP SiNSiN BPSGBPSG TEOSTEOS BPSGBPSG 1One 11791179 277277 30823082 24452445 63656365 22 11701170 285285 32793279 33 11411141 283283 32053205

상기 표 1에 나타낸 바와 같이, 0.05중량% 농도의 세리아를 함유하는 슬러리를 이용하면, HDP 막의 경우 1100∼1200 Å/min 정도, BPSG 막의 경우 3000∼3300 Å/min 정도의 연마속도를 보이고 있으며, SiN 막의 경우 270∼290 Å/min 정도의 연마속도를 보이고 있다. 상기 결과로부터 연마하고자 하는 막질에 따라 연마 속도에 차이가 나는 것을 알 수 있다. 적정 연마량을 조절하기 위해서는 상기 표 1을 참고하여 연마제의 농도를 조정할 필요가 있다.As shown in Table 1 above, using a slurry containing 0.05% by weight of ceria showed a polishing rate of about 1100 to 1200 mW / min for HDP film and about 3000 to 3300 mW / min for BPSG film. In the case of SiN film, the polishing rate was about 270 to 290 Å / min. It can be seen from the above result that the polishing rate is different depending on the film quality to be polished. In order to adjust the appropriate polishing amount, it is necessary to adjust the concentration of the abrasive with reference to Table 1 above.

또한, 표 1로부터 HDP 또는 d-TEOS 막의 경우 0.1 중량% 정도의 연마 입자를 가진 슬러리를 적용하는 것이 바람직하며 BPSG막의 경우 0.05∼0.1 중량%연마 입자를 가진 슬러리를 이용하는 것이 바람직하다는 것을 알 수 있다. 연마하고자 하는 막질에 관계없이 동일한 연마제 농도를 적용할 경우, 기타 기계적인 연마조건 조건들을 변경하여 적정 조건을 확립할 수도 있다.In addition, it can be seen from Table 1 that it is preferable to apply a slurry having about 0.1% by weight of abrasive particles in the case of HDP or d-TEOS film, and to use a slurry having 0.05 to 0.1% by weight of abrasive particles in the case of BPSG film. . Regardless of the film quality to be polished, when the same abrasive concentration is applied, other mechanical polishing conditions may be changed to establish proper conditions.

도 3은 슬러리의 희석비를 조절하기 위한 방법을 도식적으로 나타낸 결과로 연마 패드 (1) 상에 일정량의 연마제를 포함하는 통상의 슬러리, 예를 들어 5중량% 정도의 연마제를 포함하는 슬러리를 50배 정도로 1차 희석시킨 슬러리를 슬러리 투입 수단 (2)을 통하여, 탈이온수를 물 투입 수단 (3)을 통하여 동시에 공급하고, 공급되는 1차 희석된 슬러리와 물의 양을 조절함으로써 HDP, d-TEOS, BPSG, P-SiH4 등의 막질에 따른 연마량을 조절한다. 본 발명에서는 연마제 희석비 조절이 매우 중요하기 때문에 1차로 희석된 슬러리의 유량 조절뿐만 아니라 1차 희석된 슬러리를 2차로 희석하기 위해 공급되는 물의 유량 조절도 중요하다.3 is a schematic representation of a method for controlling the dilution ratio of a slurry, resulting in a conventional slurry containing a certain amount of abrasive on the polishing pad 1, for example, a slurry containing about 5% by weight abrasive. The slurry diluted first to about twice is supplied through the slurry inlet means (2), deionized water is simultaneously supplied through the water inlet means (3), and the HDP and d-TEOS are controlled by adjusting the amount of the first diluted slurry and the water supplied. Adjust the polishing amount according to the film quality such as, BPSG, P-SiH 4 . In the present invention, since the adjustment of the abrasive dilution ratio is very important, it is important not only to control the flow rate of the first diluted slurry but also to adjust the flow rate of the water supplied for the second dilution of the first diluted slurry.

이상에서 살펴본 바와 같이, 본 발명에서는 종래의 CMP 슬러리와는 달리 0.1중량% 이하의 저농도의 연마제만을 포함하는 슬러리를 이용하여 평탄화 공정을 진행함으로써 반도체 소자의 제조 공정에 있어서, CMP 공정의 균일도를 높여서 궁극적으로 소자의 수율 및 신뢰성을 확보할 수 있다. 특히 평탄도 달성 효과가 기존 슬러리에 비하여 우수하므로 평탄화하기 위해 증착하는 막의 두께를 낮출 수 있고, 연마량을 줄일 수 있어 CMP 공정뿐만 아니라 사전 증착 공정에도 유리한 효과를 제공할 수 있다.As described above, in the present invention, unlike the conventional CMP slurry, the planarization process is performed using a slurry containing only 0.1 wt% or less of a low concentration of abrasive, thereby increasing the uniformity of the CMP process in the manufacturing process of the semiconductor device. Ultimately, the yield and reliability of the device can be secured. In particular, since the effect of achieving flatness is superior to that of the existing slurry, the thickness of the film to be deposited can be reduced, and the amount of polishing can be reduced to provide a beneficial effect not only for the CMP process but also for the pre-deposition process.

Claims (8)

CMP (Chemical Mechanical Polishing) 평탄화 공정을 적용하는 반도체 소자의 제조방법에 있어서, 상기 평탄화 공정은 연마제의 농도가 0.01∼0.09중량%인 CMP 슬러리를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.A method of manufacturing a semiconductor device to which a CMP (Chemical Mechanical Polishing) planarization process is applied, wherein the planarization step uses a CMP slurry having an abrasive concentration of 0.01 to 0.09 % by weight. 제 1 항에 있어서,The method of claim 1, 상기 CMP 슬러리에 포함되는 연마제의 농도는 0.01∼0.05중량%인 것을 특징으로 하는 반도체 소자의 제조방법.The concentration of the abrasive contained in the CMP slurry is 0.01 to 0.05% by weight manufacturing method of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 연마제는 세리아 (CeO2), 실리카 (SiO2), 산화망간 (MnO2) 및 이들의 혼합물 중에서 선택되는 것을 특징으로 하는 반도체 소자의 제조방법.The abrasive is selected from ceria (CeO 2 ), silica (SiO 2 ), manganese oxide (MnO 2 ) and a mixture thereof. 제 1 항에 있어서,The method of claim 1, 상기 CMP 평탄화 공정은 층간절연막 평탄화 공정, STI CMP 공정, 랜딩플러그 폴리 CMP 공정, 텅스텐 CMP, 알루미늄 CMP 또는 구리 CMP 공정에 사용되는 것을 특징으로 하는 반도체 소자의 제조방법.The CMP planarization process is a semiconductor device manufacturing method, characterized in that used in the interlayer insulating film planarization process, STI CMP process, landing plug poly CMP process, tungsten CMP, aluminum CMP or copper CMP process. 제 4 항에 있어서,The method of claim 4, wherein 상기 층간절연막 평탄화 공정은 공급되는 슬러리와 물의 유량을 조절하여 BPSG, PSG, d-TEOS, P-SiH4, SiN 또는 폴리실리콘을 연마하는 것을 특징으로 하는 반도체 소자의 제조방법.The interlayer insulating film planarization process is a method for manufacturing a semiconductor device, characterized in that for polishing the BPSG, PSG, d-TEOS, P-SiH 4 , SiN or polysilicon by adjusting the flow rate of the slurry and water supplied. 제 4 항에 있어서,The method of claim 4, wherein 상기 STI CMP 공정에 사용되는 슬러리는 음이온 첨가제, 양이온 첨가제 또는 비이온 첨가제를 포함하는 슬러리인 것을 특징으로 하는 반도체 소자의 제조방법.The slurry used in the STI CMP process is a method of manufacturing a semiconductor device, characterized in that the slurry containing an anionic additive, a cationic additive or a nonionic additive. 제 6 항에 있어서,The method of claim 6, 상기 음이온 첨가제는 카르복실산 또는 이의 염; 황산 에스테르 (sulfuric acid ester) 또는 이의 염; 술폰산 (sulfonic acid) 또는 이의 염; 및 인산 에스테르 (phosphoric acid ester) 또는 이의 염으로 이루어진 군으로부터 선택되고,The anionic additives are carboxylic acids or salts thereof; Sulfuric acid esters or salts thereof; Sulfonic acid or salts thereof; And phosphoric acid esters or salts thereof, 상기 양이온 첨가제는 제1 아민 (primary amine) 또는 이의 염; 제2 아민 (secondary amine) 또는 이의 염, 제3 아민 (tertiary amine) 또는 이의 염; 및 제4아민 (quaternary amine) 또는 이의 염으로 이루어진 군으로부터 선택되며,The cationic additive may be a primary amine or a salt thereof; Secondary amines or salts thereof, tertiary amines or salts thereof; And quaternary amines or salts thereof, 상기 비이온 첨가제는 폴리에틸렌글리콜형 계면활성제 및 폴리하이드록시 알코올형 계면활성제로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자의 제조방법.The nonionic additive is a method of manufacturing a semiconductor device, characterized in that selected from the group consisting of a polyethylene glycol type surfactant and a polyhydroxy alcohol type surfactant. 제 6 항에 있어서,The method of claim 6, 상기 첨가제의 함량은 전체 슬러리 중량의 0.005∼1중량%로 포함되는 것을 특징으로 하는 반도체 소자의 제조방법.The content of the additive is a method of manufacturing a semiconductor device, characterized in that it comprises 0.005 to 1% by weight of the total weight of the slurry.
KR1020030096073A 2003-12-24 2003-12-24 CMP Process using the slurry containing abrasive of low concentration KR100576479B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030096073A KR100576479B1 (en) 2003-12-24 2003-12-24 CMP Process using the slurry containing abrasive of low concentration
US10/879,030 US20050142988A1 (en) 2003-12-24 2004-06-30 CMP process using slurry containing abrasive of low concentration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096073A KR100576479B1 (en) 2003-12-24 2003-12-24 CMP Process using the slurry containing abrasive of low concentration

Publications (2)

Publication Number Publication Date
KR20050064592A KR20050064592A (en) 2005-06-29
KR100576479B1 true KR100576479B1 (en) 2006-05-10

Family

ID=34698434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096073A KR100576479B1 (en) 2003-12-24 2003-12-24 CMP Process using the slurry containing abrasive of low concentration

Country Status (2)

Country Link
US (1) US20050142988A1 (en)
KR (1) KR100576479B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100569541B1 (en) * 2004-03-08 2006-04-10 주식회사 하이닉스반도체 Method for Manufacturing of Semiconductor Device
KR100618711B1 (en) * 2005-08-18 2006-09-06 주식회사 하이닉스반도체 Method of manufacturing semiconductor device
KR100814416B1 (en) * 2006-09-28 2008-03-18 삼성전자주식회사 High planarity slurry composition and method of chemical mechanical polishing using the same
KR100849716B1 (en) 2006-12-28 2008-08-01 주식회사 하이닉스반도체 Slurry for chemical mecanical polishing, and chemical mechanical polishing apparatus and method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6290735B1 (en) * 1997-10-31 2001-09-18 Nanogram Corporation Abrasive particles for surface polishing
US6294105B1 (en) * 1997-12-23 2001-09-25 International Business Machines Corporation Chemical mechanical polishing slurry and method for polishing metal/oxide layers
SG83711A1 (en) * 1998-04-23 2001-10-16 Tokyo Magnetic Printing Free abrasive slurry compositions
US6572449B2 (en) * 1998-10-06 2003-06-03 Rodel Holdings, Inc. Dewatered CMP polishing compositions and methods for using same
US6395194B1 (en) * 1998-12-18 2002-05-28 Intersurface Dynamics Inc. Chemical mechanical polishing compositions, and process for the CMP removal of iridium thin using same
US6646348B1 (en) * 2000-07-05 2003-11-11 Cabot Microelectronics Corporation Silane containing polishing composition for CMP
US6540935B2 (en) * 2001-04-05 2003-04-01 Samsung Electronics Co., Ltd. Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
JP3473847B2 (en) * 2001-05-11 2003-12-08 富士電機ホールディングス株式会社 Magnetic recording medium and method of manufacturing the same
JP2002368084A (en) * 2001-06-12 2002-12-20 Hitachi Ltd Method of manufacturing semiconductor integrated circuit device
US6620215B2 (en) * 2001-12-21 2003-09-16 Dynea Canada, Ltd. Abrasive composition containing organic particles for chemical mechanical planarization
US7201784B2 (en) * 2003-06-30 2007-04-10 Intel Corporation Surfactant slurry additives to improve erosion, dishing, and defects during chemical mechanical polishing of copper damascene with low k dielectrics

Also Published As

Publication number Publication date
US20050142988A1 (en) 2005-06-30
KR20050064592A (en) 2005-06-29

Similar Documents

Publication Publication Date Title
US6616514B1 (en) High selectivity CMP slurry
EP3055376B1 (en) Mixed abrasive polishing compositions
EP2533274B1 (en) Aqueous dispersion for chemical mechanical polishing, and chemical mechanical polishing method using same
US6267909B1 (en) Planarization composition for removing metal films
EP3265525B1 (en) Polishing composition containing cationic polymer additive
US8574330B2 (en) Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method for semiconductor device
US6811470B2 (en) Methods and compositions for chemical mechanical polishing shallow trench isolation substrates
EP3265526B1 (en) Polishing composition containing ceria particles and method of use
TWI435381B (en) Chemical mechanical grinding of water dispersions and semiconductor devices of chemical mechanical grinding method
EP2321378B1 (en) Chemical-mechanical polishing compositions and methods of making and using the same
JP2003530713A (en) Priority removal system for silicon oxide
US20190185716A1 (en) Self-stopping polishing composition and method for bulk oxide planarization
KR100643628B1 (en) Chemical mechanical polishing slurry for polishing poly-silicon film and method for producing thereof
KR102005254B1 (en) A method of polishing a substrate
JP2019157121A (en) Composition for polishing
JP4860152B2 (en) Abrasive composition and polishing method therefor
KR20130018377A (en) Polishing slurry
WO2011058816A1 (en) Chemical-mechanical polishing liquid, and semiconductor substrate manufacturing method and polishing method using said polishing liquid
US20040127045A1 (en) Chemical mechanical planarization of wafers or films using fixed polishing pads and a nanoparticle composition
KR100576479B1 (en) CMP Process using the slurry containing abrasive of low concentration
KR100827594B1 (en) Chemical mechanical polishing slurry compositions for polishing poly-silicon film and method for preparing the same
US10844244B2 (en) Polishing additive composition, polishing slurry composition and method for polishing insulating film of semiconductor element
US7857986B2 (en) Chemical mechanical polishing slurry and chemical mechanical polishing apparatus and method
KR102082922B1 (en) Slurry composition for polishing a silicone oxide layer and polishing method using the same
KR100479416B1 (en) Method of fabricating slurry for chemical mechanical polishing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee