KR100576279B1 - 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조 방법 - Google Patents

질화물계 헤테로 구조를 갖는 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR100576279B1
KR100576279B1 KR1020030066263A KR20030066263A KR100576279B1 KR 100576279 B1 KR100576279 B1 KR 100576279B1 KR 1020030066263 A KR1020030066263 A KR 1020030066263A KR 20030066263 A KR20030066263 A KR 20030066263A KR 100576279 B1 KR100576279 B1 KR 100576279B1
Authority
KR
South Korea
Prior art keywords
inn
layer
gan
polarity
polar
Prior art date
Application number
KR1020030066263A
Other languages
English (en)
Other versions
KR20040027390A (ko
Inventor
요시까와아끼히꼬
슈케
Original Assignee
일본국 (지바 다이가꾸쵸)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일본국 (지바 다이가꾸쵸) filed Critical 일본국 (지바 다이가꾸쵸)
Publication of KR20040027390A publication Critical patent/KR20040027390A/ko
Application granted granted Critical
Publication of KR100576279B1 publication Critical patent/KR100576279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(과제) 일 분자층 레벨에서의 평탄성을 갖는 에피택시의 실현을 용이하게 할 수 있는 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조방법을 제공한다.
(해결수단) 본 발명에 의한 디바이스는, 표면을 질화한 c면 사파이어 기판 (1) 과, GaN 버퍼층 (2) 과, N 극성 GaN 층 (3) 과, N 극성 AlN 층 (4) 과, N 극성 InN/InGaN 다중층 디바이스 구조 (5) 와, Al 극성 AlN (6) 과, GaN 갭층 (7) 을 갖는다.
질화물계 헤테로 구조, c면 사파이어 기판, GaN 버퍼층, InN 버퍼층 또는 AlGaInN 혼정 버퍼층, N 극성 GaN 층, N 극성 AlN 층, N 극성 InN/InGaN 다중층 디바이스 구조, Al 극성 AlN, GaN 갭층.

Description

질화물계 헤테로 구조를 갖는 디바이스 및 그 제조방법{DEVICE HAVING A NITRIDE GROUP HETERO STRUCTURE AND METHOD OF MANUFACTURING THE SAME}
도 1 은 본 발명에 의한 질화물계 헤테로 구조를 갖는 디바이스의 단면도.
도 2 는 본 발명에 의한 질화물계 헤테로 구조를 갖는 디바이스를 제조하기 위한 에피택시 시스템.
도 3 은 N 극성 GaN 템플릿 상에 대한 InN 성장 시퀀스의 예.
도 4 는 동일 성장조건 (In 과 N 의 공급원료 빔 비율은, 스토이키오메트리 조건으로부터 약간 N 과잉측으로 설정한 경우) 에서 In 극성과 N 극성인 경우의 InN 의 막형성속도의 온도의존성을 비교한 도면.
도 5 는 GaN 상에 대한 InN 성장을 분광 엘립소메트리 (SE) 에 의해 그 상황을 관찰한 도면.
도 6 은 직충돌 동축 이온산란 분광장치로 해석한 InN 의 극성을 나타낸 도면.
도 7 에 있어서, 도 7A 는 InN 에피택시막의 주사전자 현미경 이미지의 표면사진이고, 도 7B 는 InN 에피택시막의 원자간력 현미경 이미지의 표면사진.
도 8 은 InN 에피택시막의 X선 회절평가 : (002) 및 (102) 면의 록킹커브 절반폭이 각각 233 및 970 각도초로 되어 있고, 또 전자이동도도 2000㎠/Vㆍsec 로 큰 것이 얻어진다.
도 9 는 본 발명에 의한 디바이스의 제 1 실시형태를 나타낸 도면.
도 10 은 본 발명에 의한 디바이스의 제 2 실시형태를 나타낸 도면.
도 11 은 본 발명에 의한 디바이스의 제 3 실시형태를 나타낸 도면.
도 12 는 본 발명에 의한 디바이스의 제 4 실시형태를 나타낸 도면.
도 13 은 본 발명에 의한 디바이스의 제 5 실시형태를 나타낸 도면.
도 14 는 본 발명에 의한 디바이스의 제 6 실시형태를 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
1 : 표면을 질화한 c면 사파이어 기판 2 : GaN 버퍼층
3 : N 극성 GaN 층 4 : N 극성 AlN 층
5 : N 극성 InN/InGaN 다중층 디바이스 구조
6 : Al 극성 AlN 층 7 : GaN 갭층
본 발명은 InN 그 자체 또는 InN 을 주성분으로 한 질화물계 헤테로 구조를 갖는 광학적 및/또는 전자적인 디바이스 (광통신용 광원으로서의 온도특성이 우수한 반도체 레이저 다이오드ㆍ발광 다이오드, 펨토초 영역의 초고속 광제어 디바이스, 공명 터널 다이오드, 초고속ㆍ초절전 디바이스 등) 및 그 제조방법에 관한 것이다. 본 명세서 내에서 InN 을 주성분으로 한다는 것은 재료 중에 InN 을 50% 이상 함유하는 것을 의미한다. 또 질소극성표면 또는 이와 동일한 특성을 갖는 표면이란 예를 들어 (001) 면이나 (101) 면 등과 같이 유극성이고 질소극성으로 되는 표면, 및 그 표면으로부터 10도 이내에서 경사진 표면을 의미한다.
GaN 을 주성분으로 한 질화물계 반도체는, 자외로부터 가시영역의 발광소자 및 초고속의 전자 디바이스용 재료로서 이용가능하다. 최근 InN 의 에너지 밴드 갭이 0.7eV 로 종래의 보고된 값보다도 매우 작은 것으로 표시되어, InN 을 함유하는 질화물계 반도체가 0.7eV 정도까지의 매우 넓은 에너지 밴드 갭을 커버할 수 있는 것을 알 수 있었다. 따라서 InN 그 자체 또는 InN 을 주성분으로 한 질화물을 함유하는 디바이스는, 매우 넓은 온도범위에서 사용할 수 있고, 다량의 화상정보통신이 필수로 되는 가까운 미래의 초고속ㆍ초광대 광정보 통신시대의 광원이나 중계기지국의 초고속ㆍ대전력증폭기 등의 기간의 광ㆍ전자 디바이스 재료로서 이용할 수 있다.
AlN/GaN/InN계 질화물계 반도체는, 육방정의 결정구조를 갖고, 사파이어나 SiC 기판 등에 형성되는 다수의 디바이스는 결정의 c 축이 기판표면에 대략 직교한다. 이 중의 AlN 이나 GaN 의 에피택시에서는, Al 또는 Ga 의 카티온 원소가 성장표면방향이 되는 결정극성 (+c 극성) 이 결정성장제어 및 디바이스 구조제어에 있어서 바람직하다. 그러나 InN 및 InN 을 주성분으로 한 질화물계 결정의 에피택시에 대한 결정극성의 영향은 해명되어 있지 않아, 일반적으로 GaN 등과 동일하게 질화물계 반도체 전체를 통해 +c 극성이 바람직한 것으로 생각되어 왔다 (예를 들어 비특허문헌 1, 2 참조).
[비특허문헌 1] Y. Sato et al. "Polarity of High-Quality Indium Nitride Grown by RF Molecular Beam Epitaxy" , phys. Stat. Sol. (b) 228, No. 1, (2001), pp.13-16
[비특허문헌 2] A. Yoshikawa et al. "In situ investigation for polarity-controlled epitaxy processes of GaN and AlN in MBE and MOVPE gorth", Optical Materials 23 (2003), pp.7-14
InN 그 자체 또는 InN 을 주성분으로 한 혼정의 결정성장은, InN 그 자체의 평형증기압이 높아 결정성장 (헤테로 에피택시) 이 매우 곤란하다. 또 설정해야 하는 광통신 파장역의 광디바이스 및 초고속ㆍ초절전 고성능 전자 디바이스는, 모두 초박막ㆍ초급준 헤테로 계면을 가질 필요가 있어, 소위 스텝 플로우 성장 등의 일분자층 레벨에서의 평탄성을 갖는 에피택시의 실현이 곤란한 것이 현 실정이다. 또한 종래의 막형성 기술로 제작한 것은 결정 품질이 불충분하여 결정성의 개선이 대폭 필요하다.
본 발명의 목적은, InN 및 InN 을 주성분으로 하는 질화물계 반도체의 에피택시에 대한 극성의 영향에 착안하여, 일분자층 레벨에서의 평탄성을 갖는 에피택시의 실현을 용이하게 할 수 있는 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 에피택시 온도의 고온화를 도모함으로써, 질화물계 박막 결정 자체 및 그 헤테로 디바이스 구조의 고품질화를 실현하는 제조방법을 제 공하는 것이다.
본 발명의 다른 목적은, 질화물계 박막 및 그 헤테로 접합 디바이스 구조 제작의 고속화 및 기판 사이즈의 대면적화를 가능하게 하는 제조방법을 제공하는 것이다.
본 발명에 의한 질화물계 헤테로 구조를 갖는 디바이스는, InN 그 자체 또는 InN 을 주성분으로 한 질화물계 헤테로 구조를 갖고, 적어도 일부에 대해 질소극성표면 또는 그것과 동일한 특성을 갖는 표면으로 되는 결정을 갖는 것을 특징으로 한다.
또 본 발명에 의한 질화물계 헤테로 구조를 갖는 디바이스의 제조방법은, InN 그 자체 또는 InN 을 주성분으로 한 질화물계 헤테로 구조를 갖는 디바이스의 제조방법으로, 적어도 일부에 대해 질소극성표면 또는 그것과 동일한 특성을 갖는 표면으로 되는 결정을 상기 디바이스에 형성하는 것을 특징으로 한다.
발명을 실시하기 위한 최선의 형태
본 발명에 의한 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조방법의 실시형태를 도면을 참조하여 상세하게 설명한다.
도 1 은 본 발명에 의한 질화물계 헤테로 구조를 갖는 디바이스의 단면도이다. 이 디바이스는, 표면을 질화한 c면 사파이어 기판 (1) 과, GaN 버퍼층, InN 버퍼층 또는 AlGaInN 혼정 버퍼층 (2) 과, N 극성 GaN 층 (3) 과, N 극성 AlN 층 (4) 과, N 극성 InN/InGaN 다중층 디바이스 구조 (5) 와, Al 극성 AlN (6) 과, GaN 갭층 (7) 을 갖는다.
도 2 는 본 발명에 의한 질화물계 헤테로 구조를 갖는 디바이스를 제조하기 위한 에피택시 시스템이고, 도 3 은 N 극성 GaN 템플릿 상에 대한 InN 성장 시퀀스의 예이다. 도 2 의 에피택시 시스템은, 메인 챔버 (11) 와, 로드록 챔버 (12) 와, 직충돌 동축 이온산란 분광장치 (CAICISS ; 13) 와, 질소원용 고주파 플라스마 셀 (14) 과, 분광 엘립소메트리 (SE ; 15) 와, 초고진공 주사터널 현미경/원자간력 현미경 (16) 과, 고에너지 반사 전자선 회절장치 (17) 를 구비한다.
도 4 는 동일 성장조건 (InN 과 공급원료 빔 비율은, 스토이키오메트리 조건으로부터 약간 N 과잉측에 설정한 경우) 에서 In 극성과 N 극성 각각의 경우의 InN 의 막형성속도의 온도의존성을 비교한 것이다. N 극성 및 In 극성 각각의 경우에서 막형성속도가 급격하게 저하되는 고온영역근방에 사선으로 그은 세로길이의 띠는, 양 극성 각각의 경우에서의 최적한 에피택시 온도를 나타낸다. N 극성시에 막형성 가능한 온도가 In 극성일 때와 비교하여 100 도 정도 높은 것으로 나타나 있다. InN 막형성에서는 한번 성장 표면에 InN 액적 (droplet) 이 출현하면 이것이 막형성을 저해하기 때문에, 에피택시 중에서의 In 액적 출현을 피해야 한다. N 극성일 때에 막형성 가능 온도를 높게 할 수 있는 것은, In 액적을 억제하는 점, 및 막형성 원료종의 표면 마이그레이션을 촉진시켜 박막의 고품질화를 도모하는 데에 매우 유효하다. 또한 양 극성의 경우 모두, 공급원료의 총량을 늘림으로써 에피택시 가능 온도를 높게 할 수 있으나, 이 경우에도 질소극성의 경우가 매우 유리한 것에 변함없다.
도 5 는 GaN 상에 대한 N 극성 InN 성장을 분광 엘립소메트리 (SE) 에 의해 그 상황을 관찰한 도면이고, 도 6 은 직충돌 동축 이온산란 분광장치로 해석한 InN 극성을 나타내는 도면이다. 도 6 에서 GaN 기판 및 InN 에피택시막 모두 질소극성인 것을 나타낸다.
도 7A 는 N 극성 InN 에피택시막의 주사전자 현미경 이미지의 표면사진이고, 도 7B 는 InN 에피택시막의 원자간력 현미경 이미지의 표면사진이다. 도 7A 및 7B 의 어느 것에서나 스텝 플로우 2차원 성장에 의해 매우 평탄한 표면으로 되어 있는 것을 나타낸다.
도 8 은 InN 에피택시 막의 X선회절평가 : (002) 및 (102) 면의 록킹 커브 절반폭을 나타내는 도면이다. 이들은 모두 233 및 970 각도초로 되어 있고, 또 전자이동도도 실온에서 2000㎠/V.sec 로 큰 것이 얻어지고 있다.
본 실시형태에 의하면, 분자선 에피택시 (MBE) 법 등에서, 상기 서술한 InN계 질화물 반도체 디바이스를 제조하는 데에, 질소극성표면 또는 이것과 동등한 특징ㆍ작용을 발현하는 표면으로 되도록 결정을 형성하는 것, 또는 이와 같은 결정형성조건을 실현함으로써, 고품질의 초박막ㆍ초급준 헤테로 접합 디바이스를 형성하는 것을 다른 경우와 비교하여 매우 용이하게 실현할 수 있게 된다.
도 9 는 본 발명에 의한 디바이스의 제1 실시형태를 나타내는 도면이다. 이 디바이스는 일반적으로 양자 헤테로 구조 레이저 다이오드로서 실현되는데, 발광 다이오드로서 실현될 수도 있다. 이 디바이스는 이하의 (1)∼(5) 의 특징을 갖는다.
(1) 사파이어 기판 상을 질화시켜 형성한 N 극성 AlN 및 그 위에 퇴적한 N 극성 GaN 버퍼층 및 GaN 하지층을 갖는다.
(2) AlGaN 층에 의한 캐리어 봉쇄 구조를 갖는다 (이 층은 활성층보다도 에너지 밴드 갭이 큰 임의 조성의 AlGaInN층에서 가능해짐).
(3) 활성층으로서 N 극성의 InN/InGaN 양자 우물층 갖는다. 또한 활성층은 InN/InGaN 양자 우물구조가 주된 것이지만, 활성층 중의 우물층 및 장벽층의 층두께 및 조성은, 발광파장에 의해 1 분자층으로부터 10㎚ 정도의 InGaN 및 AlGaInN 층으로 한다. 또 그 주기수는 1∼20 이다. 발광파장은 약 0.8 내지 1.8㎛ 으로 제어가능하다.
(4) 활성층 이후의 GaN 및 AiGaN 의 막형성 프로세스를 +C 극성 (즉, 카티온 원소의 Al, Ga 또는 In 극성) 으로 실행하기 때문에, 극성반전 AlN층 (N극성에서 Al 극성으로 전환) 을 갖는다. 이 층은 p형 AlGaN 이나 GaN층의 도핑효율증대나 평탄성이 우수한 막형성을 용이하게 실행하기 위해 삽입되어 있으나, -C 극성 (아니온 원소의 N 극성) 으로 충분한 경우도 있어 반드시 필요하지는 않다.
(5) 고농도 p형 도핑한 Ga 극성 GaN 을 가짐과 동시에, 표면에 p형 콘택트를 갖는다.
도 10 은 본 발명에 의한 디바이스의 제2 실시형태를 나타내는 도면이다. 이 디바이스는, 활성층에 양자 도트를 갖는 레이저 다이오드로서 실현되지만, 발광 다이오드로서 실현될 수도 있다. 이 디바이스는 이하의 (1)∼(3) 의 특징을 갖는다.
(1) 활성층에 InN 의 양자 도트를 포함하는 InN/GaN 초격자층을 갖는다. 활성층의 양자 도트의 조성은 발광 파장에 의해 장벽ㆍ하지층도 포함하여 InGaN 으로 한다. 또 도트 사이즈 및 각 층의 두께는 수㎚ 내지 10㎚ 정도로 된다.
(2) 캐리어 봉쇄층으로서 활성층의 양 단에 AlGaN 층을 갖는다.
(3) 활성층을 양자 도트 초격자로 하는 것 이외의 디바이스 설계지침은 기본적으로 도 9 의 경우와 동일하다.
도 11 은 본 발명에 의한 디바이스의 제 3 실시형태를 나타내는 도면이다. 이 디바이스는 InN 을 베이스로 한 HEMT (고전자이동도 트랜지스터) 로서 실현된다. 이 디바이스는 이하의 (1)∼(3) 의 특징을 갖는다.
(1) N 극성 고저항 GaN 또는 그 위에 형성한 InN/GaN (InGaN/AlGaN 구조에서도 가능) 헤테로 계면에서의 피에조 효과에 의한 2차원 전자 가스층을 이용한 HEMT 구조를 갖는다.
(2) 게이트 전극 하에 얇은 고저항성 AlGaN 층을 게이트 절연박막으로 한 게이트 구조를 갖는다.
(3) 게이트 절연막 퇴적시에, 극성 전환을 위한 매우 얇은 Al 극성 AlN 을 먼저 퇴적하면 AlGaN 층의 극성은 +c 로 되고, 이 층 및 InN 층의 변형 제어에 의해 게이트 절연막 바로 아래에 2차원 전자층을 형성할 수도 있다.
도 12 는 본 발명에 의한 디바이스의 제 4 실시형태를 나타내는 도면이다. 이 디바이스는 전계 변조형 광변조기로서 실현된다. 이 디바이스는 이하의 (1)∼(3) 의 특징을 갖는다.
(1) 디바이스 구조는 광의 입출력부를 제외하고 도 9 와 동일한 설계지침으로 제조된다.
(2) 외부로부터 인가된 전압ㆍ전계에 의해 광을 변조한다.
(3) 광의 입출사 방향은, 원칙적으로 양자 우물구조에 대해 평행 또는 수직방향이다.
도 13 은 본 발명에 의한 디바이스의 제 5 실시형태를 나타내는 도면이다. 이 디바이스는 광 및 전자제어 광변조기 (양자 우물구조 중의 밴드 내 및 밴드간 전자천이를 이용한 것) 로서 실현된다. 이 디바이스는 이하의 (1)∼(2) 의 특징을 갖는다.
(1) InN/GaN 양자 우물구조를 갖는다. 피제어광 (피변조광) 의 파장이 광통신 파장대인 경우에는, 양자 우물 내에서의 서브밴드간 전자천이를 제어광 (광변조) 으로 유도하고, 밴드간 천이흡수를 초고속으로 변조하는데, 제어광과 피제어광의 관계를 역전시켜 광변조기로서 사용할 수도 있다.
(2) 양자 우물의 조성을 InGaN/AlGaInN 으로 하고, 또 양자 우물 중의 활성층의 두께를 제어함으로써, 파장은 0.8∼1.8㎛ 의 범위에서 가변으로 된다.
도 14 는 본 발명에 의한 디바이스의 제 6 실시형태를 나타내는 도면이다. 이 디바이스는 광 및 전자제어 광변조기 (활성층과 양자 도트를 포함하는 구조 중의 밴드 내 및 밴드간 전자천이를 이용한 것) 로서 실현된다. 이 디바이스는 이하의 (1)∼(2) 의 특징을 갖는다.
(1) 도 13 의 경우의 광변조기와 비교하여, 활성층에 양자 도트 구조를 갖는 다. 이에 의해 광의 입사방향에 대해 제한이 없어진다.
(2) 그 외의 디바이스 구조의 설계지침은 도 12 의 경우와 동일하게, 제어광과 피제어광의 관계 및 파장범위를 제어할 수 있다.
본 발명은 상기 실시형태에 한정되지 않고 다양한 변경 및 변형이 가능하다.
예를 들어 N 극성표면 또는 동일한 특징ㆍ이점을 발현하는 표면 상에, 에피택시 및 디바이스를 형성할 때에 막형성 조건을 변경함으로써, 일부에 양자 도트를 포함하는 구조의 디바이스 (양자 도트 레이저 다이오드 등) 를 형성할 수도 있고, 이 때에도, 예를 들어 양자 도트를 포함하는 활성층을 스택하거나, 또 활성층 전체 또는 클래드층 등을 디바이스 품질로 형성하는 데에도 본 발명이 필요하게 된다.
본 발명에 의하면, 적어도 일부에 대해 질소극성표면 또는 그것과 동일한 특성을 갖는 표면 (예를 들어 표면에 대해 10°이내의 경사를 갖도록 한 것) 으로 되는 결정을 형성함으로써, 에피택시 및 디바이스의 제조시에, 예를 들어 질소 과잉의 조건하에서도 에피택시 온도를 높일 수 있기 때문에, 스텝 플로우 2차원 성장과 같이 평탄성이 우수한 표면을 얻기 쉬워지므로, 박막결정의 고품질화 및 일분자층 레벨에서의 평탄성을 갖는 에피택시를 용이하게 실현할 수 있는 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조방법을 실현할 수 있게 된다. 또한 InN 그 자체 또는 InN 을 주성분으로 한 에피택시는, 에피택시 자체가 곤란하여 본 발명 이외에서는 스텝 플로우 2차원 성장이 실현되어 있지 않다.

Claims (2)

  1. InN 그 자체 또는 InN 을 주성분으로 한 질화물계 헤테로 구조를 갖는 디바이스로서,
    적어도 일부에 대해 질소극성표면 또는 그것과 동일한 특성을 갖는 표면으로 되는 결정을 갖는, 질화물계 헤테로 구조를 갖는 디바이스.
  2. InN 그 자체 또는 InN 을 주성분으로 한 질화물계 헤테로 구조를 갖는 디바이스의 제조방법으로서,
    적어도 일부에 대해 질소극성표면 또는 그것과 동일한 특성을 갖는 표면으로 되는 결정을 상기 디바이스에 형성하는, 질화물계 헤테로 구조를 갖는 디바이스의 제조방법.
KR1020030066263A 2002-09-25 2003-09-24 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조 방법 KR100576279B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00280082 2002-09-25
JP2002280082 2002-09-25
JP2003314057A JP2004140339A (ja) 2002-09-25 2003-09-05 窒化物系ヘテロ構造を有するデバイス及びその製造方法
JPJP-P-2003-00314057 2003-09-05

Publications (2)

Publication Number Publication Date
KR20040027390A KR20040027390A (ko) 2004-04-01
KR100576279B1 true KR100576279B1 (ko) 2006-05-04

Family

ID=31980632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066263A KR100576279B1 (ko) 2002-09-25 2003-09-24 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조 방법

Country Status (7)

Country Link
US (1) US6856005B2 (ko)
EP (1) EP1403910A3 (ko)
JP (1) JP2004140339A (ko)
KR (1) KR100576279B1 (ko)
CN (1) CN1282257C (ko)
CA (1) CA2441877A1 (ko)
TW (1) TWI228337B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JPWO2006013698A1 (ja) * 2004-08-02 2008-05-01 日本電気株式会社 窒化物半導体素子、及びその製造方法
KR100513923B1 (ko) * 2004-08-13 2005-09-08 재단법인서울대학교산학협력재단 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자
US20060054897A1 (en) * 2004-09-11 2006-03-16 Cheng-Tsang Yu Gallium-nitride based light emitting diode light emitting layer structure
JP4647287B2 (ja) * 2004-11-09 2011-03-09 株式会社光波 半導体装置
EP1670068A1 (en) * 2004-12-09 2006-06-14 SuperNova Optoelectronics Corporation Manufacturing method and device for white light emitting
JP2006202935A (ja) * 2005-01-20 2006-08-03 Nec Corp 半導体レーザ及びその製造方法
JP2006294698A (ja) * 2005-04-06 2006-10-26 Sumitomo Electric Ind Ltd 発光素子、発光素子の製造方法、およびＧａＮ基板
TWI315585B (en) * 2005-04-28 2009-10-01 Chung Shan Inst Of Science Resonant tunneling quantum dot device
KR101045573B1 (ko) * 2005-07-06 2011-07-01 인터내쇼널 렉티파이어 코포레이션 Ⅲ족 질화물 인헨스먼트 모드 소자
DE102005057253A1 (de) * 2005-11-29 2007-06-06 Universität Bremen Verfahren zum Herstellen eines Halbleiterbauelementes
JP5561629B2 (ja) * 2006-05-17 2014-07-30 国立大学法人 千葉大学 半導体光素子
WO2008007522A1 (fr) * 2006-06-19 2008-01-17 National University Corporation Chiba University Élément à semi-conducteur, élément de commutation optique et élément de laser à cascade quantique
KR101282774B1 (ko) * 2006-07-26 2013-07-05 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
US20100072485A1 (en) * 2007-03-26 2010-03-25 Kyoto University Semiconductor device and semiconductor manufacturing method
JP5056272B2 (ja) * 2007-08-28 2012-10-24 住友電気工業株式会社 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法
JP2009099798A (ja) 2007-10-17 2009-05-07 Toshiba Corp 窒化物系半導体及びその製造方法
US8716835B2 (en) 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
WO2010047280A1 (ja) 2008-10-21 2010-04-29 日本電気株式会社 バイポーラトランジスタ
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
US10115859B2 (en) * 2009-12-15 2018-10-30 Lehigh University Nitride based devices including a symmetrical quantum well active layer having a central low bandgap delta-layer
US9705028B2 (en) 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
JP5718093B2 (ja) * 2010-03-04 2015-05-13 古河電気工業株式会社 半導体発光素子
WO2011158934A1 (ja) * 2010-06-18 2011-12-22 国立大学法人千葉大学 光電変換装置
US8143147B1 (en) 2011-02-10 2012-03-27 Intermolecular, Inc. Methods and systems for forming thin films
CN103346071A (zh) * 2013-06-14 2013-10-09 西安电子科技大学 含有SiNx***层的InN半导体器件的制备方法
CN103325677A (zh) * 2013-06-14 2013-09-25 西安电子科技大学 含有SiNx***层的极性c面GaN基的半导体器件的制备方法
CN107430294B (zh) * 2015-03-02 2020-12-29 西北大学 用于深度成像和其它应用的电吸收调制器
CN108281514B (zh) * 2017-12-29 2020-06-02 华灿光电(苏州）有限公司 一种发光二极管外延片的制备方法
JP2020136683A (ja) * 2019-02-21 2020-08-31 国立大学法人山口大学 半導体装置及びその製造方法
IL273118B (en) 2020-03-05 2022-03-01 Allen Richter Self-adaptive electromagnetic radiation guide
WO2021260529A1 (en) * 2020-06-25 2021-12-30 King Abdullah University Of Science And Technology Ultraviolet light-emitting diode based on n-polar alingan alloys and method
CN115020558B (zh) * 2022-08-05 2022-10-21 江西兆驰半导体有限公司 一种高复合效率的发光二极管外延片及其制备方法
CN116154059A (zh) * 2023-04-04 2023-05-23 江西兆驰半导体有限公司 氮化镓发光二极管外延结构、led及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides

Also Published As

Publication number Publication date
US20040108500A1 (en) 2004-06-10
EP1403910A2 (en) 2004-03-31
JP2004140339A (ja) 2004-05-13
CN1497743A (zh) 2004-05-19
CN1282257C (zh) 2006-10-25
EP1403910A3 (en) 2008-09-10
TWI228337B (en) 2005-02-21
CA2441877A1 (en) 2004-03-25
TW200417092A (en) 2004-09-01
KR20040027390A (ko) 2004-04-01
US6856005B2 (en) 2005-02-15

Similar Documents

Publication Publication Date Title
KR100576279B1 (ko) 질화물계 헤테로 구조를 갖는 디바이스 및 그 제조 방법
US6100106A (en) Fabrication of nitride semiconductor light-emitting device
US5198879A (en) Heterojunction semiconductor device
JP5041701B2 (ja) ヘテロ接合型電界効果トランジスタ
JP4920298B2 (ja) 半導体発光デバイスおよび半導体デバイスの製造方法
US7432531B2 (en) Semiconductor device
US8772831B2 (en) III-nitride growth method on silicon substrate
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
US20070272945A1 (en) Field-effect transistor
US5436468A (en) Ordered mixed crystal semiconductor superlattice device
JP2006261642A (ja) 電界効果トランジスタおよびその製造方法
US20150311382A1 (en) Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
KR20020012630A (ko) 질화물 반도체 계층 구조 및 그러한 구조 부분을 포함하는질화물 반도체 레이저
WO2014060536A1 (en) Semiconductor heterostructure and method of fabrication thereof
CN114342194A (zh) 激光二极管
US8890113B2 (en) Optoelectronic device with a wide bandgap and method of making same
KR101668445B1 (ko) 반도체 소자 및 그의 제조방법
JP3768790B2 (ja) 量子ドット構造体及びそれを有する半導体デバイス装置
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101668442B1 (ko) 반도체 소자 제조방법
JP5367637B2 (ja) 半導体素子
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JPH0346241A (ja) 半導体ヘテロ構造およびその製造方法
Khan et al. Strain energy band engineering approach to AlN/GaN/InN heterojunction devices
Ben et al. III-Nitride Deep-Ultraviolet Materials and Applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150304

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee