KR100574648B1 - Method and system for classification of defect - Google Patents

Method and system for classification of defect Download PDF

Info

Publication number
KR100574648B1
KR100574648B1 KR1020030066571A KR20030066571A KR100574648B1 KR 100574648 B1 KR100574648 B1 KR 100574648B1 KR 1020030066571 A KR1020030066571 A KR 1020030066571A KR 20030066571 A KR20030066571 A KR 20030066571A KR 100574648 B1 KR100574648 B1 KR 100574648B1
Authority
KR
South Korea
Prior art keywords
defect
wafer map
defects
wafer
information
Prior art date
Application number
KR1020030066571A
Other languages
Korean (ko)
Other versions
KR20050030346A (en
Inventor
강정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030066571A priority Critical patent/KR100574648B1/en
Publication of KR20050030346A publication Critical patent/KR20050030346A/en
Application granted granted Critical
Publication of KR100574648B1 publication Critical patent/KR100574648B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 일련의 제조 공정이 완료된 복수의 웨이퍼에 대하여 결함 분석 과정을 실시하여 도출된 복수의 웨이퍼 맵을 기반으로, 발생 가능한 제반 결함 유형을 파악하여 각각의 웨이퍼에서 발생된 결함들의 유사성 여부를 판단할 수 있는 결함 유형 분류 방법 및 시스템에 관한 것이다.According to the present invention, based on a plurality of wafer maps derived by performing defect analysis on a plurality of wafers in which a series of manufacturing processes have been completed, it is possible to determine the similarity of defects generated in each wafer by identifying possible defect types. A method and system for classifying defect types that can be performed.

본 발명의 결함 유형 분류 방법은 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생되는 결함을 분석하는 결함 유형 분류 방법에 있어서, 상기 결함 검사 수단을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 유무 및 결함의 위치 정보 등을 파악하여 웨이퍼 맵을 생성하는 단계;와, 상기 결함 분류 수단을 이용하여 상기 웨이퍼 맵에 존재하는 결함을 대상으로 결함의 특성에 따라 분류하여 결함 정보를 도출하는 단계;와, 상기 결함 정보를 바탕으로 조합 가능한 모든 종류의 결함을 생성하여 결함 유형 패턴을 형성하는 단계;와, 상기 결함 유형 패턴과 결함이 없는 순수한 웨이퍼 맵을 조합하여 기준 웨이퍼 맵을 생성하는 단계;와, 상기 기준 웨이퍼 맵과 상기 결함 검사 수단을 통해 얻어지는 신규 웨이퍼 맵을 비교하여 상기 신규 웨이퍼 맵에 존재하는 결함이 상기 기준 웨이퍼 맵의 결함 유형 패턴과 동일한지 여부를 판단하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.The defect type classification method of the present invention is a defect type classification method for analyzing a defect generated on a wafer by using a predetermined defect inspection means and a defect classification means, wherein defect inspection is performed on the entire surface of the wafer using the defect inspection means. And generating wafer maps by grasping the presence or absence of defects, location information of the defects, and the like, and classifying the defects based on the characteristics of the defects by using the defect classification means. Generating a defect type pattern by generating all kinds of defects combinable based on the defect information; and generating a reference wafer map by combining the defect type pattern with a pure wafer map without defects. And comparing the reference wafer map with the new wafer map obtained through the defect inspection means. And determining whether a defect present in the new wafer map is identical to a defect type pattern of the reference wafer map.

결함, 검사, 분류Defect, inspection, classification

Description

결함 유형 분류 방법 및 시스템{Method and system for classification of defect} Method and system for classification of defect             

도 1은 본 발명에 따른 결함 유형 분류 방법을 구현하기 위한 시스템의 블록 구성도.1 is a block diagram of a system for implementing a defect type classification method according to the present invention;

도 2는 본 발명에 따른 결함 유형 분류 방법을 설명하기 위한 순서도.2 is a flowchart illustrating a defect type classification method according to the present invention.

도 3은 웨이퍼 상에 발생되는 결함의 종류를 도시한 개념도.3 is a conceptual diagram illustrating the types of defects generated on a wafer.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

101 : 제어 수단 102 : 결함 유형 생성모듈101: control means 102: defect type generation module

103 : 웨이퍼 맵 매칭모듈 104 : 결함 검사 수단103: wafer map matching module 104: defect inspection means

105 : 결함 분류 수단 110 : DB 블록105: defect classification means 110: DB block

111 : 웨이퍼 맵 DB 112 : 결함 정보 DB111: wafer map DB 112: defect information DB

113 : 결함 유형 패턴 DB 114 : 기준 웨이퍼 맵 DB113: Defect Type Pattern DB 114: Reference Wafer Map DB

본 발명은 결함 유형 분류 방법 및 시스템에 관한 것으로서, 보다 상세하게는 일련의 제조 공정이 완료된 복수의 웨이퍼에 대하여 결함 분석 과정을 실시하여 도출된 복수의 웨이퍼 맵을 기반으로, 발생 가능한 제반 결함 유형을 파악하여 각각의 웨이퍼에서 발생된 결함들의 유사성 여부를 판단할 수 있는 결함 유형 분류 방법 및 시스템에 관한 것이다.The present invention relates to a method and system for classifying a defect type, and more particularly, based on a plurality of wafer maps obtained by performing a defect analysis process on a plurality of wafers in which a series of manufacturing processes have been completed, The present invention relates to a defect type classification method and system capable of identifying and determining similarity of defects generated in each wafer.

반도체 기술이 고도화됨에 따라 소자 설계 기술 및 단위 공정 기술의 개발에 더불어 공정 관리의 중요성이 대두되고 있다. 특히, 반도체 생산의 수율을 향상시키기 위해서는 공정 기술의 혁신을 통한 불량의 최소화 작업이 필수불가결의 요소가 된다. 이에 따라, 최적화된 공정 기술의 개발 및 생산 공정 중에 웨이퍼 상에 산재하여 발생되는 다양한 결함들을 검출하고, 이를 분석하여 제조장비의 최적 공정 설정을 위한 자료로서 사용하는 일련의 과정이 요구된다.As semiconductor technology is advanced, process management is becoming more important with the development of device design technology and unit process technology. In particular, in order to improve the yield of semiconductor production, minimizing defects through innovation of process technology becomes an essential element. Accordingly, a series of processes are required to detect various defects generated by scattering on the wafer during the development and production of optimized process technology, and to analyze them and use them as data for setting an optimal process of manufacturing equipment.

한편, 반도체 제조공정은 크게 전 공정, 후 공정 및 테스트 공정으로 구분되는데, 상기 전 공정은 제조 공정(Fabrication process)이라고도 불리며, 단결정 실리콘 재질의 웨이퍼에 집적회로의 패턴을 형성시키는 공정이다. 상기 후 공정은 어셈블리(Assembly) 공정이라고도 불리며, 상기 웨이퍼를 각각의 칩들로 분리시키고 외부 장치와 전기적 신호의 연결이 가능하도록 칩에 도전성의 리드(lead)나 볼(ball)을 접속시키고, 칩을 외부 환경으로부터 보호하기 위한 에폭시 수지와 같은 수지로 몰딩(molding)시킴으로써 집적회로 패키지를 형성하는 공정이다. 상기 테스트 공정은 상기 집적회로 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다. 그리고, 상기 어셈블리 공정을 진행하기 전에 웨이퍼를 구성하는 각 칩의 전기적 특성을 검사하는 이디에스(EDS, Electrical Die Sorting) 공정이 진행된다. 상기 EDS 공정은 웨이퍼를 구성하는 칩들 중에서 불량 칩을 판별하여 재생(repair) 가능한 칩은 재생시키고 재생 불가능한 칩은 제거시킴으로써 후속의 어셈블리 공정 및 테스트 공정에서 소요되는 시간 및 원가를 절감시키는 역할을 한다.On the other hand, the semiconductor manufacturing process is largely divided into a pre-process, a post-process, and a test process, which is also called a fabrication process, and is a process of forming an integrated circuit pattern on a single crystal silicon wafer. The post process is also called an assembly process, and separates the wafer into individual chips and connects a conductive lead or ball to the chip so as to connect an electrical signal with an external device. It is a process of forming an integrated circuit package by molding with a resin such as an epoxy resin to protect from the external environment. The test process is a process of screening whether the integrated circuit package is operating normally and selecting good and defective products. In addition, before proceeding with the assembly process, an Electrical Die Sorting (EDS) process of inspecting electrical characteristics of each chip constituting the wafer is performed. The EDS process reduces the time and cost in subsequent assembly and test processes by determining a defective chip from among the chips constituting the wafer, regenerating a repairable chip and removing a non-renewable chip.

한편, 상기 전 공정인 제조 공정이 완료되면 소정의 검사 장비를 이용하여 웨이퍼 전면에 대하여 결함 존재 유무 및 발생된 결함에 대한 분류 등의 결함 분석 과정을 거치게 된다.On the other hand, when the manufacturing process, which is the previous process, is completed, a defect analysis process such as presence of defects and classification of generated defects is performed on the entire surface of the wafer using a predetermined inspection equipment.

상기 결함 분석 과정을 보다 상세히 설명하면 다음과 같다.The defect analysis process will be described in more detail as follows.

일련의 제조 공정이 완료된 웨이퍼를 대상으로, 웨이퍼의 표면을 스캐닝하여 웨이퍼의 인식코드 등의 기본 정보를 확인한 다음, 결함이 발생된 칩의 좌표와 결함의 크기를 검출한다. 작업자는 상기 결함 검사 결과를 바탕으로 재검사가 필요하다고 판단하는 경우 보다 정밀한 결함 검사를 실시하고 최종적인 결함 결과 정보를 근거로 결함 밀도 및 양품률(good chip rate) 등을 산출한다. For wafers on which a series of manufacturing processes have been completed, the surface of the wafer is scanned to confirm basic information such as a recognition code of the wafer, and then the coordinates of the chip where the defect is generated and the size of the defect are detected. When the operator determines that re-inspection is necessary based on the defect inspection result, the operator performs a more precise defect inspection and calculates a defect density and a good chip rate based on the final defect result information.

여기서, 상기 발생된 결함의 경우 다양한 형태를 갖고 있으며 구체적으로 군(郡)질성 결함, 스크래치(scratch)성 결함, 실제 결함이 아닌데 결함으로 나타나는 거짓 결함(false defect) 등 여러 종류의 결함으로 구분된다. 작업자는 이러한 결함을 분류하여 결함이 발생한 해당 칩의 불량 여부를 판단하게 된다.Here, the generated defects have various forms and are specifically classified into various kinds of defects such as group defects, scratch defects, and false defects that are not actual defects. . The operator classifies these defects and determines whether the chip in which the defect occurs is defective.

종래의 결함 분석 과정에 있어서, 웨이퍼의 표면을 스캐닝하여 1차적으로 얻어지는 정보는 결함의 존재 유무 및 결함의 위치정보에 상응하는 것으로 일종의 결함 지도라 할 수 있다. 이를 웨이퍼 맵(Wafer map)이라 칭하기로 한다.In the conventional defect analysis process, the information obtained primarily by scanning the surface of the wafer corresponds to the presence or absence of a defect and location information of the defect, which may be referred to as a kind of defect map. This is referred to as a wafer map.

반도체 공정은 대단위의 반복 공정을 수행하기 때문에 로트 단위 또는 개별 웨이퍼에 대하여 동일한 결함 분석 과정을 실시하게 되고 이에 따라 수많은 웨이퍼 맵이 도출된다. 복수의 웨이퍼에 대한 각각의 웨이퍼 맵에는 상술한 바와 같이 특정 부분에 위치하는 결함이 존재하며, 상기 웨이퍼 맵에 존재하는 결함은 여러 종류의 형태를 갖는다.Since the semiconductor process performs a large number of repetitive processes, the same defect analysis process is performed on a lot unit or individual wafers, resulting in numerous wafer maps. Each wafer map for a plurality of wafers has defects located in specific portions as described above, and the defects present in the wafer map have various types.

한편, 작업자는 상기 도출된 복수의 웨이퍼 맵에 대하여 반복적인 분석을 실시하게 되는데, 작업자의 숙련도에 따라 상기 웨이퍼 맵에 존재하는 결함이 이전의 다른 웨이퍼 맵에 존재하는 결함과 동일한 유형의 결함인지 여부를 판단할 수 있게 된다.On the other hand, the operator performs an iterative analysis on the derived plurality of wafer maps, according to the skill of the operator whether the defects present in the wafer map is of the same type as the defects existing in the other wafer map. Can be judged.

이와 같이, 종래의 결함 분석 과정은 일련의 제조 공정이 완료된 웨이퍼에 대하여 분석 장비를 통하여 1차적으로 웨이퍼 전면에 대한 결함 존재 여부 및 결함의 위치 정보 등을 파악하고, 각 웨이퍼에서 발생하는 결함들이 유사한지 여부를 파악함에 있어 작업자의 숙련에 의존하는 방법을 택하고 있다.As described above, in the conventional defect analysis process, the presence of defects on the front surface of the wafer and the location of the defects are identified through the analysis equipment for the wafers in which a series of manufacturing processes are completed, and defects generated in each wafer are similar. In determining whether this is the case, the method depends on the skill of the worker.

즉, 복수의 웨이퍼에서 발생하는 결함들이 유사한지 여부를 전적으로 작업자의 인위적인 판단에 의존하기 때문에 작업자의 숙련도에 따라 또는 작업자의 판단 실수에 따라 결함 유형의 분류에 있어 오류가 발생하는 문제점이 있다. That is, since the defects occurring in the plurality of wafers are similar or not, the error is generated in the classification of the defect type according to the skill of the operator or the error of the operator's judgment because it depends solely on the artificial judgment of the operator.                         

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 일련의 제조 공정이 완료된 복수의 웨이퍼에 대하여 결함 분석 과정을 실시하여 도출된 복수의 웨이퍼 맵을 기반으로, 발생 가능한 제반 결함 유형을 파악하여 각각의 웨이퍼에서 발생된 결함들의 유사성 여부를 판단할 수 있는 결함 유형 분류 방법 및 시스템을 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems, and based on a plurality of wafer maps derived by performing a defect analysis process for a plurality of wafers a series of manufacturing process is completed, it is possible to grasp all possible defect types It is an object of the present invention to provide a defect type classification method and system that can determine similarity of defects generated in each wafer.

상기의 목적을 달성하기 위한 본 발명의 결함 유형 분류 방법은 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생되는 결함을 분석하는 결함 유형 분류 방법에 있어서, 상기 결함 검사 수단을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 유무 및 결함의 위치 정보 등을 파악하여 웨이퍼 맵을 생성하는 단계;와, 상기 결함 분류 수단을 이용하여 상기 웨이퍼 맵에 존재하는 결함을 대상으로 결함의 특성에 따라 분류하여 결함 정보를 도출하는 단계;와, 상기 결함 정보를 바탕으로 조합 가능한 모든 종류의 결함을 생성하여 결함 유형 패턴을 형성하는 단계;와, 상기 결함 유형 패턴과 결함이 없는 순수한 웨이퍼 맵을 조합하여 기준 웨이퍼 맵을 생성하는 단계;와, 상기 기준 웨이퍼 맵과 상기 결함 검사 수단을 통해 얻어지는 신규 웨이퍼 맵을 비교하여 상기 신규 웨이퍼 맵에 존재하는 결함이 상기 기준 웨이퍼 맵의 결함 유형 패턴과 동일한지 여부를 판단하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.The defect type classification method of the present invention for achieving the above object is a defect type classification method for analyzing a defect generated on a wafer using a predetermined defect inspection means and a defect classification means, using the defect inspection means. Performing a defect inspection on the entire surface of the wafer to determine whether there is a defect, location information of the defect, and the like, and generating a wafer map; and using the defect classification means, defect characteristics for the defects present in the wafer map. Deriving defect information by classifying according to the method; and generating all types of defects combinable based on the defect information to form a defect type pattern; and generating a pure wafer map free of the defect type pattern and defects. Generating a reference wafer map in combination; and obtaining through the reference wafer map and the defect inspection means. And comparing the resulting new wafer map to determine whether a defect present in the new wafer map is identical to a defect type pattern of the reference wafer map.

바람직하게는, 상기 결함 유형 패턴을 형성하는 단계는, 기능별 결함 또는 개별 결함을 서로 조합하여 결함 유형 패턴을 형성할 수 있다.Preferably, the forming of the defect type pattern may combine the functional defects or the individual defects with each other to form a defect type pattern.

바람직하게는, 기준 웨이퍼 맵과 신규 웨이퍼 맵을 비교하는 단계에 있어서, 상기 기준 웨이퍼 맵의 결함 유형 패턴과 신규 웨이퍼 맵의 결함이 일정 부분 이상 겹치면 동일한 결함으로 결정할 수 있다.Preferably, in the step of comparing the reference wafer map and the new wafer map, if the defect type pattern of the reference wafer map and the defects of the new wafer map overlap more than a portion, the same defect may be determined.

바람직하게는, 상기 기준 웨이퍼 맵과 신규 웨이퍼 맵을 비교하는 단계를 진행함에 있어서, 상기 기준 웨이퍼 맵의 결함 유형 패턴과 신규 웨이퍼 맵의 결함이 동일한 경우, 상기 신규 웨이퍼 맵을 새로운 기준 웨이퍼 맵의 하나로 추가하는 단계를 더 포함하여 구성될 수 있다.Preferably, in the step of comparing the reference wafer map and the new wafer map, if the defect type pattern of the reference wafer map and the defect of the new wafer map are the same, the new wafer map is one of the new reference wafer maps. It may be configured to further comprise the step of adding.

본 발명에 따른 결함 유형 분류 시스템은 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생하는 결함을 분석하는 결함 유형 분류 시스템에 있어서, 웨이퍼 맵 정보, 결함 정보, 기준 웨이퍼 맵 정보 및 결함 유형 패턴 정보를 저장하는 DB 블록;과, 상기 DB 블록과 소정의 통신 관계를 형성하며 해당 정보를 상기 DB 블록의 필요 영역에 선택적으로 저장 및 갱신하고 상기 DB 블록의 정보를 바탕으로 일련의 결함 유형 분류 과정을 진행하는 제어 수단;과, 상기 제어 수단의 제어 하에 상기 결함 분류 수단에 의해 분류된 결함 정보를 바탕으로 조합 가능한 모든 유형의 결함에 상응하는 결함 유형 패턴을 형성하는 결함 유형 생성 모듈;과, 상기 제어 수단의 제어 하에 각각의 결함 유형 패턴과 결함이 없는 순수한 웨이퍼 맵의 조합으로 구성되는 기준 웨이퍼 맵을 상기 결함 검사 수단을 통해 새로 습득된 신규 웨이퍼 맵을 매칭하여 상기 기준 웨이퍼 맵의 결함 유형 패턴과 상기 신규 웨이퍼 맵의 결함이 동일한지 여부를 판단하는 웨이퍼 맵 매칭 모듈을 포함하여 이루어지는 것을 특징으로 한다.The defect type classification system according to the present invention is a defect type classification system for analyzing defects occurring on a wafer using predetermined defect inspection means and defect classification means, wherein the wafer map information, defect information, reference wafer map information, and defects are identified. A DB block for storing type pattern information; and forming a predetermined communication relationship with the DB block, selectively storing and updating the corresponding information in a required area of the DB block, and performing a series of defect types based on the information of the DB block. Control means for performing a classification process; and a defect type generation module for forming a defect type pattern corresponding to all types of defects combinable under the control of the control means based on the defect information classified by the defect classification means; A combination of each defect type pattern and a defect free pure wafer map under the control of the control means And a wafer map matching module configured to match the newly acquired new wafer map through the defect inspection means to determine whether the defect type pattern of the reference wafer map and the defect of the new wafer map are the same. It is characterized by.

바람직하게는, 상기 DB 블록은, 상기 결함 검사 수단을 통해 웨이퍼 상의 결함 존재 유무 및 결함의 위치 정보를 바탕으로 생성된 웨이퍼 맵을 저장하는 웨이퍼 맵 DB와, 상기 웨이퍼 맵 DB에 저장되어 있는 웨이퍼 맵 정보를 바탕으로 상기 결함 분류 수단에 의해 결함의 특징 등에 따라 분류된 결함 정보를 저장하는 결함 정보 DB와, 상기 결함 유형 생성 모듈을 통하여 기 발생된 결함들을 조합하여 다양한 유형의 결함 유형 패턴 정보를 저장하는 결함 유형 패턴 DB와, 결함이 없는 순수한 웨이퍼 맵에 상기 결함 유형 패턴 DB에 저장되어 있는 결함 유형 패턴을 조합한 기준 웨이퍼 맵을 저장하는 기준 웨이퍼 맵 DB를 포함하여 구성될 수 있다.Preferably, the DB block is a wafer map DB for storing the wafer map generated based on the presence or absence of defects on the wafer and the position information of the defects through the defect inspection means, and the wafer map stored in the wafer map DB. Stores defect type pattern information of various types by combining defect information DB storing defect information classified according to characteristics of defects by the defect classification means based on the information, and defects previously generated through the defect type generation module. And a reference wafer map DB storing a defect type pattern DB to store a reference wafer map combining the defect type pattern stored in the defect type pattern DB on a pure wafer map free of defects.

바람직하게는, 상기 기준 웨이퍼 맵은 6인치, 8인치 또는 12인치 등 웨이퍼의 지름에 따라 웨이퍼 중 어느 하나의 규격과 일치할 수 있다.Preferably, the reference wafer map may match the specifications of any one of the wafers, depending on the diameter of the wafer, such as 6 inches, 8 inches or 12 inches.

본 발명의 특징에 따르면, 복수의 웨이퍼에 대하여 결함 분석 과정을 실시하여 복수의 웨이퍼 맵을 도출하고, 도출된 각각의 웨이퍼 맵에서 발생된 결함들에 대하여 조합 등의 과정을 거쳐 상기 결함의 유형을 세분화하여 다양한 종류의 결함 유형 패턴을 생성하여 후속의 도출된 웨이퍼 맵과 매칭시키는 작업을 통하여 기 발생된 결함 유형과 동일한지 여부를 판단할 수 있게 된다. 이에 따라, 결함 유형의 분류에 있어 신뢰성을 담보할 수 있게 된다.According to a feature of the present invention, a defect analysis process is performed on a plurality of wafers to derive a plurality of wafer maps, and a combination of the defects generated in each of the derived wafer maps is performed to determine the types of the defects. By subdividing and generating various types of defect type patterns and matching them with subsequent derived wafer maps, it is possible to determine whether or not they are the same as the type of defects generated previously. This makes it possible to ensure reliability in the classification of defect types.

또한, 본 발명에 따른 웨이퍼 맵의 매칭 작업은 웨이퍼 단위 크기별로 이루어지기 때문에 동일한 소자를 갖는 웨이퍼들뿐만 아니라 상이한 소자를 갖는 웨이퍼들에 대하여도 결함 유형 분류 작업을 적용할 수 있게 된다. In addition, since the matching operation of the wafer map according to the present invention is performed for each wafer unit size, the defect type classification operation can be applied not only to wafers having the same device but also to wafers having different devices.

이하, 도면을 참조하여 본 발명에 따른 결함 유형 분류 방법 및 시스템을 상세히 설명하기로 한다. 도 1은 본 발명에 따른 결함 유형 분류 방법을 구현하기 위한 시스템의 블록 구성도이고, 도 2는 본 발명에 따른 결함 유형 분류 방법을 설명하기 위한 순서도이다.Hereinafter, a defect type classification method and system according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a block diagram of a system for implementing a defect type classification method according to the present invention, Figure 2 is a flow chart for explaining the defect type classification method according to the present invention.

먼저, 도 1에 도시한 바와 같이 본 발명에 따른 결함 유형 분류 방법을 구현하기 위한 시스템은 크게 제어 수단(101), 결함 검사 수단(104), 결함 분류 수단(105) 및 DB 블록(110)의 조합으로 이루어진다. 이에 부가하여 상기 제어 수단(101)과 연동되어 결함 관련 정보를 처리하는 결함 유형 생성모듈(102) 및 웨이퍼 맵 매칭모듈(103)이 더 구비된다.First, as shown in FIG. 1, a system for implementing a defect type classification method according to the present invention is largely based on the control means 101, the defect inspection means 104, the defect classification means 105, and the DB block 110. In combination. In addition to this, there is further provided a defect type generation module 102 and a wafer map matching module 103 that interoperate with the control means 101 to process defect related information.

상기 결함 검사 수단(104)과 결함 분류 수단(105)은 인터페이스 모듈을 매개로 상기 제어 수단(101)과 소정의 통신 관계를 맺고 있으며 이와 같은 시스템은 RS232C와 같은 통상적인 근거리 통신망으로 구축 가능하다.The defect inspection means 104 and the defect classification means 105 form a predetermined communication relationship with the control means 101 via an interface module, and such a system can be established by a conventional local area network such as RS232C.

상기 결함 검사 수단(104)은 웨이퍼 상에 발생된 결함을 검출하기 위한 수단으로서, 웨이퍼 전면을 시작점의 칩(301)과 종료점의 칩(302)을 설정한 상태에서 스캐닝하여(도 3의 화살표 방향) 결함이 발생된 위치의 좌표 및 결함의 크기 정보를 검출하여 웨이퍼 맵을 생성하는 역할을 한다. 이 때, 생성된 웨이퍼 맵은 제어 수단(101)으로 전달되어 최종적으로 후술하는 DB 블록(110)의 웨이퍼 맵 DB(111)에 저장된다.The defect inspection means 104 is a means for detecting a defect generated on the wafer, and scanning the entire surface of the wafer with the chip 301 at the start point and the chip 302 at the end point set (in the direction of the arrow in FIG. 3). ) A wafer map is generated by detecting coordinates of a location where a defect is generated and size information of the defect. At this time, the generated wafer map is transferred to the control means 101 and finally stored in the wafer map DB 111 of the DB block 110 described later.

상기 결함 분류 수단(105)은 상기 결함 검사 수단(104)을 통해 얻어진 웨이 퍼 맵 정보 즉, 결함 정보를 근거로 각각의 결함에 대하여 그 특성에 따라 여러 종류의 결함으로 세분화하는 역할을 수행한다. 구체적으로, 주사전자현미경(Scanning Electron Microscopy, SEM) 등과 같은 광학 장치를 이용하여 해당 결함에 대하여 정밀 검사를 하고 그 결과 정보를 상기 제어 수단(101)으로 전달하는 역할을 한다. 참고로, 상기 결함의 종류는 도 3에 도시한 바와 같이, 군(群)을 이루어 집합 형태를 갖는 결함(A), 스크래치(scratch)성 결함(B) 및 실제 결함이 아닌데 결함으로 나타나는 거짓 결함(false defect)(C) 등이 존재할 수 있다. 또한, 이 때 분류되는 결함은 세부적으로 트리(Tree) 구조의 형식으로 분류될 수 있다.The defect classification means 105 divides each defect into various kinds of defects according to its characteristics based on wafer map information obtained through the defect inspection means 104, that is, defect information. In detail, the optical device such as Scanning Electron Microscopy (SEM) is used to perform a detailed inspection on the defect and transmit the result information to the control means 101. For reference, as shown in FIG. 3, the types of the defects are a group of defects (A) having a collective form, a scratchable defect (B), and a false defect that appears as a defect that is not an actual defect. (false defect) (C) may be present. In addition, the defects classified at this time may be classified in the form of a tree structure in detail.

한편, 상기 DB 블록(110)은 상기 결함 검사 수단(104)에 의해 검출된 웨이퍼 맵 정보 및 상기 결함 분류 수단(105)에 의해 재분류된 결함 정보를 최종적으로 저장하는 역할을 수행한다. 또한, 상기 DB 블록(110)은 후술하는 결함 유형 생성 모듈(102) 및 웨이퍼 맵 매칭 모듈(103)을 통해 가공된 결함 유형 패턴 정보 및 기존 웨이퍼 맵 정보를 저장하는 역할을 수행한다. 이와 같은 DB 블록(110)은 세부적으로 웨이퍼 맵 DB(111), 결함 정보 DB(112), 기준 웨이퍼 맵 DB(114) 및 결함 유형 패턴 DB(113)로 구성된다.Meanwhile, the DB block 110 serves to finally store wafer map information detected by the defect inspection means 104 and defect information reclassified by the defect classification means 105. In addition, the DB block 110 stores the defect type pattern information and the existing wafer map information processed through the defect type generation module 102 and the wafer map matching module 103 which will be described later. The DB block 110 is composed of a wafer map DB 111, a defect information DB 112, a reference wafer map DB 114, and a defect type pattern DB 113 in detail.

상기 웨이퍼 맵 DB(111)는 복수의 웨이퍼에 대하여 결함 검사 수단(104)을 통하여 생성된 웨이퍼 맵을 저장하는 DB로서, 일련의 제조 공정을 거친 모든 웨이퍼에 대하여 도출된 웨이퍼 맵을 저장한다. 상기 웨이퍼 맵에는 전술한 바와 같이 결함의 위치 정보가 수록되어 있다. 상기 결함 정보 DB(112)는 상기 웨이퍼 맵 DB(111)에 저장되어 있는 웨이퍼 맵 정보를 바탕으로 결함 분류 수단(105)에 의해 결함의 특징 등을 고려하여 분류된 결함 정보를 저장하는 DB이다. 상기 결함 유형 패턴 DB(113)는 분류된 결함 정보를 바탕으로 정형화된 결함 패턴을 저장하는 DB로서, 구체적으로 후술하는 결함 유형 생성 모듈(102)을 통하여 기 발생된 결함들을 조합하여 생성된 다양한 유형의 결함 패턴을 저장한다. 상기 기준 웨이퍼 맵 DB(114)는 결함이 없는 순수한 웨이퍼 맵에 상기 결함 유형 패턴 DB(113)에 저장되어 있는 결함 유형 패턴을 조합한 기준 웨이퍼 맵을 저장하는 DB로서, 상기 기준 웨이퍼 맵은 상기 결함 검사 수단(104)을 통해 새로 입력되는 웨이퍼 맵과 비교된다.The wafer map DB 111 is a DB for storing a wafer map generated through the defect inspection means 104 for a plurality of wafers, and stores the wafer map derived for all wafers that have undergone a series of manufacturing processes. As described above, the wafer map contains the position information of the defect. The defect information DB 112 is a DB that stores defect information classified by the defect classification means 105 in consideration of defect characteristics and the like based on the wafer map information stored in the wafer map DB 111. The defect type pattern DB 113 is a DB for storing a standardized defect pattern based on the classified defect information. Specifically, the defect type pattern DB 113 generates various types of defects generated by combining defects previously generated through the defect type generation module 102 described later. Save the defect pattern. The reference wafer map DB 114 stores a reference wafer map combining the defect type patterns stored in the defect type pattern DB 113 on a pure wafer map free of defects, wherein the reference wafer map is the defect. The wafer map is compared with the newly input wafer map.

한편, 상기 결함 검사 수단(104) 및 결함 분류 수단(105)으로 생성된 웨이퍼의 결함 관련 정보가 상기 DB 블록(110)의 각 필요 영역에 선택적으로 저장되기 위해서는 소정의 과정을 거치는데 구체적으로, 상기 제어 수단(101)의 제어 하에 결함 유형 생성 모듈(102) 및 웨이퍼 맵 매칭 모듈(103)을 거치게 된다. 상기 모듈들에 대해서 보다 상세히 설명하면 다음과 같다.Meanwhile, in order for the defect related information of the wafer generated by the defect inspection means 104 and the defect classification means 105 to be selectively stored in each required area of the DB block 110, a specific process is performed. The defect type generation module 102 and the wafer map matching module 103 are controlled under the control means 101. More detailed description of the modules is as follows.

상기 결함 유형 생성 모듈(102)은 상기 결함 분류 수단(105)에 의해 습득된 결함 정보를 바탕으로 조합 가능한 모든 종류의 결함을 생성하여 결함 유형 패턴을 형성하는 모듈이다. 예를 들어 설명하면 웨이퍼 상에 A와 B라는 2 종류의 결함이 존재한다면 생성 가능한 결함 유형 패턴은 조합 과정을 통해 A, B, AB 등과 같이 적어도 3 종류 이상이 될 것이며, 상기 3 종류의 결함 유형 패턴을 복수화함으로써 더 많은 결함 유형 패턴이 생성될 수 있다. 또한, 전술한 바와 같이 결함 정보 DB(112)에 저장되어 있는 결함 정보는 일 예로 트리(Tree) 구조 형식으로 분류되어 있는바 결함을 기능별로 조합하여 결함 유형 패턴을 생성할 수도 있으며 또는 기능적(functional)으로 유사하지 않은 결함들을 조합하여 결함 유형 패턴을 형성할 수도 있다. The defect type generation module 102 is a module that generates all types of defects that can be combined based on the defect information acquired by the defect classification means 105 to form a defect type pattern. For example, if there are two types of defects A and B on the wafer, the defect type pattern that can be generated will be at least three types such as A, B, AB, etc. through the combination process, and the three types of defects More defect type patterns can be created by pluralizing the pattern. In addition, as described above, the defect information stored in the defect information DB 112 may be classified into a tree structure format, for example, to generate a defect type pattern by combining defects according to functions. Dissimilar defects may be combined to form a defect type pattern.

이와 같은 과정을 통해 생성된 결함 유형 패턴은 제어 수단(101)의 제어 하에 상기 DB 블록(110)의 결함 유형 패턴 DB(113)에 선택적으로 저장된다.The defect type pattern generated through this process is selectively stored in the defect type pattern DB 113 of the DB block 110 under the control of the control means 101.

상기 웨이퍼 맵 매칭 모듈(103)은 상기 기준 웨이퍼 맵 DB(114)에 저장되어 있는 기준 웨이퍼 맵과 상기 결함 검사 수단(104)을 통해 새로 생성된 웨이퍼 맵을 매칭하는 모듈로서, 새롭게 생성된 웨이퍼 맵에 존재하는 결함의 유형이 기존의 결함 유형과 유사한 지 여부를 판단하는 모듈이다. 이 때, 기준 웨이퍼 맵과 신규 웨이퍼 맵의 매칭 과정은 세부적으로 상기 기준 웨이퍼 맵을 고정해 놓은 상태에서 신규 웨이퍼 맵을 수평 이동 또는 회전 또는 대칭 등의 과정을 거쳐 결함 유형이 동일한지를 파악한다. 이와 같은 기준 웨이퍼 맵과 신규 웨이퍼 맵의 매칭 과정을 통해 신규 웨이퍼 맵에 존재하는 결함이 기존의 결함 유형 패턴과 유사한지 여부를 판단할 수 있으며 만약 동일하지 않다면 해당 신규 웨이퍼 맵은 또 다른 하나의 기준 웨이퍼 맵이 되어 상기 기준 웨이퍼 맵 DB(114)에 저장된다.The wafer map matching module 103 is a module for matching the newly generated wafer map through the defect inspection means 104 with the reference wafer map stored in the reference wafer map DB 114. It is a module to determine whether the type of defect present in the existing defect type is similar. At this time, the matching process between the reference wafer map and the new wafer map determines whether the defect types are the same through a process such as horizontal movement, rotation, or symmetry of the new wafer map while the reference wafer map is fixed in detail. This process of matching the reference wafer map with the new wafer map can determine whether the defects in the new wafer map are similar to the existing defect type pattern, and if not, the new wafer map is another reference. The wafer map is stored in the reference wafer map DB 114.

한편, 상기 제어 수단(101)은 상기 전술한 제반 모듈 및 DB 블록(110)을 제어함은 물론 상기 제반 모듈과 DB 블록(110)을 매개하여 웨이퍼 맵 정보, 결함 정보, 결함 유형 패턴 정보 및 기준 웨이퍼 맵 정보 등이 상기 DB 블록(110)의 필요 영역에 선택적으로 저장되도록 하거나 해당 정보의 갱신이 원활히 이루어지도록 하는 역할을 수행한다. 또한, 상기 제어 수단(101)은 인터페이스 모듈을 통하여 상기 결함 검사 수단(104) 및 결함 분류 수단(105)과 연결되어 양방향 의사 소통이 가능하도록 한다.Meanwhile, the control unit 101 controls the above-described general module and the DB block 110 as well as the wafer map information, the defect information, the defect type pattern information and the reference through the general module and the DB block 110. The wafer map information or the like is selectively stored in the required area of the DB block 110 or serves to smoothly update the information. In addition, the control means 101 is connected to the defect inspection means 104 and the defect classification means 105 through an interface module to enable bidirectional communication.

이제, 상기의 구성을 갖는 시스템의 동작 즉, 본 발명의 결함 유형 분류 방법을 설명하기로 한다.The operation of the system having the above configuration, that is, the defect type classification method of the present invention will now be described.

먼저, 도 2에 도시한 바와 같이 반도체 제조 공정이 완료된 웨이퍼를 대상으로 결함 검사 수단(104)을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시한다. 이 때, 상기 결함 검사 수단(104)은 웨이퍼의 표면을 스캐닝하여 웨이퍼의 인식 코드 등을 확인하고 발생된 결함의 좌표 및 결함의 크기를 검출하고 최종적으로 결함 지도인 웨이퍼 맵을 생성한다. 상기 결함 검사 수단(104)에 의해 결함 지도 즉, 웨이퍼 맵이 생성되면 제어 수단(101)은 상기 웨이퍼 맵을 상기 DB 블록(110)의 웨이퍼 맵 DB(111)에 저장한다. First, as shown in FIG. 2, defect inspection is performed on the entire surface of the wafer using the defect inspection means 104 on the wafer on which the semiconductor manufacturing process is completed. At this time, the defect inspection means 104 scans the surface of the wafer to check the identification code of the wafer and the like, detects the coordinates of the generated defect and the size of the defect, and finally generates a wafer map which is a defect map. When a defect map, that is, a wafer map is generated by the defect inspection means 104, the control means 101 stores the wafer map in the wafer map DB 111 of the DB block 110.

이와 같은 상태에서, 결함 분류 수단(105)을 이용하여 상기 웨이퍼 맵 상에 존재하는 결함을 분류한다. 구체적으로, 작업자가 주사전자현미경 등과 같은 광학 장치를 이용하여 해당 결함에 대하여 정밀 검사를 하고 그 결과 정보가 결함 정보 DB(112)에 저장된다. 전술한 바와 같이, 웨이퍼 상에 발생되는 결함은 군(群)을 이루어 집합 형태를 갖는 결함, 스크래치성 결함 및 실제 결함이 아닌데 결함으로 나타나는 거짓 결함 등 다양한 형태를 갖는다. 상기 결함 분류 수단(105)은 이와 같이 다양한 형태의 결함을 분류하는 것이며 세부적으로, 기능별 결함 등의 형식으로 트리(Tree) 구조로 분류될 수 있다.In this state, defect classification means 105 is used to classify defects existing on the wafer map. Specifically, an operator performs a detailed inspection on the defect using an optical device such as a scanning electron microscope, and the result information is stored in the defect information DB 112. As described above, the defects generated on the wafer have various forms such as defects having an aggregate form, scratchable defects, and false defects appearing as defects that are not actual defects. The defect classification means 105 classifies various types of defects as described above. In detail, the defect classification means 105 may be classified into a tree structure in the form of functional defects.

일련의 제조 공정이 완료된 복수의 웨이퍼에 대하여, 상기와 같은 과정을 반 복하여 웨이퍼 맵 정보 및 결함 정보가 누적되면, 본격적인 본 발명에 따른 결함 유형 분류 방법이 진행된다.When the wafer map information and the defect information are accumulated for the plurality of wafers in which a series of manufacturing processes are completed, the above-described process is repeated, a defect type classification method according to the present invention proceeds in earnest.

먼저, 결함 유형 생성 모듈(102)은 상기 제어 수단(101)을 매개로 상기 결함 정보 DB(112)에 저장되어 있는 결함 정보를 추출하여 조합 가능한 모든 종류의 결함을 생성하여 결함 유형 패턴을 형성한다. 예를 들어 설명하면 웨이퍼 상에 A와 B라는 2 종류의 결함이 존재한다면 생성 가능한 결함 유형 패턴은 조합 과정을 통해 A, B, AB 등과 같이 적어도 3 종류 이상이 될 것이며, 상기 3 종류의 결함 유형 패턴을 복수화함으로써 더 많은 결함 유형 패턴이 생성될 수 있다. 또한, 전술한 바와 같이 결함 정보 DB(112)에 저장되어 있는 결함 정보는 일 예로 트리(Tree) 구조 형식으로 분류되어 있는바 결함을 기능별로 조합하여 결함 유형 패턴을 생성할 수도 있으며 또는 기능적(functional)으로 유사하지 않은 결함들을 조합하여 결함 유형 패턴을 형성할 수도 있다. First, the defect type generation module 102 extracts defect information stored in the defect information DB 112 via the control means 101 to generate all kinds of defects that can be combined to form a defect type pattern. . For example, if there are two types of defects A and B on the wafer, the defect type pattern that can be generated will be at least three types such as A, B, AB, etc. through the combination process, and the three types of defects More defect type patterns can be created by pluralizing the pattern. In addition, as described above, the defect information stored in the defect information DB 112 may be classified into a tree structure format, for example, to generate a defect type pattern by combining defects according to functions. Dissimilar defects may be combined to form a defect type pattern.

이와 같은 과정을 통해 생성된 결함 유형 패턴은 제어 수단(101)의 제어 하에 상기 DB 블록(110)의 결함 유형 패턴 DB(113)에 선택적으로 저장된다.The defect type pattern generated through this process is selectively stored in the defect type pattern DB 113 of the DB block 110 under the control of the control means 101.

결함 유형 패턴이 완성되면 상기 결함 검사 수단(104)을 통해 새로 생성된 신규 웨이퍼 맵에 존재하는 결함이 상기 결함 유형 패턴과 유사한지 여부를 비교하는 매칭 과정을 수행한다. 이 때, 상기 신규 웨이퍼 맵과 결함 유형 패턴을 직접적으로 매칭하기에 어려움이 있기 때문에 상기 결함 유형 패턴을 결함이 없는 순수한 웨이퍼 맵에 조합한 기준 웨이퍼 맵을 사용하여 신규 웨이퍼 맵과 비교한다. 여기서, 상기 기준 웨이퍼 맵은 6, 8 또는 12인치 웨이퍼 등 다양한 규격을 사용할 수 있다.When the defect type pattern is completed, the defect inspection means 104 performs a matching process to compare whether or not a defect existing in the newly generated new wafer map is similar to the defect type pattern. At this time, since it is difficult to directly match the new wafer map and the defect type pattern, the new wafer map is compared with the new wafer map using a reference wafer map that combines the defect type pattern into a pure wafer map free of defects. Herein, the reference wafer map may use various standards such as 6, 8, or 12 inch wafers.

이 때, 기준 웨이퍼 맵과 신규 웨이퍼 맵의 매칭 과정은 세부적으로 상기 기준 웨이퍼 맵을 고정해 놓은 상태에서 신규 웨이퍼 맵을 수평 이동 또는 회전 또는 대칭 등의 과정을 거쳐 결함 유형이 동일한지를 파악한다. 이와 같은 기준 웨이퍼 맵과 신규 웨이퍼 맵의 매칭 과정을 통해 신규 웨이퍼 맵에 존재하는 결함이 기존의 결함 유형 패턴과 유사한지 여부를 판단할 수 있으며 만약 동일하지 않다면 해당 신규 웨이퍼 맵은 또 다른 하나의 기준 웨이퍼 맵이 되어 상기 기준 웨이퍼 맵 DB(114)에 저장된다. 여기서, 기준 웨이퍼 맵의 결함 유형 패턴과 신규 웨이퍼 맵의 결함이 일정 부분 이상 겹치면 동일한 결함으로 판단할 수 있다.At this time, the matching process between the reference wafer map and the new wafer map determines whether the defect types are the same through a process such as horizontal movement, rotation, or symmetry of the new wafer map while the reference wafer map is fixed in detail. This process of matching the reference wafer map with the new wafer map can determine whether the defects in the new wafer map are similar to the existing defect type pattern, and if not, the new wafer map is another reference. The wafer map is stored in the reference wafer map DB 114. Here, when the defect type pattern of the reference wafer map and the defect of the new wafer map overlap a predetermined portion or more, it may be determined to be the same defect.

한편, 본 발명에 따른 결함 유형 분류 방법에 사용되는 기준 웨이퍼 맵은 전술한 바와 같이 결함이 없는 순수한 웨이퍼 맵에 조합 가능한 모든 결함 유형 패턴을 적용시킨 것으로서 웨이퍼를 구성하는 소자의 종류에 무관하게 모든 종류의 웨이퍼에 대하여 그 결함의 유사 여부를 판단할 수 있다.On the other hand, the reference wafer map used in the defect type classification method according to the present invention applies all the defect type patterns that can be combined to a pure wafer map free of defects as described above, and all kinds of wafers are irrespective of the type of devices constituting the wafer. It is possible to determine whether or not the defects are similar with respect to the wafer.

본 발명에 따른 결함 유형 분류 방법 및 시스템은 다음과 같은 효과가 있다.The defect type classification method and system according to the present invention have the following effects.

복수의 웨이퍼에 대하여 결함 분석 과정을 실시하여 복수의 웨이퍼 맵을 도출하고, 도출된 각각의 웨이퍼 맵에서 발생된 결함들에 대하여 조합 등의 과정을 거쳐 상기 결함의 유형을 세분화하여 다양한 종류의 결함 유형 패턴을 생성하여 후속의 도출된 웨이퍼 맵과 매칭시키는 작업을 통하여 기 발생된 결함 유형과 동일한 지 여부를 판단할 수 있게 된다. 이에 따라, 결함 유형의 분류에 있어 신뢰성을 담보할 수 있게 된다.A defect analysis process is performed on a plurality of wafers to derive a plurality of wafer maps, and a combination of the defects generated in each of the derived wafer maps is performed to subdivide the types of the defects in various types of defects. By generating a pattern and matching it with a subsequent derived wafer map, it is possible to determine whether it is the same as a previously generated defect type. This makes it possible to ensure reliability in the classification of defect types.

또한, 본 발명에 따른 웨이퍼 맵의 매칭 작업은 웨이퍼 단위 크기별로 이루어지기 때문에 동일한 소자를 갖는 웨이퍼들뿐만 아니라 상이한 소자를 갖는 웨이퍼들에 대하여도 결함 유형 분류 작업을 적용할 수 있게 된다. In addition, since the matching operation of the wafer map according to the present invention is performed for each wafer unit size, the defect type classification operation can be applied not only to wafers having the same device but also to wafers having different devices.

Claims (6)

소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생되는 결함을 분석하는 결함 유형 분류 방법에 있어서,A defect type classification method for analyzing a defect generated on a wafer by using predetermined defect inspection means and defect classification means, 상기 결함 검사 수단을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 유무 및 결함의 위치 정보 등을 파악하여 웨이퍼 맵을 생성하는 단계;Performing a defect inspection on the entire surface of the wafer by using the defect inspection means to identify whether there is a defect and location information of the defect and generate a wafer map; 상기 결함 분류 수단을 이용하여 상기 웨이퍼 맵에 존재하는 결함을 대상으로 결함의 특성에 따라 분류하여 결함 정보를 도출하는 단계;Deriving defect information by classifying the defects present in the wafer map according to the characteristics of the defects using the defect classification means; 상기 결함 정보를 바탕으로 조합 가능한 모든 종류의 결함을 생성하여 결함 유형 패턴을 형성하는 단계;Generating a defect type pattern by generating all kinds of defects combinable based on the defect information; 상기 결함 유형 패턴과 결함이 없는 순수한 웨이퍼 맵을 조합하여 기준 웨이퍼 맵을 생성하는 단계;Combining the defect type pattern with a pure wafer map free of defects to generate a reference wafer map; 상기 기준 웨이퍼 맵과 상기 결함 검사 수단을 통해 얻어지는 신규 웨이퍼 맵을 비교하여 상기 신규 웨이퍼 맵에 존재하는 결함이 상기 기준 웨이퍼 맵의 결함 유형 패턴과 동일한지 여부를 판단하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 결함 유형 분류 방법.And comparing the reference wafer map with a new wafer map obtained through the defect inspection means to determine whether a defect present in the new wafer map is identical to a defect type pattern of the reference wafer map. Defect type classification method. 제 1 항에 있어서, 상기 결함 유형 패턴을 형성하는 단계는, The method of claim 1, wherein the forming of the defect type pattern comprises: 기능별 결함 또는 개별 결함을 서로 조합하여 결함 유형 패턴을 형성하는 것 을 특징으로 하는 결함 유형 분류 방법.A defect type classification method characterized by combining a functional defect or an individual defect with each other to form a defect type pattern. 제 1 항에 있어서, 기준 웨이퍼 맵과 신규 웨이퍼 맵을 비교하는 단계에 있어서, The method of claim 1, wherein the comparing of the reference wafer map and the new wafer map comprises: 상기 기준 웨이퍼 맵의 결함 유형 패턴과 신규 웨이퍼 맵의 결함이 일정 부분 이상 겹치면 동일한 결함으로 결정하는 것을 특징으로 하는 결함 유형 분류 방법.And a defect type pattern of the reference wafer map and a defect of the new wafer map overlap with each other by a predetermined portion or more, and determine the same defect. 제 1 항 또는 제 3 항에 있어서, 상기 기준 웨이퍼 맵과 신규 웨이퍼 맵을 비교하는 단계를 진행함에 있어서,The method of claim 1 or 3, wherein the step of comparing the reference wafer map and the new wafer map, 상기 기준 웨이퍼 맵의 결함 유형 패턴과 신규 웨이퍼 맵의 결함이 동일한 경우, 상기 신규 웨이퍼 맵을 새로운 기준 웨이퍼 맵의 하나로 추가하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 결함 유형 분류 방법.And if the defect type pattern of the reference wafer map and the defect of the new wafer map are the same, adding the new wafer map to one of the new reference wafer maps. 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생하는 결함을 분석하는 결함 유형 분류 시스템에 있어서,A defect type classification system for analyzing defects occurring on a wafer by using predetermined defect inspection means and defect classification means, 웨이퍼 맵 정보, 결함 정보, 기준 웨이퍼 맵 정보 및 결함 유형 패턴 정보를 저장하는 DB 블록;A DB block for storing wafer map information, defect information, reference wafer map information, and defect type pattern information; 상기 DB 블록과 소정의 통신 관계를 형성하며 해당 정보를 상기 DB 블록의 필요 영역에 선택적으로 저장 및 갱신하고 상기 DB 블록의 정보를 바탕으로 일련의 결함 유형 분류 과정을 진행하는 제어 수단;Control means for forming a predetermined communication relationship with the DB block, selectively storing and updating corresponding information in a required area of the DB block, and performing a series of defect type classification processes based on the information of the DB block; 상기 제어 수단의 제어 하에 상기 결함 분류 수단에 의해 분류된 결함 정보를 바탕으로 조합 가능한 모든 유형의 결함에 상응하는 결함 유형 패턴을 형성하는 결함 유형 생성 모듈;A defect type generation module for forming a defect type pattern corresponding to all types of defects combinable based on the defect information classified by the defect classification means under the control of the control means; 상기 제어 수단의 제어 하에 각각의 결함 유형 패턴과 결함이 없는 순수한 웨이퍼 맵의 조합으로 구성되는 기준 웨이퍼 맵을 상기 결함 검사 수단을 통해 새로 습득된 신규 웨이퍼 맵을 매칭하여 상기 기준 웨이퍼 맵의 결함 유형 패턴과 상기 신규 웨이퍼 맵의 결함이 동일한지 여부를 판단하는 웨이퍼 맵 매칭 모듈을 포함하여 이루어지는 것을 특징으로 하는 결함 유형 분류 시스템.Under the control of the control means, a defect type pattern of the reference wafer map by matching a new wafer map newly acquired through the defect inspection means with a reference wafer map composed of a combination of each defect type pattern and a pure wafer map free of defects. And a wafer map matching module for determining whether the defects of the new wafer map are the same. 제 5 항에 있어서, 상기 DB 블록은,The method of claim 5, wherein the DB block, 상기 결함 검사 수단을 통해 웨이퍼 상의 결함 존재 유무 및 결함의 위치 정보를 바탕으로 생성된 웨이퍼 맵을 저장하는 웨이퍼 맵 DB와, A wafer map DB for storing a wafer map generated based on the presence or absence of defects on the wafer and location information of the defects through the defect inspection means; 상기 웨이퍼 맵 DB에 저장되어 있는 웨이퍼 맵 정보를 바탕으로 상기 결함 분류 수단에 의해 결함의 특징 등에 따라 분류된 결함 정보를 저장하는 결함 정보 DB와, A defect information DB for storing defect information classified according to characteristics of a defect by the defect classification means on the basis of wafer map information stored in the wafer map DB; 상기 결함 유형 생성 모듈을 통하여 기 발생된 결함들을 조합하여 다양한 유형의 결함 유형 패턴 정보를 저장하는 결함 유형 패턴 DB와,A defect type pattern DB for storing various types of defect type pattern information by combining defects previously generated through the defect type generation module; 결함이 없는 순수한 웨이퍼 맵에 상기 결함 유형 패턴 DB에 저장되어 있는 결함 유형 패턴을 조합한 기준 웨이퍼 맵을 저장하는 기준 웨이퍼 맵 DB를 포함하여 구성되는 것을 특징으로 하는 결함 유형 분류 시스템.And a reference wafer map DB for storing a reference wafer map combining the defect type patterns stored in the defect type pattern DB on a pure wafer map free of defects.
KR1020030066571A 2003-09-25 2003-09-25 Method and system for classification of defect KR100574648B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030066571A KR100574648B1 (en) 2003-09-25 2003-09-25 Method and system for classification of defect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066571A KR100574648B1 (en) 2003-09-25 2003-09-25 Method and system for classification of defect

Publications (2)

Publication Number Publication Date
KR20050030346A KR20050030346A (en) 2005-03-30
KR100574648B1 true KR100574648B1 (en) 2006-04-27

Family

ID=37386688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066571A KR100574648B1 (en) 2003-09-25 2003-09-25 Method and system for classification of defect

Country Status (1)

Country Link
KR (1) KR100574648B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727025B2 (en) 2018-07-10 2020-07-28 Samsung Electronics Co., Ltd. System and method of analyzing a crystal defect

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792687B1 (en) * 2006-11-06 2008-01-09 삼성전자주식회사 Method and apparatus for detecting defects of patterns on a semconductor substrate
CN101334414B (en) * 2007-06-29 2011-11-30 中芯国际集成电路制造(上海)有限公司 Defect checking machine platform matching method for chip
JP5156452B2 (en) * 2008-03-27 2013-03-06 東京エレクトロン株式会社 Defect classification method, program, computer storage medium, and defect classification apparatus
KR101808819B1 (en) 2011-08-16 2017-12-13 삼성전자주식회사 Test map classification method and fabrication process condition setting method using the same
US9098893B2 (en) * 2011-12-21 2015-08-04 Applied Materials Israel, Ltd. System, method and computer program product for classification within inspection images
KR101959619B1 (en) * 2017-02-23 2019-07-02 에스케이 주식회사 Semiconductor Defect Visualization Method and System
KR102440695B1 (en) 2017-08-11 2022-09-05 삼성전자주식회사 Wafer map analyzer, Method for analyzing wafer map using the same and Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727025B2 (en) 2018-07-10 2020-07-28 Samsung Electronics Co., Ltd. System and method of analyzing a crystal defect

Also Published As

Publication number Publication date
KR20050030346A (en) 2005-03-30

Similar Documents

Publication Publication Date Title
US5917332A (en) Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
US8090190B2 (en) Method and apparatus for reviewing defects
US20160223470A1 (en) Automated Wafer Defect Inspection System and a Process of Performing Such Inspection
WO2008077100A2 (en) Systems and methods for creating inspection recipes
US10312164B2 (en) Method and system for intelligent weak pattern diagnosis, and non-transitory computer-readable storage medium
EP2212909B1 (en) Patterned wafer defect inspection system and method
US20090252403A1 (en) Method and its apparatus for reviewing defects
US20170084016A1 (en) Method and system for diagnosing a semiconductor wafer
KR100574648B1 (en) Method and system for classification of defect
TWI617816B (en) Adaptive electrical testing of wafers
US6200823B1 (en) Method for isolation of optical defect images
CN100365790C (en) Semiconductor fault signal detecting and statistic system and its method
US7106897B1 (en) Universal spatial pattern recognition system
US20100166290A1 (en) Die defect inspecting system with a die defect inspecting function and a method of using the same
CN108039326B (en) Method for setting scanning threshold value according to circuit design pattern
KR100583529B1 (en) System and method for calculating yield and managing defect
US6284553B1 (en) Location dependent automatic defect classification
KR102380099B1 (en) Range-Based Real-Time Scanning Electron Microscopy Non-Visual Wiener
US6790682B2 (en) Die bonder for die-bonding a semiconductor chip to lead frame and method of producing a semiconductor device using the die bonder
KR100583528B1 (en) System and method for managing information for defect in wafer
KR100583532B1 (en) System and method for managing defect information for several area in wafer
CN112255531A (en) Test machine matching system and matching method thereof
US6944573B2 (en) Method and apparatus for the analysis of scratches on semiconductor wafers
US6810334B2 (en) Method for inspecting wafer defects of a semiconductor device
KR102364989B1 (en) Method and system for generating LED wafer map based on row/column index

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090415

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee