KR100569537B1 - 반도체소자의 포토레지스트 패턴 형성방법 - Google Patents
반도체소자의 포토레지스트 패턴 형성방법 Download PDFInfo
- Publication number
- KR100569537B1 KR100569537B1 KR1020020087209A KR20020087209A KR100569537B1 KR 100569537 B1 KR100569537 B1 KR 100569537B1 KR 1020020087209 A KR1020020087209 A KR 1020020087209A KR 20020087209 A KR20020087209 A KR 20020087209A KR 100569537 B1 KR100569537 B1 KR 100569537B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- photoresist
- photoresist layer
- gate pattern
- exposure
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 포토레지스트 패턴 형성방법에 관한 것으로, 게이트 패턴 상단으로부터의 포토레지스트층 두께를 낮추고, 게이트 패턴 상부 포토레지스트층의 비노광영역에 2차 회절광이 투사되도록 비노광부 크기를 조절한 노광마스크를 사용하며, 노광에너지의 양을 증가시켜 노광 공정을 수행함으로써, 저장전극 콘택영역에 해당하는 게이트 패턴 사이의 포토레지스트층이 게이트 패턴의 높이 만큼만 제거되지 않도록 하여 0.1㎛ 이하의 게이트 패턴에 대한 할로 이온주입 공정을 가능하게 하는 패턴 형성방법에 관한 것이다.
Description
도 1은 종래기술에 따른 포토레지스트 패턴 형성공정을 도시하는 단면도.
도 2a 및 도 2b는 종래기술에 따른 포토레지스트 패턴 형성후의 SEM 사진.
도 3a 내지 도 3d는 본 발명에 따른 포토레지스트 패턴 형성공정을 도시하는 단면도.
도 4는 본 발명에 따른 포토레지스트 패턴 형성후의 SEM 사진.
<도면의 주요부분에 대한 부호의 설명>
10, 100 : 활성영역 12, 102 : 소자분리영역
14, 104 : 비트라인 콘택영역 16, 106 : 저장전극 콘택영역
18, 108 : 게이트 패턴 20, 110 : 포토레지스트 패턴
112 : 포토레지스트층 114 : 노광마스크
116 : 비노광부
본 발명은 반도체소자의 포토레지스트 패턴 형성방법에 관한 것으로, 더욱 상세하게는 0.10㎛ 이하의 게이트 패턴에 대한 할로 이온주입 공정을 가능하도록 하기 위하여, 비트라인 콘택영역에 해당하는 게이트 패턴 사이의 포토레지스트는 완전히 제거하고 저장전극 콘택영역에 해당하는 게이트 패턴 사이의 포토레지스트는 게이트 패턴의 높이 만큼만 제거되지 않도록 하는 노광 공정으로 형성하는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법에 관한 것이다.
현재, 0.15㎛ 이하의 초미세 반도체소자의 전기적 특성을 개선하기 위하여 할로 이온주입 공정이 시험 및 평가되어 왔다.
할로 이온주입 공정은 저장전극 콘택영역에 해당하는 게이트 패턴 사이에만 포토레지스트 패턴을 형성시켜 이온주입 배리어의 역할을 하도록 하여, 비트라인 콘택영역에 해당하는 게이트 패턴 사이에만 이온주입을 하는 것으로, 비트라인 콘택영역과 저장전극 콘택영역의 이온농도 차이를 유발시켜 리프레쉬(refresh) 특성과 같은 전기적 특성을 개선시키기 위해 수행한다.
상기 할로 이온주입 공정은 반도체소자가 초고집적화 될수록 그 필요성이 증가하고 있다. 그러나, 보통 0.10㎛ 이하의 디자인 룰(design rule)을 갖는 반도체소자에 있어서 게이트 패턴 사이의 크기는 노광 광원 파장의 1/2 보다 작기 때문에 정상적인 할로 이온주입 공정을 위한 포토레지스트 패턴 형성이 불가능하였다.
여기서, 정상적인 할로 이온주입 공정을 위한 포토레지스트 패턴이란 비트라인 콘택영역에 해당하는 게이트 패턴 사이의 포토레지스트는 완전히 제거되고 저장전극 콘택영역에 해당하는 게이트 패턴 사이의 포토레지스트는 제거되지 않음으로써, 비트라인 콘택영역에만 할로 이온주입 공정이 수행될 수 있도록 형성된 패턴을 말한다.
도 1은 종래기술에 따른 포토레지스트 패턴 형성공정을 도시하는 단면도로서, 활성영역(10) 및 소자분리영역(12)이 정의된 반도체기판 상부에 게이트 패턴(18)이 형성된 반도체소자에 있어서, 할로 이온주입 공정을 위해 비트라인 콘택영역(14)의 포토레지스트는 완전히 제거하고 저장전극 콘택영역(16)에만 포토레지스트 패턴(20)을 형성한 것을 도시한다.
이때 저장전극 콘택영역(16)에 형성된 포토레지스트 패턴(20)은 이온주입 배리어 역할을 하는 것으로, 포토레지스트 패턴(20)은 포토레지스트층(미도시)을 게이트 패턴(18)의 상단으로부터 0.7 내지 0.9㎛의 두께만큼 도포한 후 노광 및 현상 공정을 수행하여 형성시킨 것이다.
그러나, 0.10㎛ 이하의 디자인 룰을 갖는 반도체소자의 경우 게이트 패턴 사이의 크기(a)가 노광 광원 파장의 1/2 보다 작기 때문에 게이트 패턴(18) 상부의 포토레지스트층(미도시)이 제거되지 않은 상태로 포토레지스트 패턴(20)이 형성되는데, 포토레지스트 패턴(20)의 두께가 얇아 휘거나 쓰러지는 문제가 발생하였다.
또한 20 내지 40mJ/㎠의 노광에너지로 노광영역인 비트라인 콘택영역(14)을 노광한 후 현상공정을 실시하였기 때문에 비트라인 콘택영역(14) 부분의 포토레지스트층(미도시)이 완전히 제거되지 않아 정상적인 할로 이온주입 공정을 위한 포토레지스트 패턴 형성이 불가능하였다.
즉, 도 2a 및 도 2b는 종래기술에 따른 포토레지스트 패턴 형성후의 SEM 사진으로서, "A"로 표시된 부분에서 보이는 바와 같이 비트라인 콘택영역의 포토레지 스트층이 완전히 제거되지 않아 할로 이온주입 공정 적용이 불가능하고, "B"로 표시된 부분에서 보이는 바와 같이 게이트 패턴 상부의 포토레지스트층이 제거되지 않아 포토레지스트 패턴이 얇은 두께로 인해 휘고 쓰러진 것을 보여준다.
본 발명의 목적은 상기 종래기술의 문제점을 해결하기 위하여, 게이트 패턴 상단으로부터의 포토레지스트층 두께를 낮추고, 게이트 패턴 상부 포토레지스트층의 비노광영역에 2차 회절광이 투사되도록 비노광부 크기를 조절한 노광마스크를 사용하며, 노광에너지의 양을 증가시켜 노광 공정을 수행하는 것을 특징으로 하는 포토레지스트 패턴 형성방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 포토레지스트 패턴 형성방법은
(a) 활성영역 및 소자분리영역이 정의된 반도체기판 상부에 게이트 패턴을 형성하는 단계;
(b) 상기 결과물의 전체표면 상부에 포토레지스트층을 형성하되, 상기 게이트 패턴 상부로부터 소정의 두께를 갖도록 포토레지스트층을 도포하는 단계;
(c) 상기 결과물에 노광 공정을 수행하되, 게이트 패턴의 2배 이하 크기의 비노광부를 갖고, 2차 회절광이 상기 게이트 패턴 상부 포토레지스트층의 비노광영역까지 도달하도록 하는 노광마스크를 사용하여 노광하는 단계; 및
(d) 상기 결과물을 현상하여 상기 포토레지스트층의 노광영역 및 상기 게이 트 패턴 상부 포토레지스트층의 비노광영역을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 본 발명에 따른 반도체소자의 포토레지스트 패턴 형성방법에 있어서,
상기 포토레지스트층은 게이트 패턴 상단으로부터 0.3 내지 0.6㎛의 두께를 갖는 것과,
상기 게이트 패턴의 크기는 0.08 내지 0.12㎛인 것과,
상기 포토레지스트층은 화학증폭형 포토레지스트 수지로 이루어지는 것과,
상기 (c) 단계의 노광 공정은 KrF(248nm)를 노광원으로 사용하는 것과,
상기 (c) 단계의 노광 공정은 50 내지 80mJ/㎠의 노광에너지로 수행되는 것을 특징으로 한다.
한편, 본 발명의 원리는 할로 이온주입 공정시의 이온주입 에너지가 일반적인 주입공정에 적용되는 에너지보다 그 양이 작기 때문에 게이트 패턴 높이 만큼의 포토레지스트 패턴의 두께만 유지되면 충분한 주입 배리어 역할이 가능하다는 것에 착안한 것이다.
즉, 본 발명에서는 게이트 패턴 상단으로부터의 포토레지스트층 두께를 낮추고, 게이트 패턴 상부 포토레지스트층의 비노광영역에 2차 회절광이 투사되도록 비노광부 크기를 조절한 노광마스크를 사용하며, 노광에너지의 양을 증가시켜 노광 공정을 수행함으로써, 저장전극 콘택영역에 해당하는 게이트 패턴 사이의 포토레지스트층이 게이트 패턴의 높이 만큼만 제거되지 않도록 하여 0.1㎛ 이하의 반도체소자에 대한 할로 이온주입 공정을 가능하게 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 3a 내지 도 3d는 본 발명에 따른 포토레지스트 패턴 형성공정을 도시하는 단면도이다.
도 3a를 참조하면, 활성영역(100) 및 소자분리영역(102)이 정의된 반도체기판 상부에 패턴 사이의 크기가 a가 되도록 게이트 패턴(108)을 형성한다.
도 3b를 참조하면, 상기 결과물의 전체표면 상부에 포토레지스트층(112)을 형성하되, 상기 게이트 패턴(108) 상부로부터 t의 두께를 갖도록 KrF용 화학증폭형 포토레지스트 수지를 도포한다. 이때, 상기 t는 0.3 내지 0.6㎛이다.
도 3c를 참조하면, 크기가 c인 게이트 패턴(108)의 2배 이하 크기(b)의 비노광부(116)를 갖고, 2차 회절광이 상기 게이트 패턴(108)으로부터 t의 두께를 갖는 포토레지스트층(112)의 비노광영역까지 도달하도록 하는 노광마스크(114)를 사용하여 상기 결과물에 노광 공정을 수행한다. 이때, 상기 c는 0.08 내지 0.12㎛이고, 상기 포토레지스트층(112)의 비노광영역 크기는 b'이며, 일반적으로 b=b'이다.
상기 노광 공정은 KrF(248nm)를 노광원으로 사용하여 50 내지 80mJ/㎠의 노광에너지로 수행하는 것이 바람직하다.
상기 양의 노광에너지는 비트라인 콘택영역(104)의 포토레지스트층(112)은 완전히 제거하고, 저장전극 콘택영역(106)의 경우 게이트 패턴(108) 상부의 포토레지스트층(112)만 반응하도록 하는 양이다.
도 3d를 참조하면, 상기 결과물을 현상하여 포토레지스트층(112)의 노광영역 및 노광마스크에 의해 2차 회절광이 도달함으로써 노광된 게이트 패턴(108) 상부 포토레지스트층(112)의 비노광영역을 제거한다.
그 결과, 저장전극 콘택영역(106)에만 포토레지스트 패턴(110)이 형성되기 때문에, 이 포토레지스트 패턴(110)이 이온주입 배리어 역할을 하게 되어, 할로 이온주입 영역인 비트라인 콘택영역(104)에 이온주입 공정을 수행할 수 있게 된다.
도 4는 본 발명에 따른 포토레지스트 패턴 형성후의 SEM 사진으로, "C"로 표시된 부분에서 보이는 바와 같이 저장전극 콘택영역의 경우 포토레지스트 패턴으로 채워져 있고, "D"로 표시된 부분에서 보이는 바와 같이 비트라인 콘택영역의 경우 포토레지스트 패턴이 완전히 제거되었음을 보여준다.
이상에서 설명한 바와 같이, 본 발명에서는 게이트 패턴 상단으로부터의 포토레지스트층 두께를 0.3 내지 0.6㎛로 낮추고, 게이트 패턴 상부 포토레지스트층의 비노광영역에 2차 회절광이 투사되도록 비노광부 크기를 조절한 노광마스크를 사용하며, 노광에너지의 양을 50 내지 80mJ/㎠로 증가시켜 노광 공정을 수행함으로써, 저장전극 콘택영역에 해당하는 게이트 패턴 사이의 포토레지스트가 게이트 패턴의 높이 만큼만 제거되지 않도록 하여 0.1㎛ 이하의 게이트 패턴에 대한 할로 이온주입 공정을 가능하게 한다.
Claims (6)
- (a) 활성영역 및 소자분리영역이 정의된 반도체기판 상부에 게이트 패턴을 형성하는 단계;(b) 상기 결과물의 전체표면 상부에 포토레지스트층을 형성하되, 상기 게이트 패턴 상부로부터 소정의 두께를 갖도록 포토레지스트층을 도포하는 단계;(c) 상기 결과물에 노광 공정을 수행하되, 게이트 패턴의 2배 이하 크기의 비노광부를 갖고, 2차 회절광이 상기 게이트 패턴 상부 포토레지스트층의 비노광영역까지 도달하도록 하는 노광마스크를 사용하여 노광하는 단계; 및(d) 상기 결과물을 현상하여 상기 포토레지스트층의 노광영역 및 상기 게이트 패턴 상부 포토레지스트층의 비노광영역을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
- 제 1 항에 있어서,상기 포토레지스트층은 게이트 패턴 상단으로부터 0.3 내지 0.6㎛의 두께를 갖는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
- 제 1 항에 있어서,상기 게이트 패턴의 크기는 0.08 내지 0.12㎛인 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
- 제 1 항에 있어서,상기 포토레지스트층은 화학증폭형 포토레지스트 수지로 이루어지는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
- 제 1 항에 있어서,상기 (c) 단계의 노광 공정은 KrF(248nm)를 노광원으로 사용하는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
- 제 1 항에 있어서,상기 (c) 단계의 노광 공정은 50 내지 80mJ/㎠의 노광에너지로 수행되는 것을 특징으로 하는 반도체소자의 포토레지스트 패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020087209A KR100569537B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 포토레지스트 패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020087209A KR100569537B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 포토레지스트 패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040060418A KR20040060418A (ko) | 2004-07-06 |
KR100569537B1 true KR100569537B1 (ko) | 2006-04-10 |
Family
ID=37352323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020087209A KR100569537B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 포토레지스트 패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100569537B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100702129B1 (ko) * | 2005-09-27 | 2007-03-30 | 주식회사 하이닉스반도체 | 셀 할로 이온주입용 마스크막패턴 및 이를 이용한 셀 할로이온주입방법 |
-
2002
- 2002-12-30 KR KR1020020087209A patent/KR100569537B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20040060418A (ko) | 2004-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040102048A1 (en) | Method for manufacturing semiconductor device | |
KR19990049318A (ko) | 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의콘택구조 및 그 제조 방법 | |
US6544903B2 (en) | Resist pattern forming method and semiconductor device manufacturing method | |
KR950024275A (ko) | 미세 레지스트 패턴형성방법 | |
KR100569537B1 (ko) | 반도체소자의 포토레지스트 패턴 형성방법 | |
JP2010156819A (ja) | 半導体装置の製造方法 | |
JP2009139695A (ja) | 半導体装置の製造方法 | |
US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns | |
KR100602129B1 (ko) | 다단계 노광공정을 이용한 패턴 형성 방법 | |
KR100516747B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
KR100781861B1 (ko) | 반도체 소자의 제조 방법 | |
KR100545185B1 (ko) | 미세 콘택홀 형성 방법 | |
JP2011171497A (ja) | マスクの製造方法 | |
KR100596859B1 (ko) | 반도체 소자의 미세패턴 형성 방법 | |
KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
KR20070071437A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
KR100209366B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
JPH06349728A (ja) | レジストパターンの形成方法 | |
JPH0562894A (ja) | 微細パターン形成方法 | |
KR0137618B1 (ko) | 포토레지스트 패턴 형성방법 | |
JP2005175259A (ja) | パターン形成方法、マスクおよび露光装置 | |
KR100197654B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR20000042882A (ko) | 레지스트 패턴 형성방법 | |
JPS6224941B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |