KR100568542B1 - 자기 램 소자의 기록방법 - Google Patents

자기 램 소자의 기록방법 Download PDF

Info

Publication number
KR100568542B1
KR100568542B1 KR1020040065609A KR20040065609A KR100568542B1 KR 100568542 B1 KR100568542 B1 KR 100568542B1 KR 1020040065609 A KR1020040065609 A KR 1020040065609A KR 20040065609 A KR20040065609 A KR 20040065609A KR 100568542 B1 KR100568542 B1 KR 100568542B1
Authority
KR
South Korea
Prior art keywords
line
pulse
magnetic tunnel
time
turned
Prior art date
Application number
KR1020040065609A
Other languages
English (en)
Other versions
KR20060017095A (ko
Inventor
김현조
이장은
오세충
배준수
하영기
남경태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040065609A priority Critical patent/KR100568542B1/ko
Priority to US11/097,495 priority patent/US7218556B2/en
Publication of KR20060017095A publication Critical patent/KR20060017095A/ko
Application granted granted Critical
Publication of KR100568542B1 publication Critical patent/KR100568542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

자기 램 소자의 기록방법을 제공한다. 이 기록방법은 반도체기판 상에 배치된 디지트라인, 상기 디지트라인 상을 가로지르는 비트라인, 및 상기 디지트라인과 상기 비트라인 사이에 개재되는 자기터널접합체를 준비하는 단계를 구비한다. 상기 자기터널접합체는 차례로 적층된 고정층, 터널링 절연층 및 합성 반강자성 자유층을 갖는다. 상기 자기터널접합체의 초기 자화 상태를 판독하고, 상기 초기 자화 상태와 원하는 자화 상태를 비교한다. 상기 초기 자화 상태와 상기 원하는 자화 상태가 상이한 경우에, 상기 디지트라인 또는 상기 비트라인 중 선택된 하나에 제 1 기록라인펄스를 인가하고, 상기 디지트라인 또는 상기 비트라인 중 선택된 다른 하나에 제 2 기록라인펄스를 인가하여 상기 자기터널접합체의 자화 상태를 변환한다. 상기 자기터널접합체는 상기 제 2 기록라인펄스가 인가되는 라인과 0 도 보다 같거나 크고 90 도 보다 작은 각도로 배치할 수 있다.

Description

자기 램 소자의 기록방법{Method of writing to MRAM devices}
도 1은 종래기술에 따른 자기 램 소자의 스위칭 특성도이다.
도 2는 종래기술에 따른 자기 램 소자의 기록동작 시 인가되는 전류파형도이다.
도 3은 종래기술 상의 문제점을 설명하기위한 자기 램 소자의 일부영역을 나타내는 부분평면도이다.
도 4는 본 발명의 실시 예들에 따른 자기 램 소자를 설명하기 위한 평면도이다.
도 5는 도 4의 절단선 Ⅰ-Ⅰ'에 따라 취해진 단면도이다.
도 6은 본 발명의 실시 예들에 따른 자기 램 소자의 기록동작 시 인가되는 전류파형도이다.
도 7은 도 6의 전류파형도에 따른 전류파형 인가단계별 합성자기장의 방향을 보여주는 응답특성도이다.
도 8 내지 도 11 은 본 발명의 실시 예들에 따른 자기 램 소자의 기록동작 시 자화방향 변환과정을 보여주는 응답특성도이다.
본 발명은 반도체 메모리에 관한 것으로, 특히 자기 램 소자의 기록방법에 관한 것이다.
비휘발성 기억소자인 자기 램(magnetic random access memory; MRAM)은, 전기도체의 저항이 주변 자기장에 따라 변화하는 자기저항효과(magneto resistance effect)를 이용해 정보를 저장하는 방식으로, 단일 트랜지스터 위에 자기터널접합체(magnetic tunnel junction; MTJ)로 구성된 복수개의 자기 램 셀들을 포함한다.
상기 자기터널접합체(magnetic tunnel junction; MTJ)는 외부에서 전기신호를 인가해 주었을 때 전자가, 두층의 강자성박막 사이에 끼워져 있는 매우 얇은 절연층을 통해, 터널링(tunneling)을 일으킬 수 있는 샌드위치 형태의 다층박막으로 되어있다. 상부 자성박막은 자유층(free layer)이라고 불리며 하부 자성박막은 고정층(pinned layer)이라고 한다.
상기 자유층 및 고정층 내의 자화방향들이 서로 평행하도록 배열된 경우에, 상기 자기 터널 접합을 통하여 흐르는 터널링 전류는 최대값을 보인다. 즉, 터널링 저항은 가장 낮게 된다. 이에 반하여, 상기 자유층 및 고정층 내의 자화방향들이 서로 반 평행하도록 배열된 경우에, 상기 자기 터널 접합을 통하여 흐르는 터널링 전류는 최소값을 보인다. 즉, 터널링 저항은 가장 높게 된다.
기존의 메모리가 정보를 저장하는데 있어서 전하를 이용하는 것과 달리, 자기 램은 자화(magnetization)를 이용한다. 즉, 0 과 1로 구성되는 디지털데이터는 상기 두 자성박막 의 자화방향이 서로 평행한 저항이 낮은 상태와 서로 반 평행한 저항이 높은 상태를 구분하여 저장된다.
상기 고정층에는 피닝층(pinning layer)이라고 불리는 반강자성층(anti-ferromagnetic layer)이 부설된다. 상기 피닝층은 상기 고정층의 자화방향을 고정해주는 역할을 한다. 즉, 상기 피닝층에 부착된 상기 고정층은 커다란 스위칭 필드를 가지며, 상기 고정층의 자화방향은 인가된 자계가 상기 스위칭 필드보다 작을 때 항상 동일한 방향으로 고정된다. 따라서 상기 자기 램 셀의 데이터는 상기 자유층 내의 자화방향에 따라서 결정될 수 있다. 상기 자유층의 자화방향은 주변에 자기장을 인가하여 변환시킬 수 있다. 상기 자유층의 자화방향을 원하는 형태로 변환하기 위하여, 상기 자기터널접합체 위/아래에 서로 수직방향으로 비트라인(bit line) 과 디지트라인(digit line) 이라는 도전층들을 형성한 뒤 각각의 도전층들에 전류를 흘려 이들로부터 발생하는 자기장을 이용한다.
이때, 데이터를 저장하기 위하여 선택된 자기터널접합체의 자화방향을 변환함에 있어서, 선택되지 않은 자기터널접합체의 자화방향은 변화가 없어야한다. 그러나 제한된 공간속에 집적도를 높이려면 상기 자기터널접합체의 크기뿐만 아니라 상기 자기터널접합체 간의 간격 또한 축소하여야 한다. 상기 자기터널접합체 간의 간격 축소에 따라, 선택된 자기터널접합체의 자화방향 변환을 위하여 발생시킨 자기장이 인접한 선택되지 않은 자기터널접합체에 미치는 영향은 점점 커진다. 이것이 인접한 자기터널접합체의 자화방향을 반전시켜버릴 정도로 커지면, 이미 정상적인 데이터 저장 동작이 불가능해 진다.
상술한 문제점들을 해결하기 위하여 토글 스위칭(toggle switching) 이라는 새로운 기록(writing) 방법이 제안된바 있다. 상기 토글 스위칭을 채택하는 자기 램 셀의 기록방법이 미국특허 제6,545,906 B1호에 "고집적 자기 램 소자의 기록방법(Method of writing to scalable magnetoresistance random access memory element)"이라는 제목으로 사브첸코(Savtchenko) 등에 의해 개시된바 있다.
상기 미국특허 제6,545,906 B1호에 따르면, 반도체기판의 소정영역 상에 디지트라인(digit line)이 배치된다. 상기 디지트라인 상에는, 상기 디지트라인을 가로지르는, 워드라인(word line)이 배치된다. 여기서, 상기 워드라인(word line)은 상기 비트라인(bit line)과 실질적으로 같은 의미이다. 상기 디지트라인과 상기 워드라인 사이의 교차점에 45 도 기울어진 방향으로 자기터널접합체가 개재된다. 상기 자기터널접합체는 차례로 적층된 제 2 자성영역(second magnetic region), 터널장벽층(tunneling barrier) 및 제 1 자성영역(first magnetic region)을 포함한다. 상기 제 1 자성영역 및 상기 제 2 자성영역은 각각 합성반강자성(synthetic anti-ferromagnetic; SAF)구조를 포함한다. 상기 합성반강자성 구조는 상하에 배치된 강자성층(ferromagnetic layer)들과 상기 강자성층들 사이에 개재된 반강자성 결합 스페이서층(anti-ferromagnetic coupling spacer layer)으로 구성된다.
도 1은 상기 미국특허 제6,545,906 B1호에 따라 제작된 자기 램 소자의 스위칭 특성도이다.
도 1을 참조하면, 가로축은 상기 워드라인에 유기되는 자기장(HW)을 뜻하며, 단위는 자기 저항의 단위인 에르스텟(oersted; Oe)이고, 상기 워드라인 전류의 크 기에 비례하는 값이다. 세로축은 상기 디지트라인에 유기되는 자기장(HD)을 뜻하며, 단위는 자기 저항의 단위인 에르스텟(oersted; Oe)이고, 상기 디지트라인 전류의 크기에 비례하는 값이다.
상기 스위칭 특성도 에는 3가지 영역, 즉, 스위칭 불가(no switching) 영역(2), 다이렉트 스위칭(direct switching) 영역(5) 및 토글 스위칭(toggle switching) 영역(7)이 존재한다. 상기 토글 스위칭 영역(7)은 도시된 바와 같이 넓은 스위칭 영역을 갖는다.
도 2는 상기 미국특허 제6,545,906 B1호에 따라 제작된 자기 램 소자의 기록동작 시 인가되는 전류파형도이다.
도 2를 참조하면, 상기 전류파형도 에서 가로축은 시간의 경과를 의미한다. 즉, 기록(writing) 동작이 수행되는 시간 t0 내지 시간 t4 동안, 워드라인(11)에 워드라인 양 전류 펄스(positive current pulse; IW)가 시간 t1 내지 시간 t3 동안 인가되고, 디지트라인(12)에 디지트라인 양 전류 펄스(positive current pulse; ID)가 시간 t2 내지 시간 t4 동안 인가됨을 의미한다.
상기 토글 스위칭 영역(7)을 이용하여 기록(writing)하는 방법은, 먼저 상기 자기터널접합체의 초기상태를 판독(read)하는 것으로부터 시작한다. 예를 들어, 상기 자기터널접합체의 초기상태가 '1'로 판독된 경우, 상기 워드라인(11)에 상기 워드라인 양 전류 펄스(IW)를 시간 t1 내지 시간 t3 동안 인가하고, 상기 디지트라인 (12)에 상기 디지트라인 양 전류 펄스(ID)를 시간 t2 내지 시간 t4 동안 인가하면 상기 자기터널접합체의 자화방향은 변환되어 '0'상태로 기록된다. 이어서, 상기 워드라인(11)에 상기 워드라인 양 전류 펄스(IW)를 시간 t1 내지 시간 t3 동안 다시 한번 인가하고, 상기 디지트라인(12)에 상기 디지트라인 양 전류 펄스(ID)를 시간 t2 내지 시간 t4 동안 다시 한번 인가하면 상기 자기터널접합체의 자화방향은 다시 변환되어 '1'상태로 기록된다. 여기서, 상기 워드라인 양 전류 펄스(IW) 및 상기 디지트라인 양 전류 펄스(ID)는 도시된 바와 같이 시차를 두고 인가되나 서로 중첩된 영역을 갖는 시퀀스(sequence)로 구성된다. 또한 상기 전류 펄스의 크기는 상기 토글 스위칭 영역(7)에 상응하는 값으로 한다.
도 3은 상기 토글 스위칭(toggle switching)을 사용하는 종래기술 상의 문제점을 설명하기위한 자기 램 소자의 일부영역을 보여주는 부분평면도이다.
도 3을 참조하면, 상기 토글 스위칭을 사용하는 자기 램 소자는, 반도체기판의 소정영역 상에 디지트라인들(DL)이 배치되고, 상기 디지트라인들(DL) 상에 상기 디지트라인들(DL)을 가로지르는 워드라인들(WL)이 배치된다. 상기 디지트라인들(DL)과 상기 워드라인들(WL) 사이의 교차점들에 45 도 기울어진 방향으로 자기터널접합체들(16)이 개재된다. 상기 자기터널접합체들(16)은 각각 하부전극(14)을 갖는다.
일반적으로, 상기 자기터널접합체(16)는 자화용이축 과 자화곤란축을 갖는 다. 상기 자기터널접합체(16)의 기하학적 최대길이 방향으로 상기 자화용이축이 형성되고, 상기 자화용이축과 직교하는 방향으로 상기 자화곤란축이 형성된다. 따라서 상기 자기터널접합체(16)의 기하학적 형상을 타원형 또는 직사각형으로 제작하거나 자기장을 가하며 열처리를 진행함으로써 상기 자화용이축의 방향을 조절한다.
상기 토글 스위칭을 사용하려면, 상기 자기터널접합체(16)의 상기 자화용이축은 상기 디지트라인(DL) 또는 상기 워드라인(WL)에 45 도 기울어진 방향으로 배치하여야 한다. 여기서, 상기 디지트라인(DL) 및 상기 워드라인(WL)은 서로 직교 배치되어야 하고, 상기 자기터널접합체(16)는 상기 직교배치 된 교차점에 45 도 기울어진 방향으로 배치되어야 하므로, 제한된 면적에 많은 수의 상기 자기터널접합체들(16)을 배치하는 것이 곤란해진다. 즉, 상기 자기 램 소자의 고집적화에 효율적이지 못하다.
본 발명이 이루고자 하는 기술적 과제는 자기터널접합체의 배치 허용각도를 자유롭게 할 수 있는 자기 램 소자의 기록방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 자기 램 소자의 기록방법을 제공한다. 상기 자기 램 소자의 기록방법은 반도체기판 상에 배치된 디지트라인, 상기 디지트라인 상을 가로지르는 비트라인, 및 상기 디지트라인과 상기 비트라인 사이에 개재되는 자기터널접합체를 준비하는 것을 포함한다. 상기 자기터널접합체는 차례로 적층된 고정층, 터널링 절연층 및 합성 반강자성 자유층을 구비한다. 또 한, 상기 합성 반강자성 자유층은 교환스페이서층에 의하여 분리된 하부자유층 및 상부자유층을 갖는다. 상기 디지트라인 또는 상기 비트라인 중 선택된 하나에 제 1 기록라인펄스를 인가하고, 상기 디지트라인 또는 상기 비트라인 중 선택된 다른 하나에 제 2 기록라인펄스를 인가하여 상기 자기터널접합체의 자화 상태를 변환한다. 상기 제 1 기록라인펄스는 시간 t2 에서 제 1 양 전류펄스가 턴온(turn-on) 되어 시간 t5 에서 상기 제 1 양 전류펄스가 턴오프(turn-off) 되고, 상기 제 2 기록라인펄스는 시간 t1 에서 제 2 양 전류펄스가 턴온(turn-on) 되어 시간 t3 에서 상기 제 2 양 전류펄스가 턴오프(turn-off) 된 후 시간 t4 에서 제 2 음 전류펄스가 턴온(turn-on) 되어 시간 t6 에서 상기 제 2 음 전류펄스가 턴오프(turn-off) 된다.
상기 제 1 및 제 2 기록라인펄스들이 턴온(turn-on) 되고 턴오프(turn-off) 되는 시간은 t1＜t2＜t3≤t4＜t5＜t6 의 관계를 가질 수 있으며, 상기 시간 t3 = 시간 t4 의 관계를 가질 수도 있다.
상기 제 1 기록라인펄스 및 상기 제 2 기록라인펄스를 인가하기 전에, 상기 자기터널접합체의 초기 자화 상태를 판독하고, 상기 초기 자화 상태와 원하는 자화 상태를 비교하는 단계를 더 포함할 수 있다. 상기 초기 자화 상태와 상기 원하는 자화 상태가 일치하는 경우, 상기 제 1 기록라인펄스 및 상기 제 2 기록라인펄스는 인가하지 않을 수도 있다. 이와 반대로, 상기 초기 자화 상태와 원하는 자화 상태가 서로 다른 경우, 상기 제 1 기록라인펄스 및 상기 제 2 기록라인펄스를 인가하 여 상기 자기터널접합체의 자화 상태를 변환할 수 있다.
상기 t6에 있어서, 상기 자기터널접합체의 자화 상태는 상기 초기 자화 상태와 반대로 변환될 수 있다.
상기 디지트라인 및 상기 비트라인은 서로 직교하도록 배치할 수 있다. 상기 디지트라인에 상기 제 1 기록라인펄스를 인가하고, 상기 비트라인에 상기 제 2 기록라인펄스를 인가할 수 있다. 이와 반대로, 상기 비트라인에 상기 제 1 기록라인펄스를 인가하고, 상기 디지트라인에 상기 제 2 기록라인펄스를 인가할 수도 있다.
또한, 상기 자기터널접합체는 상기 제 2 기록라인펄스가 인가되는 라인과 0 도 보다 같거나 크고 90 도 보다 작은 각도로 배치할 수 있다. 예를 들면, 상기 제 1 기록라인펄스가 인가되는 라인이 상기 디지트라인이고 상기 제 2 기록라인펄스가 인가되는 라인이 상기 비트라인인 경우, 상기 자기터널접합체는 상기 비트라인과 평행하게 배치하거나 0 도 보다 크고 90 도 보다 작은 각도로 배치할 수 있다.
상기 고정층, 상기 하부자유층 및 상기 상부자유층은 강자성층들(ferromagnetic layers)일수 있다. 상기 강자성층들(ferromagnetic layers)은 코발트(Co), 철(Fe) 및 니켈(Ni)로 이루어진 일군에서 선택된 하나의 물질막이거나 적어도 두개의 물질을 포함하여 구성된 합금막일 수 있다.
상기 교환스페이서층은 루테늄(Ru), 로듐(Rh), 이리듐(Ir), 크롬(Cr), 구리(Cu) 및 레늄(Re)으로 이루어진 일군에서 선택된 하나의 물질막일 수 있다.
상기 자기 램 소자의 다른 기록방법은 반도체기판 상에 배치된 디지트라인, 상기 디지트라인 상을 가로지르는 비트라인, 및 상기 디지트라인과 상기 비트라인 사이에 개재되는 자기터널접합체를 준비하는 것을 포함한다. 상기 자기터널접합체는 차례로 적층된 고정층, 터널링 절연층 및 합성 반강자성 자유층을 구비한다. 또한, 상기 합성 반강자성 자유층은 교환스페이서층에 의하여 분리된 하부자유층 및 상부자유층을 갖는다. 상기 자기터널접합체의 초기 자화 상태를 판독하고, 상기 초기 자화 상태와 원하는 자화 상태를 비교한다. 상기 초기 자화 상태와 상기 원하는 자화 상태가 상이한 경우에, 상기 디지트라인 또는 상기 비트라인 중 선택된 하나에 제 1 기록라인펄스를 인가하고, 상기 디지트라인 또는 상기 비트라인 중 선택된 다른 하나에 제 2 기록라인펄스를 인가하여 상기 자기터널접합체의 자화 상태를 변환한다. 상기 제 1 기록라인펄스는 시간 t2 에서 제 1 양 전류펄스가 턴온(turn-on) 되어 시간 t5 에서 상기 제 1 양 전류펄스가 턴오프(turn-off) 되고, 상기 제 2 기록라인펄스는 시간 t1 에서 제 2 양 전류펄스가 턴온(turn-on) 되어 시간 t3 에서 상기 제 2 양 전류펄스가 턴오프(turn-off) 된 후 시간 t4 에서 제 2 음 전류펄스가 턴온(turn-on) 되어 시간 t6 에서 상기 제 2 음 전류펄스가 턴오프(turn-off) 된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전 달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 4는 본 발명의 실시 예들에 따른 자기 램 소자를 설명하기 위한 평면도이고, 도 5는 도 4의 절단선 Ⅰ-Ⅰ'에 따라 취해진 단면도이다.
도 4 및 도 5를 참조하면, 하부회로들(도시하지 않음)을 포함하는 반도체기판(21)의 소정영역에 디지트라인들(DL)이 배치된다. 상기 디지트라인들(DL)의 하부면(bottom surface) 및 측벽들은 제 1 자화집속층 패턴(22)에 의해 둘러싸여질 수 있다. 상기 디지트라인들(DL)은 구리층 또는 알루미늄층과 같은 도전층일 수 있다. 상기 제 1 자화집속층 패턴(22)은 코발트(Co), 코발트철(CoFe) 또는 니켈철(NiFe)과 같은 강자성층(ferromagnetic layer)인 것이 바람직하다. 상기 제 1 자화집속층 패턴(22)은 상기 디지트라인들(DL)을 통하여 흐르는 전류에 의해 생성되는 자속(magnetic flux)을 집속시키는 역할을 한다.
상기 디지트라인들(DL) 상부에 하부전극들(31)이 배치된다. 상기 하부전극들(31)은 상기 디지트라인들(DL)로부터 절연된다. 즉, 상기 하부전극들(31) 및 상기 디지트라인들(DL) 사이에는 층간절연막(24)이 개재된다. 상기 하부전극들(31)은 상기 층간절연막(24)을 관통하는 콘택홀(도시하지 않음)을 통하여 하부회로에 전기적으로 접속된다.
상기 디지트라인들(DL) 및 상기 하부전극들(31) 상부에 상기 디지트라인들(DL)을 가로지르는 방향으로 비트라인들(BL)이 배치된다. 상기 비트라인들(BL)의 상부면 및 측벽들은 제 2 자화집속층 패턴(51)에 의해 둘러싸여진다. 상기 비트라인들(BL)은 구리층 또는 알루미늄층과 같은 도전층일 수 있다. 상기 제 2 자화집속층 패턴(51)은 코발트(Co), 코발트철(CoFe) 또는 니켈철(NiFe)과 같은 강자성층(ferromagnetic layer)인 것이 바람직하다. 상기 제 2 자화집속층 패턴(51)은 상기 비트라인들(BL)을 통하여 흐르는 전류에 의해 생성되는 자속(magnetic flux)을 집속시키는 역할을 한다. 상기 비트라인(BL) 및 상기 디지트라인(DL)은 서로 직교하도록 배치할 수 있다.
상기 비트라인들(BL)과 상기 디지트라인들(DL) 사이의 교차점들에 자기터널접합체들(50)이 각각 하나씩 배치된다. 상기 자기터널접합체(50)는 차례로 적층된 피닝층(pinning layer; 32), 고정층(pinned layer; 37), 터널링 절연층(39), 합성 반강자성 자유층(synthetic anti-ferromagnetic free layer; SAF free layer; 47) 및 상부전극(49)을 포함하는 적층 구조체이다. 상기 자기터널접합체(50)의 상부전극(49)은 상기 비트라인(BL)과 연결될 수 있으며, 상기 자기터널접합체(50)의 최하층인 상기 피닝층(32)은 상기 하부전극(31)의 상부면에 접속될 수 있다. 즉, 상기 하부전극(31)과 상기 비트라인(BL)은 상기 자기터널접합체(50)를 통하여 전기적으로 접속되는 구조를 이룰 수 있다.
상기 피닝층(32)은 반강자성층(anti-ferromagnetic layer)이고, 상기 고정층(37)은 강자성층(ferromagnetic layer)으로 구성된다. 상기 피닝층(32)은 상기 고 정층(37)의 자화방향(61)을 고정해주는 역할을 한다. 즉, 상기 피닝층(32)에 부착된 상기 고정층(37)은 커다란 스위칭 필드를 가지며, 상기 고정층(37)의 자화방향(61)은 인가된 자계가 상기 스위칭 필드보다 작을 때 항상 동일한 방향으로 고정된다. 상기 고정층(37)은 하나의 강자성층(ferromagnetic layer)으로 이루어진 구조를 가질 수 있으며, 또한, 3층으로 이루어진 합성 반강자성(synthetic anti-ferromagnetic; SAF) 구조를 가질 수도 있다. 상기 합성 반강자성(SAF) 구조는 교환스페이서층(exchange spacer layer)에 의하여 분리된 하부고정층 및 상부고정층을 포함한다. 상기 하부고정층 및 상기 상부고정층은 강자성층(ferromagnetic layer)으로 구성된다. 상기 교환스페이서층은 루테늄(Ru)막일 수 있다. 상기 합성 반강자성(SAF) 구조는, 상기 교환스페이서층의 영향으로 인하여, 상기 하부고정층 및 상기 상부고정층의 자화방향이 반 평행 정렬되는 특성을 갖는다. 즉, 상기 피닝층(32)에 부착되는 상기 하부고정층에 초기 자화방향이 인가되면, 상기 상부고정층의 자화방향은 반 평행 정렬되어 고정된다.
상기 터널링 절연층(39)은 알루미늄산화막과 같은 절연층일 수 있다. 상기 자기 램 소자의 판독 전류는 상기 터널링 절연층(39)을 통하여 흐른다. 상기 터널링 절연층(39)을 통하여 흐르는 판독 전류의 양은 상기 터널링 절연층(39)의 두께와 상관관계가 크다. 그러므로 상기 터널링 절연층(39)은 균일한 두께를 갖는 것이 바람직하다.
상기 합성 반강자성 자유층(SAF free layer; 47)은 교환스페이서층(exchange spacer layer; 45)에 의하여 분리된 하부자유층(44) 및 상부자유층(46)을 포함한 다. 상기 하부자유층(44) 및 상기 상부자유층(46)은 강자성층(ferromagnetic layer)으로 구성된다. 상기 교환스페이서층(45)은 루테늄(Ru), 로듐(Rh), 이리듐(Ir), 크롬(Cr), 구리(Cu) 및 레늄(Re)으로 이루어진 일군에서 선택된 하나의 물질막일 수 있다. 상기 합성 반강자성 자유층(SAF free layer; 47)은, 상기 교환스페이서층(45)의 영향으로 인하여, 상기 하부자유층(44) 및 상기 상부자유층(46)의 자화방향들(62, 63)이 반 평행 정렬되는 특성을 갖는다. 또한, 상기 합성 반강자성 자유층(SAF free layer; 47)의 자화방향들(62, 63)은 상기 비트라인(BL) 및 상기 디지트라인(DL)에서 발생하는 자기장에 의하여 변환될 수 있다.
상기 강자성층들(ferromagnetic layers; 37, 44, 46)은 코발트(Co), 철(Fe) 및 니켈(Ni)로 이루어진 일군에서 선택된 하나의 물질막이거나 적어도 두개의 물질을 포함하여 구성된 합금막일 수 있다.
한편, 상기 자기터널접합체(50)는 자화용이축과 자화곤란축을 갖는다. 상기 자기터널접합체(50)의 기하학적 최대길이 방향으로 상기 자화용이축이 형성되고, 상기 자화용이축과 직교하는 방향으로 상기 자화곤란축이 형성된다. 따라서 상기 자기터널접합체(50)의 상기 자화용이축을 원하는 방향으로 배치하기 위하여, 상기 자기터널접합체(50)의 기하학적 형상을 평면적으로 보여 질 때 타원형, 직사각형, 말굽 형, 십자형, 또는 방패 형으로 구성할 수 있다. 상기 자기터널접합체(50) 내부의 자화방향들(61, 62, 63)은 외부로부터 자기장이 인가되지 않는 상태에서 상기 자화용이축을 따라 평행 또는 반 평행하게 자기정렬(self-align) 되는 특성을 갖는다.
상기 자기 램 셀이 기록(writing) 모드 하에서 동작할 때, 상기 비트라인(BL) 및 상기 디지트라인(DL)을 통하여 기록 전류가 흘러서 상기 합성 반강자성 자유층(SAF free layer; 47)을 자화시킨다. 구체적으로, 상기 기록 동작 동안 상기 합성 반강자성 자유층(47) 내에서 강요되는 자화방향(62, 63)은 상기 비트라인(BL) 및 상기 디지트라인(DL)을 흐르는 상기 기록 전류의 방향에 의해 결정되고 상기 고정층(37) 내에서 유지되는 자화방향(61)에 평행하거나 반 평행할 것이다. 그런데 상기 합성 반강자성 자유층(47)은, 상기 교환스페이서층(45)의 영향으로 인하여, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)이 반 평행 정렬되는 특성을 갖는다. 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)이 서로 반 평행 정렬되고, 상기 하부자유층(44) 내의 자화방향(62)이 상기 고정층(37) 내에서 유지되는 자화방향(61)에 평행한 방향으로 배열되면, 상기 자기터널접합체(50)는 감소된 자기 저항 값을 보일 것이다. 이와 반대로, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)이 서로 반 평행 정렬되고, 상기 하부자유층(44) 내의 자화방향(62)이 상기 고정층(37) 내에서 유지되는 자화방향(61)에 반 평행한 방향으로 배열되면, 상기 자기터널접합체(50)는 증가된 자기 저항 값을 보일 것이다.
도 6은 본 발명의 실시 예들에 따른 자기 램 소자의 기록동작 시 인가되는 전류파형도이고, 도 7은 도 6의 상기 전류파형도에 따른 전류파형 인가단계별 합성자기장의 방향을 보여주는 응답특성도이다.
도 6 및 도 7을 참조하면, 본 발명의 실시 예들에 따른 자기 램 소자의 기록 동작에는 토글 스위칭(toggle switching) 방법을 사용한다. 상기 토글 스위칭 방법은 상기 비트라인(BL) 또는 상기 디지트라인(DL) 중 선택된 하나의 라인에 제 1 기록라인펄스(Φ1)를 인가하고, 상기 비트라인(BL) 또는 상기 디지트라인(DL) 중 선택된 다른 하나의 라인에 제 2 기록라인펄스(Φ2)를 인가하는 것을 포함한다. 상기 선택된 하나의 라인이 상기 비트라인(BL)인 경우에 상기 선택된 다른 하나의 라인은 상기 비트라인(BL)과 교차되는 상기 디지트라인(DL)일 수 있으며, 상기 선택된 하나의 라인이 상기 디지트라인(DL)인 경우에 상기 선택된 다른 하나의 라인은 상기 디지트라인(DL)과 교차되는 상기 비트라인(BL)일 수 있다. 상기 전류파형도의 가로축은 단계별 시간의 흐름을 나타낸다. 즉, 시간 t0 내지 시간 t6 동안 상기 제 1 기록라인펄스(Φ1) 및 상기 제 2 기록라인펄스(Φ2)가 상기 선택된 라인들에 각각 인가된다. 상기 시간 t0 내지 시간 t6 는 t0＜t1＜t2＜t 3≤t4＜t5＜t6 의 관계를 갖는다. 여기서, t3 = t4 일수도 있다. 도시된 바와 같이, 상기 제 1 기록라인펄스(Φ1 )는 시간 t2 에서 제 1 양 전류펄스(+I1)가 턴온(turn-on) 되어 시간 t5 에서 턴오프(turn-off) 되며, 상기 제 2 기록라인펄스(Φ2)는 시간 t1 에서 제 2 양 전류펄스(+I2 )가 턴온(turn-on) 되어 시간 t3 에서 턴오프(turn-off) 된 후 시간 t4 에서 제 2 음 전류펄스(-I2)가 턴온(turn-on) 되어 시간 t6 에서 턴오프(turn-off) 됨을 의미한다. 여기서, t3 = t4 인 경우, 상기 제 2 기록라인펄스(Φ2)는 상기 제 2 양 전류펄스 (+I2)가 시간 t3 에서 턴오프(turn-off) 됨과 동시에 시간 t4 에서 상기 제 2 음 전류펄스(-I2)가 턴온(turn-on) 되는 것을 의미한다. 상기 음 전류펄스는 역방향 전류펄스를 뜻한다.
상기 제 1 기록라인펄스(Φ1) 및 상기 제 2 기록라인펄스(Φ2)가 상기 선택된 라인들에 각각 인가될 때, 상기 선택된 라인들의 교차점에 배치된 상기 자기터널접합체(50)에 가해지는 단계별 합성자기장들(71, 72, 73, 74, 75)의 방향이 도 7에 도시되어있다. 구체적으로, 시간 t1 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 턴오프(turn-off) 되고 상기 제 2 기록라인펄스(Φ2)는 제 2 양 전류펄스(+I2)가 턴온(turn-on) 되어 제 1 합성자기장(71)이 +Y 방향으로 형성된다. 시간 t2 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 제 1 양 전류펄스(+I1)가 턴온(turn-on) 되어 자기장을 발생시키고 이미 턴온(turn-on) 되어있는 상기 제 2 기록라인펄스(Φ2)에서 발생하는 자기장과 합성되어 제 2 합성자기장(72)이 상기 +Y 방향에서 시계방향으로 45 도 회전되어 형성된다. 즉, 상기 제 2 합성자기장(72)은 상기 +Y 방향과 +X 방향의 가운데로 형성된다. 시간 t3 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 턴온(turn-on) 되어있고 상기 제 2 기록라인펄스(Φ2)는 턴오프(turn-off) 되어 제 3 합성자기장(73)이 +X 방향으로 형성된다. 시간 t4 에 있어서, 상기 제 1 기록라인 펄스(Φ1)는 턴온(turn-on) 되어있고 상기 제 2 기록라인펄스(Φ2)는 제 2 음 전류펄스(-I2)가 턴온(turn-on) 되어 제 4 합성자기장(74)이 상기 +X 방향에서 시계방향으로 45 도 회전되어 형성된다. 즉, 상기 제 4 합성자기장(74)은 상기 +X 방향과 -Y 방향의 가운데로 형성된다. 시간 t5 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 턴오프(turn-off) 되고 상기 제 2 기록라인펄스(Φ2)는 제 2 음 전류펄스(-I2)가 턴온(turn-on) 되어있으므로 제 5 합성자기장(75)이 상기 -Y 방향으로 형성된다. 즉, 상기 제 1 합성자기장(71)과 상기 제 5 합성자기장(75)은 서로 반대방향으로 형성된다. 시간 t6 에 있어서, 상기 제 1 기록라인펄스(Φ1) 및 상기 제 2 기록라인펄스(Φ2)는 모두 턴오프(turn-off) 상태가 된다.
도 8 내지 도 11 은 본 발명의 실시 예들에 따른 자기 램 소자의 기록 동작 시 인가되는 전류파형도의 각 단계별로 합성 반강자성 자유층에서의 자화방향을 보여주는 응답특성도이다.
도 8을 참조하여, 본 발명의 실시 예들에 따른 상기 토글 스위칭 방법을 이용하여 상기 자기터널접합체(50)의 자화방향 변환 과정을 설명하기로 한다. 상기 자기터널접합체(50)의 기하학적 형상을 평면적으로 보여 질 때 타원형으로 제작하고, 상기 자기터널접합체(50)에 형성되는 자화용이축(E)이 상기 제 2 기록라인펄스(Φ2)가 인가되는 라인과 10 도의 교각을 이루도록 배치된 경우를 상정하여 설명한다.
도 8을 참조하면, 상기 토글 스위칭 방법을 이용하여 기록(writing)하는 방법은, 먼저 상기 자기터널접합체(50)의 초기상태를 판독(read)하는 것으로부터 시작한다. 상기 초기상태 판독결과는 상기 자기터널접합체(50)의 저항이 낮은 상태 또는 저항이 높은 상태 중 하나로 판독될 것이다. 예를 들어, 상기 자기터널접합체(50)가 저항이 낮은 상태로 판독된 경우, 상기 자기터널접합체(50)에 기록할 데이터가 상기 저항이 낮은 상태이면 더 이상의 상기 자화방향 변환 과정은 필요하지 않으므로 그대로 둔다. 이와 반대로, 상기 자기터널접합체(50)가 저항이 낮은 상태로 판독된 경우, 상기 자기터널접합체(50)에 기록할 데이터가 저항이 높은 상태이면 자화방향 변환 과정을 수행한다.
시간 t0 에 있어서, 상기 자기터널접합체(50)가 저항이 낮은 상태로 판독된 경우, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 서로 반 평행 정렬되고, 상기 하부자유층(44) 내의 자화방향(62)이 상기 고정층(37) 내에서 유지되는 자화방향(61)에 평행하게 정렬된다. 또한, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 상기 자기터널접합체(50)의 상기 자화용이축(E)을 따라 서로 반 평행 정렬된다.
시간 t1 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 턴오프(turn-off) 되고 상기 제 2 기록라인펄스(Φ2)는 제 2 양 전류펄스(+I2)가 턴온(turn-on) 되어 제 1 합성자기장(71)이 +Y 방향으로 형성된다. 상기 제 1 합성자기장(71)의 영향으로 상기 하부자유층(44) 내의 자화방향(62)은 시계방향으로 회전 이동하고 상기 상부자 유층(46) 내의 자화방향(63)은 반시계방향으로 회전 이동한다. 그러나 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 서로 반 평행 정렬되려는 특성이 있으므로 +Y 방향으로 완전히 회전 이동하지는 않는다. 결과적으로, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 상기 제 1 합성자기장(71)의 양쪽에서 각각 상기 +Y 방향으로 조금씩 회전 이동하게 된다.
시간 t2 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 제 1 양 전류펄스(+I1)가 턴온(turn-on) 되어 자기장을 발생시키고 이미 턴온(turn-on) 되어있는 상기 제 2 기록라인펄스(Φ2)에서 발생하는 자기장과 합성되어 제 2 합성자기장(72)이 상기 +Y 방향에서 시계방향으로 45 도 회전되어 형성된다. 즉, 상기 제 2 합성자기장(72)은 상기 +Y 방향과 +X 방향의 가운데로 형성된다. 상기 제 2 합성자기장(72)의 영향으로 상기 하부자유층(44) 내의 자화방향(62)은 시계방향으로 더 회전 이동하여 상기 +Y 방향 근처에 위치하고 상기 상부자유층(46) 내의 자화방향(63)은 시계방향으로 회전 이동하여 상기 +X 방향 아래에 위치한다.
시간 t3 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 턴온(turn-on) 되어있고 상기 제 2 기록라인펄스(Φ2)는 턴오프(turn-off) 되어 제 3 합성자기장(73)이 +X 방향으로 형성된다. 상기 제 3 합성자기장(73)의 영향으로 상기 하부자유층(44) 내의 자화방향(62)은 시계방향으로 더 회전 이동하여 상기 자기터널접합체(50)의 자화곤란축(H)을 통과하여 상기 +Y 방향 근처에 위치하고 상기 상부자유층(46) 내의 자화방향(63)은 시계방향으로 더 회전 이동하여 -Y 방향 근처에 위치한다.
시간 t4 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 턴온(turn-on) 되어있고 상기 제 2 기록라인펄스(Φ2)는 제 2 음 전류펄스(-I2)가 턴온(turn-on) 되어 제 4 합성자기장(74)이 상기 +X 방향에서 시계방향으로 45 도 회전되어 형성된다. 즉, 상기 제 4 합성자기장(74)은 상기 +X 방향과 -Y 방향의 가운데로 형성된다. 상기 제 4 합성자기장(74)의 영향으로 상기 하부자유층(44) 내의 자화방향(62)은 시계방향으로 더 회전 이동하여 상기 +X 방향 근처에 위치하고 상기 상부자유층(46) 내의 자화방향(63)은 시계방향으로 더 회전 이동하여 상기 자기터널접합체(50)의 상기 자화곤란축(H)을 통과하여 상기 -Y 방향 근처에 위치한다.
시간 t5 에 있어서, 상기 제 1 기록라인펄스(Φ1)는 턴오프(turn-off) 되고 상기 제 2 기록라인펄스(Φ2)는 제 2 음 전류펄스(-I2)가 턴온(turn-on) 되어있으므로 제 5 합성자기장(75)이 상기 -Y 방향으로 형성된다. 즉, 상기 제 1 합성자기장(71)과 상기 제 5 합성자기장(75)은 서로 반대방향으로 형성된다. 상기 제 5 합성자기장(75)의 영향으로 상기 하부자유층(44) 내의 자화방향(62)은 시계방향으로 더 회전 이동하여 상기 +X 방향 아래에 위치하고 상기 상부자유층(46) 내의 자화방향(63)은 시계방향으로 더 회전 이동하여 상기 자기터널접합체(50)의 상기 자화용이축(E) 근처에 위치한다.
시간 t6 에 있어서, 상기 제 1 기록라인펄스(Φ1) 및 상기 제 2 기록라인펄스(Φ2)는 모두 턴오프(turn-off) 상태가 된다. 상기 하부자유층(44) 및 상기 상부자 유층(46) 내의 자화방향들(62, 63)은 상기 자기터널접합체(50)의 상기 자화용이축(E)을 따라 정렬되는 특성을 가지므로, 상기 자화방향들(62, 63)은 초기상태와 비교하여 180 도 회전 이동되어 형성된다. 즉, 상기 하부자유층(44) 내의 자화방향(62)이 상기 고정층(37) 내에서 유지되는 자화방향(61)에 반 평행하게 정렬되고, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 서로 반 평행 정렬된다.
결과적으로, 상기 자기터널접합체(50)는 저항이 낮은 초기상태에서 저항이 높은 상태로 변환된다.
도 9를 참조하여, 도 8에서 설명된 것과 동일한 구조로 상기 자기터널접합체(50)를 배치하고, 상기 자기터널접합체(50)가 저항이 높은 상태로 판독된 경우, 상기 자기터널접합체(50)에 저항이 낮은 상태로 자화방향을 변환하는 과정을 설명하기로 한다.
도 9를 참조하면, 상기 자기터널접합체(50)가 저항이 높은 상태로 판독된 경우, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 서로 반 평행 정렬되고, 상기 하부자유층(44) 내의 자화방향(62)이 상기 고정층(37) 내에서 유지되는 자화방향(61)에 반 평행하게 정렬된다. 또한, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 상기 자기터널접합체(50)의 상기 자화용이축(E)을 따라 정렬된다.
도 8에서 설명한 바와 같이, 시간 t1 내지 시간 t6 에 있어서 상기 제 1 기록 라인펄스(Φ1) 및 상기 제 2 기록라인펄스(Φ2)가 인가되는 자화방향 변환 과정을 거치고 나면 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 초기상태에서 180 도 회전 이동되어 형성된다.
그 결과, 상기 자기터널접합체(50)는 저항이 높은 상태에서 저항이 낮은 상태로 변환된다.
도 10을 참조하여, 본 발명의 다른 실시 예들에 따른 상기 토글 스위칭 방법을 이용하여 상기 자기터널접합체(50)의 자화방향 변환 과정을 설명하기로 한다. 상기 자기터널접합체(50)의 기하학적 형상을 평면적으로 보여 질 때 타원형으로 제작하고, 상기 자기터널접합체(50)에 형성되는 자화용이축(E)이 상기 제 2 기록라인펄스(Φ2)가 인가되는 라인과 평행하게 배치된 경우를 상정하여 설명한다. 또한, 상기 자기터널접합체(50)가 저항이 낮은 상태로 판독된 경우, 상기 자기터널접합체(50)에 저항이 높은 상태로 자화방향을 변환하는 과정을 상정하여 설명한다.
도 10을 참조하면, 상기 자기터널접합체(50)가 저항이 낮은 상태로 판독된 경우, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 서로 반 평행 정렬되고, 상기 하부자유층(44) 내의 자화방향(62)이 상기 고정층(37) 내에서 유지되는 자화방향(61)에 평행하게 정렬된다. 또한, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 상기 자기터널접합체(50)의 상기 자화용이축(E)을 따라 정렬된다. 여기서, 상기 자화용이축(E)은 상기 제 2 기록라인펄스(Φ2)가 인가되는 라인과 평행하게 형성된다.
도 8에서 설명한 바와 같이, 시간 t1 내지 시간 t6 에 있어서 상기 제 1 기록라인펄스(Φ1) 및 상기 제 2 기록라인펄스(Φ2)가 인가되는 자화방향 변환 과정을 거치고 나면 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 초기상태에서 180 도 회전 이동되어 형성된다.
그 결과, 상기 자기터널접합체(50)는 저항이 낮은 상태에서 저항이 높은 상태로 변환된다.
도 11을 참조하여, 도 10에서 설명된 것과 동일한 구조로 상기 자기터널접합체(50)를 배치하고, 상기 자기터널접합체(50)가 저항이 높은 상태로 판독된 경우, 상기 자기터널접합체(50)에 저항이 낮은 상태로 자화방향을 변환하는 과정을 설명하기로 한다.
도 11을 참조하면, 상기 자기터널접합체(50)가 저항이 높은 상태로 판독된 경우, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 서로 반 평행 정렬되고, 상기 하부자유층(44) 내의 자화방향(62)이 상기 고정층(37) 내에서 유지되는 자화방향(61)에 반 평행하게 정렬된다. 또한, 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 상기 자기터널접합체(50)의 상기 자화용이축(E)을 따라 정렬된다. 여기서, 상기 자화용이축(E)은 상기 제 2 기록라인펄스(Φ2)가 인가되는 라인과 평행하게 형성된다.
도 10에서 설명한 바와 같이, 시간 t1 내지 시간 t6 에 있어서 상기 제 1 기 록라인펄스(Φ1) 및 상기 제 2 기록라인펄스(Φ2)가 인가되는 자화방향 변환 과정을 거치고 나면 상기 하부자유층(44) 및 상기 상부자유층(46) 내의 자화방향들(62, 63)은 초기상태에서 180 도 회전 이동되어 형성된다.
그 결과, 상기 자기터널접합체(50)는 저항이 높은 상태에서 저항이 낮은 상태로 변환된다.
상술한 바와 같이 본 발명의 실시 예들에 따르면, 상기 자기터널접합체(50)는 상기 제 2 기록라인펄스(Φ2)가 인가되는 라인과 0 도 보다 같거나 크고 90 도 보다 작은 각도로 배치할 수 있다. 구체적으로, 상기 제 1 기록라인펄스(Φ1)가 인가되는 라인이 상기 비트라인(BL)이고 상기 제 2 기록라인펄스(Φ2)가 인가되는 라인이 상기 디지트라인(DL)인 경우, 상기 자기터널접합체(50)는 상기 디지트라인(DL)과 평행하게 배치하거나 0 도 보다 크고 90 도 보다 작은 각도로 배치할 수 있다. 예를 들면, 상기 자기터널접합체(50)의 상기 자화용이축이 상기 디지트라인(DL)에 평행하게 배치할 수 있으며, 10 도, 30 도, 60 도, 또는 80 도의 평면교각을 이루도록 배치할 수 있다. 또한, 상기 제 1 기록라인펄스(Φ1)가 인가되는 라인이 상기 디지트라인(DL)이고 상기 제 2 기록라인펄스(Φ2)가 인가되는 라인이 상기 비트라인(BL)인 경우, 상기 자기터널접합체(50)는 상기 비트라인(BL)과 평행하게 배치하거나 0 도 보다 크고 90 도 보다 작은 각도로 배치할 수 있다.
상술한 바와 같이 본 발명에 따르면, 디지트라인 또는 비트라인 중 선택된 하나에 제 1 기록라인펄스를 인가하고, 상기 디지트라인 또는 상기 비트라인 중 선택된 다른 하나에 제 2 기록라인펄스를 인가하여 상기 자기터널접합체의 자화 상태를 변환한다. 상기 제 1 기록라인펄스는 시간 t2 에서 제 1 양 전류펄스가 턴온(turn-on) 되어 시간 t5 에서 상기 제 1 양 전류펄스가 턴오프(turn-off) 되고, 상기 제 2 기록라인펄스는 시간 t1 에서 제 2 양 전류펄스가 턴온(turn-on) 되어 시간 t3 에서 상기 제 2 양 전류펄스가 턴오프(turn-off) 된 후 시간 t4 에서 제 2 음 전류펄스가 턴온(turn-on) 되어 시간 t6 에서 상기 제 2 음 전류펄스가 턴오프(turn-off) 된다. 이에 따라, 상기 자기터널접합체는 상기 제 2 기록라인펄스가 인가되는 라인과 0 도 보다 같거나 크고 90 도 보다 작은 각도로 배치할 수 있다. 즉, 상기 자기터널접합체를 상기 제 2 기록라인펄스가 인가되는 라인과 0 도 보다 같거나 크고 90 도 보다 작은 각도로 자유롭게 배치하여도 상기 자기터널접합체의 자화 상태를 변환할 수 있다. 따라서, 고집적화에 유리한 자기 램 소자를 구현할 수 있다.

Claims (20)

  1. 반도체기판 상에 배치된 디지트라인, 상기 디지트라인 상을 가로지르는 비트라인, 및 상기 디지트라인과 상기 비트라인 사이에 개재되고 차례로 적층된 고정층, 터널링 절연층 및 합성 반강자성 자유층을 갖는 자기터널접합체를 준비하되, 상기 합성 반강자성 자유층은 교환스페이서층에 의하여 분리된 하부자유층 및 상부자유층을 구비하고,
    상기 디지트라인 또는 상기 비트라인 중 선택된 하나에 시간 t2 에서 제 1 양 전류펄스가 턴온(turn-on) 되어 시간 t5 에서 상기 제 1 양 전류펄스가 턴오프(turn-off) 되는 제 1 기록라인펄스를 인가하고, 상기 디지트라인 또는 상기 비트라인 중 선택된 다른 하나에 시간 t1 에서 제 2 양 전류펄스가 턴온(turn-on) 되어 시간 t3 에서 상기 제 2 양 전류펄스가 턴오프(turn-off) 된 후 시간 t4 에서 제 2 음 전류펄스가 턴온(turn-on) 되어 시간 t6 에서 상기 제 2 음 전류펄스가 턴오프(turn-off) 되는 제 2 기록라인펄스를 인가하는 것을 포함하는 자기 램 소자의 기록방법.
  2. 제 1 항에 있어서,
    상기 시간은 t1＜t2＜t3≤t4＜t5＜t6 의 관계를 갖는 것을 특징으로 하는 자기 램 소자의 기록방법.
  3. 제 2 항에 있어서,
    상기 시간은 t3 = t4 의 관계를 갖는 것을 특징으로 하는 자기 램 소자의 기록방법.
  4. 제 1 항에 있어서,
    상기 제 1 기록라인펄스 및 상기 제 2 기록라인펄스를 인가하기 전에, 상기 자기터널접합체의 초기 자화 상태를 판독하고,
    상기 초기 자화 상태와 원하는 자화 상태를 비교하는 것을 더 포함하는 자기 램 소자의 기록방법.
  5. 제 4 항에 있어서,
    상기 t6에 있어서, 상기 자기터널접합체의 자화 상태는 상기 초기 자화 상태와 반대로 변환되는 것을 특징으로 하는 자기 램 소자의 기록방법.
  6. 제 1 항에 있어서,
    상기 디지트라인 및 상기 비트라인은 서로 직교하는 것을 특징으로 하는 자기 램 소자의 기록방법.
  7. 제 1 항에 있어서,
    상기 디지트라인에 상기 제 1 기록라인펄스를 인가하고, 상기 비트라인에 상기 제 2 기록라인펄스를 인가하는 것을 특징으로 하는 자기 램 소자의 기록방법.
  8. 제 1 항에 있어서,
    상기 비트라인에 상기 제 1 기록라인펄스를 인가하고, 상기 디지트라인에 상기 제 2 기록라인펄스를 인가하는 것을 특징으로 하는 자기 램 소자의 기록방법.
  9. 제 1 항에 있어서,
    상기 자기터널접합체는 상기 제 2 기록라인펄스가 인가되는 라인과 0 도 보다 같거나 크고 90 도 보다 작은 각도로 배치하는 것을 특징으로 하는 자기 램 소자의 기록방법.
  10. 제 1 항에 있어서,
    상기 자기터널접합체는 상기 디지트라인과 평행한 각도로 배치하는 것을 특징으로 하는 자기 램 소자의 기록방법.
  11. 제 1 항에 있어서,
    상기 자기터널접합체는 상기 비트라인과 평행한 각도로 배치하는 것을 특징 으로 하는 자기 램 소자의 기록방법.
  12. 제 1 항에 있어서,
    상기 고정층, 상기 하부자유층 및 상기 상부자유층은 강자성층들(ferromagnetic layers)인 것을 특징으로 하는 자기 램 소자의 기록방법.
  13. 제 12 항에 있어서,
    상기 강자성층들(ferromagnetic layers)은 코발트(Co), 철(Fe) 및 니켈(Ni)로 이루어진 일군에서 선택된 하나의 물질막이거나 적어도 두개의 물질을 포함하여 구성된 합금막인 것을 특징으로 하는 자기 램 소자의 기록방법.
  14. 제 1 항에 있어서,
    상기 교환스페이서층은 루테늄(Ru), 로듐(Rh), 이리듐(Ir), 크롬(Cr), 구리(Cu) 및 레늄(Re)으로 이루어진 일군에서 선택된 하나의 물질막인 것을 특징으로 하는 자기 램 소자의 기록방법.
  15. 반도체기판 상에 배치된 디지트라인, 상기 디지트라인 상을 가로지르는 비트라인, 및 상기 디지트라인과 상기 비트라인 사이에 개재되고 차례로 적층된 고정층, 터널링 절연층 및 합성 반강자성 자유층을 갖는 자기터널접합체를 준비하되, 상기 합성 반강자성 자유층은 교환스페이서층에 의하여 분리된 하부자유층 및 상부 자유층을 구비하고,
    상기 자기터널접합체의 초기 자화 상태를 판독하고,
    상기 초기 자화 상태와 원하는 자화 상태를 비교하고,
    상기 초기 자화 상태와 상기 원하는 자화 상태가 상이한 경우에, 상기 디지트라인 또는 상기 비트라인 중 선택된 하나에 시간 t2 에서 제 1 양 전류펄스가 턴온(turn-on) 되어 시간 t5 에서 상기 제 1 양 전류펄스가 턴오프(turn-off) 되는 제 1 기록라인펄스를 인가하고, 상기 디지트라인 또는 상기 비트라인 중 선택된 다른 하나에 시간 t1 에서 제 2 양 전류펄스가 턴온(turn-on) 되어 시간 t3 에서 상기 제 2 양 전류펄스가 턴오프(turn-off) 된 후 시간 t4 에서 제 2 음 전류펄스가 턴온(turn-on) 되어 시간 t6 에서 상기 제 2 음 전류펄스가 턴오프(turn-off) 되는 제 2 기록라인펄스를 인가하는 것을 포함하는 자기 램 소자의 기록방법.
  16. 제 15 항에 있어서,
    상기 시간은 t1＜t2＜t3≤t4＜t5＜t6 의 관계를 갖는 것을 특징으로 하는 자기 램 소자의 기록방법.
  17. 제 16 항에 있어서,
    상기 시간은 t3 = t4 의 관계를 갖는 것을 특징으로 하는 자기 램 소자의 기 록방법.
  18. 제 15 항에 있어서,
    상기 자기터널접합체는 상기 제 2 기록라인펄스가 인가되는 라인과 0 도 보다 같거나 크고 90 도 보다 작은 각도로 배치하는 것을 특징으로 하는 자기 램 소자의 기록방법.
  19. 제 15 항에 있어서,
    상기 자기터널접합체는 상기 디지트라인과 평행한 각도로 배치하는 것을 특징으로 하는 자기 램 소자의 기록방법.
  20. 제 15 항에 있어서,
    상기 자기터널접합체는 상기 비트라인과 평행한 각도로 배치하는 것을 특징으로 하는 자기 램 소자의 기록방법.
KR1020040065609A 2004-08-19 2004-08-19 자기 램 소자의 기록방법 KR100568542B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040065609A KR100568542B1 (ko) 2004-08-19 2004-08-19 자기 램 소자의 기록방법
US11/097,495 US7218556B2 (en) 2004-08-19 2005-04-01 Method of writing to MRAM devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065609A KR100568542B1 (ko) 2004-08-19 2004-08-19 자기 램 소자의 기록방법

Publications (2)

Publication Number Publication Date
KR20060017095A KR20060017095A (ko) 2006-02-23
KR100568542B1 true KR100568542B1 (ko) 2006-04-07

Family

ID=35909431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065609A KR100568542B1 (ko) 2004-08-19 2004-08-19 자기 램 소자의 기록방법

Country Status (2)

Country Link
US (1) US7218556B2 (ko)
KR (1) KR100568542B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915975B1 (ko) 2005-08-03 2009-09-10 인더스트리얼 테크놀로지 리서치 인스티튜트 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US7420837B2 (en) * 2005-08-03 2008-09-02 Industrial Technology Research Institute Method for switching magnetic moment in magnetoresistive random access memory with low current
JP4406407B2 (ja) * 2006-03-13 2010-01-27 株式会社東芝 磁気ランダムアクセスメモリ
JP4150047B2 (ja) * 2006-06-28 2008-09-17 株式会社東芝 磁気記憶装置
US8050074B2 (en) * 2009-02-17 2011-11-01 Samsung Electronics Co., Ltd. Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8406029B2 (en) 2009-02-17 2013-03-26 Samsung Electronics Co., Ltd. Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
EP3053173A4 (en) * 2013-10-01 2017-06-07 E1023 Corporation Magnetically enhanced energy storage system and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071443A (ko) * 2000-12-25 2002-09-12 가부시끼가이샤 도시바 자기 랜덤 액세스 메모리
JP2003151260A (ja) 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
KR20030055167A (ko) * 2001-12-26 2003-07-02 미쓰비시덴키 가부시키가이샤 양방향 전류에 의해 데이터를 기록하는 박막자성체 기억장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU764938B2 (en) * 1998-02-13 2003-09-04 Adan Rios Method for the development of an HIV vaccine
JP2003091987A (ja) 2001-09-18 2003-03-28 Sony Corp 磁気メモリ装置及びその記録制御方法
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6683806B2 (en) 2002-03-26 2004-01-27 Micron Technology, Inc. Methods of operating MRAM devices
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
JP2005310840A (ja) * 2004-04-16 2005-11-04 Toshiba Corp 磁気ランダムアクセスメモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071443A (ko) * 2000-12-25 2002-09-12 가부시끼가이샤 도시바 자기 랜덤 액세스 메모리
JP2003151260A (ja) 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
KR20030055167A (ko) * 2001-12-26 2003-07-02 미쓰비시덴키 가부시키가이샤 양방향 전류에 의해 데이터를 기록하는 박막자성체 기억장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915975B1 (ko) 2005-08-03 2009-09-10 인더스트리얼 테크놀로지 리서치 인스티튜트 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Also Published As

Publication number Publication date
US7218556B2 (en) 2007-05-15
KR20060017095A (ko) 2006-02-23
US20060039190A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
US6990012B2 (en) Magnetic memory device
US7588945B2 (en) Multi-state thermally assisted storage
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
EP1653475B1 (en) Multi-bit magnetic random access memory device and method for writing the same
US6768152B2 (en) Magnetoresistive effect element and magnetic memory device
TWI333207B (en) Magnetic memory cell with multiple-bit in stacked structure and magnetic memory device
US7366009B2 (en) Separate write and read access architecture for a magnetic tunnel junction
JP2005530340A (ja) スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ
JP2000030434A (ja) 磁気メモリセル
JP2005229099A (ja) 積層可能な構造を有する高密度磁気ランダムアクセスメモリ（ｍｒａｍ）のための方法および装置
US7218556B2 (en) Method of writing to MRAM devices
US7095648B2 (en) Magnetoresistive memory cell array and MRAM memory comprising such array
US7206220B2 (en) MRAM-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
EP1398789B1 (en) Magnetic random access memory with soft magnetic reference layers
US20100091564A1 (en) Magnetic stack having reduced switching current
WO2011081051A1 (ja) 磁気メモリセル及び磁気メモリ
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
US8519495B2 (en) Single line MRAM
US20090040663A1 (en) Magnetic memory
KR20050085158A (ko) 자기 저항 메모리 셀 어레이, 그의 기록 방법과 제조 방법및 비휘발성 메모리
JP4720081B2 (ja) 磁気メモリ
US6944053B2 (en) Magnetic memory with structure providing reduced coercivity
US20240177756A1 (en) Magnetic random access memory structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14