KR100567878B1 - 반도체소자의 트렌치 소자분리막 형성 방법 - Google Patents

반도체소자의 트렌치 소자분리막 형성 방법 Download PDF

Info

Publication number
KR100567878B1
KR100567878B1 KR1020030101155A KR20030101155A KR100567878B1 KR 100567878 B1 KR100567878 B1 KR 100567878B1 KR 1020030101155 A KR1020030101155 A KR 1020030101155A KR 20030101155 A KR20030101155 A KR 20030101155A KR 100567878 B1 KR100567878 B1 KR 100567878B1
Authority
KR
South Korea
Prior art keywords
trench
forming
film
insulating film
ion implantation
Prior art date
Application number
KR1020030101155A
Other languages
English (en)
Other versions
KR20050069200A (ko
Inventor
정민호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101155A priority Critical patent/KR100567878B1/ko
Publication of KR20050069200A publication Critical patent/KR20050069200A/ko
Application granted granted Critical
Publication of KR100567878B1 publication Critical patent/KR100567878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

STI 하부의 기판을 통해서 인접한 소자들 간의 상호 도펀트 확산을 방지하기 위한 반도체소자의 트렌치형 소자분리막 형성 방법이 개시되어 있는 바, 본 발명의 소자분리 방법은, 반도체기판의 소자분리 영역에 트렌치를 형성하는 단계와, 트렌치 하부의 반도체기판 내에 인접한 소자들간의 상호 도펀트 확산을 방지하기 위한 배리어막을 형성하는 단계와, 트렌치 내에 소자분리 절연막을 형성하는 단계를 포함하고, 바람직하게, 본 발명에서 배리어막을 형성하는 단계는, 트렌치 하부의 반도체기판 내에 질소 이온주입을 실시하는 단계와, 열공정에 의해 질소 이온주입 영역을 질화막으로 형성하는 단계로 실시한다.
반도체소자, STI, 도펀트, 확산배리어, 질소이온주입

Description

반도체소자의 트렌치 소자분리막 형성 방법{SHALLOW TRENCH ISOLATION IN SEMICONDUCTOR DEVICE}
도 1 내지 도 4는 본 발명에 따른 소자분리막 형성 방법을 설명하기 위한 공정 단면도.
＜도면의 주요부분에 대한 부호의 설명＞
200 : 실리콘기판 201 : 패드 산화막
202 : 패드 질화막 203 : 트렌치
204 : 질소이온주입영역 205 : 라이너 산화막
206 : 실리콘 질화막
본 발명은 반도체 소자의 소자분리 기술에 관한 것으로, 특히 트렌치형 소자분리 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 집적회로 제조 시 트랜지스터 등과 같은 개별 소자들 사이를 물질적, 전기적으로 분리하기 위하여 소자분리 기술을 사용한다.
소자분리 방법으로서 가장 널리 알려진 방법은 로코스(Local Oxidation of Silicon; LOCOS) 기술과, STI(Shallow Trench Isolation) 기술이다.
로코스 공정은 소자가 형성될 활성영역의 기판 상에 질화막 마스크패턴을 형성하고 이를 마스크로 하여 실리콘기판을 열산화시키는 방법으로서 비교적 면적이 크고 경계면에 발생되는 버즈빅(bird's beak) 등의 문제로 인하여 고집적 소자에 적용하는데 한계가 있다.
따라서, 최근 고집적 메모리 소자 등에서는 기판에 얕은 깊이의 트렌치를 형성하고 이 트렌치에 산화막을 매립시켜 소자분리 영역을 형성하는 STI 기술을 적용하고 있다.
STI 공정을 구체적으로 살펴보면, 실리콘기판 상에 패드 절연막을 증착한 후, 소자분리 마스크 및 식각 공정으로 패드 절연막과 기판을 식각하여 트렌치를 형성한다. 이어서, 트렌치 측벽에 소자의 특성 개선을 목적으로 라이너 절연막을 형성한 다음, 라이너 절연막이 형성된 트렌치를 완전히 매립하도록 기판 전면 상에 소자분리 절연막을 갭-필(gap fill)한다. 이후, 패드 절연막 표면이 노출되도록 소자분리 절연막을 화학기계연마(CMP)한 다음, 패드 절연막을 제거함으로써 STI 공정은 완료된다.
그런데, 반도체소자가 점차 고집적화됨에 따라 소자분리 영역의 스페이스(space)가 점차적으로 감소되어 80nm 테크놀러지에서는 0.12㎛ 까지 감소되는 실정인 바, 이러한 소자분리 영역의 스페이스 감소는 STI의 하부에서 발생되는 인접한 소자들 간의 상호 도펀트(dopant) 확산을 방지하는데 한계가 있다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로서, STI 하부의 기판을 통해 인접한 소자간의 상호 도펀트 확산을 방지할 수 있는 반도체소자의 트렌치형 소자분리막 그 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 소자분리 방법은, 반도체기판의 소자분리영역에 트렌치를 형성하는 단계와 상기 트렌치 하부의 상기 반도체기판 내에 인접한 소자들간의 상호 도펀트 확산을 방지하기 위한 배리어막을 형성하는 단계와, 상기 트렌치 내에 소자분리 절연막을 형성하는 단계를 포함한다.
바람직하게, 본 발명에서 상기 배리어막을 형성하는 단계는, 상기 트렌치 하부의 상기 반도체기판 내에 질소 이온주입을 실시하는 단계와, 열공정에 의해 상기 질소이온주입영역을 질화막으로 형성하는 단계로 실시한다.
또한, 상기 트렌치를 형성하는 단계는, 상기 반도체 기판 상에 소자분리 영역에서 오픈부를 갖는 패드 절연막을 형성하는 단계와, 상기 오픈부에 의해 드러난 상기 반도체기판을 식각하여 상기 트렌치를 형성하는 단계를 포함하며, 이에 연속해서 상기 배리어막을 형성하는 단계는, 상기 패드 절연막을 이온주입 마스크로 하여 상기 트렌치 하부의 상기 반도체기판에 질소 이온주입을 실시하는 단계와, 열 산화 공정으로 상기 트렌치에 라이너 산화막을 형성하고 상기 질소 이온주입된 영역에 질화막을 형성하는 단계를 포함한다.
또한 본 발명의 트렌치형 소자분리막은 반도체기판의 형성된 트렌치와 상기 트렌치 내에 매립된 소자분리 절연막과, 상기 소자분리 절연막 하부의 상기 반도체 기판에 형성된 도펀트 확산 배리어를 포함하며, 바람직하게 상기 배리어는 질화막인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시 예를 도면을 참조하여 설명하기로 한다.
도 1 내지 도 4는 본 발명에 따른 소자분리막 형성방법을 설명하기 위한 공정 단면도이다.
먼저, 도 1을 참조하면, 실리콘기판(200)에 패드 절연막으로서 패드 산화막(201) 및 패드 질화막(202)을 순차적으로 증착한다.
여기서, 실리콘기판(100)은 화합물반도체, 에피택셜층 등의 반도체기판이 될 수 있다.
그리고, 패드 산화막(201)은 패드 질화막(202)이 기판에 직접 증착될 때 발생되는 스트레스를 방지하기 위한 버퍼층으로서, 원치 않을 경우 패드 산화막의 생략이 가능하다.
패드 질화막(202)은 후속 화학기계연마시에 연마 정지층으로서 작용하는 바, 연마정지용으로 질화막 이외에 산화 질화막 등의 절연막 사용이 가능하다.
이어서, 도 2를 참조하면 소자분리마스크 및 식각 공정을 통해 소자분리영역의 패드 절연막을 오픈시키고 트렌치(203)를 형성한다.
이어서, 도 3에 도시된 바와 같이 질소 이온주입을 실시하여 트렌치 하부의 실리콘기판에 질소 이온주입 영역(204)을 형성한다.
질소 이온주입시 패드 질화막(202)과 산화막(201)이 마스킹 기능을 하여 오픈된 트렌치 바닥의 실리콘기판에만 선택적 이온주입이 되도록 한다. 이를 위해서는 패드 질화막이 연마 정지층의 기능 이외에 이온주입 마스크로서 충분한 역할을 하도록 그 두께를 조절한다. 그 두께는 소자의 테크놀러지에 따라 달라질 것이다.
이어서, 도 4는 열 산화(thermal oxidation)에 의해 라이너 산화막(205)을 형성하고, 이때의 열 공정에 의해 질소 이온주입영역(204)은 실리콘 질화막(206)이 된다.
실리콘 질화막(206)은 STI 하부의 기판을 통해서 인접한 소자들 간의 상호 도펀트들이 확산되는 것을 방지하는 배리어층 기능을 한다.
도면에 도시하지는 않았지만 이후, 트렌치(203)를 갭필(gap-fill)하는 소자분리 절연막, 예컨대 산화막을 증착하고, 패드 질화막(202) 표면이 노출되도록 소자분리 절연막을 화학기계연마(CMP)한 다음, 패드 질화막(202)을 제거한다. 이에 의해 STI의 형성이 완료된다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
본 발명은 고집적화 소자 제조시 STI 하부에 배리어를 형성함으로써, STI 하 부의 기판을 통해서 인접한 소자들 간의 상호 도펀트 확산을 방지하여 준다.
또한, 본 발명은 배리어막을 질소 이온주입 공정만을 추가되어 형성할 수 있는 일련의 제조 공정을 제공함으로써, 단순화된 공정으로 소자의 특성 및 제조 수율을 향상시키는 효과가 있다.

Claims (7)

  1. 반도체 소자의 트렌치형 소자분리 절연막 형성방법으로서,
    반도체기판의 소자분리영역에 트렌치를 형성하는 단계와,
    상기 트렌치 하부의 상기 반도체 기판 내에 질소 이온주입을 실시하는 단계와,
    열공정에 의해 상기 질소 이온주입 영역을 질화막으로 형성하여 상기 트렌치 하부의 인접한 반도체 소자들간 상호 도펀트 확산을 방지하는 배리어막으로 형성하는 단계와,
    상기 트렌치 내에 소자분리 절연막을 형성하는 단계
    를 포함하는 반도체소자의 트렌치형 소자분리 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 트렌치를 형성하는 단계는,
    상기 반도체 기판 상에 소자분리영역에서 오픈부를 갖는 패드 절연막을 형성하는 단계와,
    상기 오픈부에 의해 드러난 상기 반도체기판을 식각하여 상기 트렌치를 형성 하는 단계
    를 포함하는 것을 특징으로 하는 반도체소자의 트렌치형 소자분리 방법.
  4. 제 3 항에 있어서,
    상기 배리어막을 형성하는 단계는,
    상기 패드 절연막을 이온주입 마스크로 하여 상기 트렌치 하부의 상기 반도체기판에 질소 이온주입을 실시하는 단계와,
    열 산화 공정으로 상기 트렌치에 라이너 산화막을 형성하고 상기 질소 이온주입된 영역에 질화막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체소자의 트렌치형 소자분리 방법.
  5. 제 4 항에 있어서,
    상기 소자분리 절연막을 형성하는 단계는,
    상기 라이너 산화막이 형성된 트렌치를 갭-필하도록 상기 소자분리 절연막을 증착하는 단계와,
    상기 패드 절연막을 연마 정지층으로 하여 화학기계연마하는 단계와,
    상기 패드 절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 트렌치형 소자분리 방법.
  6. 삭제
  7. 삭제
KR1020030101155A 2003-12-31 2003-12-31 반도체소자의 트렌치 소자분리막 형성 방법 KR100567878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101155A KR100567878B1 (ko) 2003-12-31 2003-12-31 반도체소자의 트렌치 소자분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101155A KR100567878B1 (ko) 2003-12-31 2003-12-31 반도체소자의 트렌치 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050069200A KR20050069200A (ko) 2005-07-05
KR100567878B1 true KR100567878B1 (ko) 2006-04-04

Family

ID=37259634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101155A KR100567878B1 (ko) 2003-12-31 2003-12-31 반도체소자의 트렌치 소자분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100567878B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196729B2 (en) 2013-07-17 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor device having buried channel array and method of manufacturing the same
US9490160B2 (en) 2013-03-04 2016-11-08 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831260B1 (ko) 2006-12-29 2008-05-22 동부일렉트로닉스 주식회사 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490160B2 (en) 2013-03-04 2016-11-08 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US9196729B2 (en) 2013-07-17 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor device having buried channel array and method of manufacturing the same

Also Published As

Publication number Publication date
KR20050069200A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
EP1213757B1 (en) Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same
US5308786A (en) Trench isolation for both large and small areas by means of silicon nodules after metal etching
US6277709B1 (en) Method of forming shallow trench isolation structure
US5294562A (en) Trench isolation with global planarization using flood exposure
JPH09321132A (ja) 半導体装置のトレンチ素子分離方法
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
US6544861B2 (en) Method for forming isolation trench
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
KR100567878B1 (ko) 반도체소자의 트렌치 소자분리막 형성 방법
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US6337279B1 (en) Method of fabricating a shallow trench isolation
KR100365740B1 (ko) 질소확산을이용한트렌치소자분리방법
KR100546722B1 (ko) 반도체 소자 제조 방법
KR100672769B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100567877B1 (ko) 반도체 장치의 소자 분리막 형성 방법
KR20030001941A (ko) 반도체소자의 제조방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR20090063657A (ko) 소자 분리막 형성 방법
KR100455726B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100579973B1 (ko) 반도체 소자의 제조 방법
KR19990048786A (ko) 반도체소자의 소자분리막 형성방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100430582B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee