KR100567129B1 - 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법 - Google Patents

반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법 Download PDF

Info

Publication number
KR100567129B1
KR100567129B1 KR1020010019951A KR20010019951A KR100567129B1 KR 100567129 B1 KR100567129 B1 KR 100567129B1 KR 1020010019951 A KR1020010019951 A KR 1020010019951A KR 20010019951 A KR20010019951 A KR 20010019951A KR 100567129 B1 KR100567129 B1 KR 100567129B1
Authority
KR
South Korea
Prior art keywords
mounting plate
chip mounting
molding
semiconductor package
mold
Prior art date
Application number
KR1020010019951A
Other languages
English (en)
Other versions
KR20020079211A (ko
Inventor
김동석
정유신
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010019951A priority Critical patent/KR100567129B1/ko
Publication of KR20020079211A publication Critical patent/KR20020079211A/ko
Application granted granted Critical
Publication of KR100567129B1 publication Critical patent/KR100567129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 몰딩 공정후에 칩탑재판의 저면에 몰딩수지의 찌꺼기가 끼이는 것을 미연에 방지할 수 있도록 한 구조의 반도체 패키지 제조용 몰딩 금형과 이것을 이용한 반도체 패키지 몰딩 방법에 관한 것이다.
이에, 본 발명은 칩탑재판과 접촉하게 되는 몰딩금형의 하형 표면에 소정 두께의 돌출부를 형성한 구조의 반도체 패키지 제조용 몰딩금형과; 몰딩공정시 칩탑재판의 저면이 상기 하형의 돌출부 표면에 밀착되게 하는 동시에 이 돌출부에 의한 하형의 클램핑력을 더 받게 함으로써, 하형의 돌출부 표면과 칩탑재판의 저면간의 밀착력이 더욱 커지게 되어, 결국 하형의 돌출부 표면과 칩탑재판의 저면 사이의 틈새로 기존과 같이 몰딩 수지가 스며드는 것을 미연에 방지할 수 있게 한 반도체 패키지 몰딩 방법을 제공하고자 한 것이다.
반도체 패키지, 몰딩 금형, 방법, 돌출부, 칩탑재판

Description

반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체 패키지 몰딩 방법{Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same}
도 1a,1b는 본 발명에 따른 반도체 패키지 제조용 몰딩금형과, 이 몰딩금형에 반도체 패키지 제조용 리드프레임이 클램핑된 상태를 나타내는 종단면도로서, 도 1a는 인너리드가 보여지게 단면한 것이고, 도 1b는 타이바가 보여지게 단면한 것이다.
도 2는 본 발명의 반도체 패키지와, 기존의 반도체 패키지가 마더보드에 실장된 상태를 나타내는 비교 단면도,
도 3a,3b는 기존의 반도체 패키지 제조용 몰딩금형과, 이 몰딩금형에 반도체 패키지 제조용 리드프레임이 클램핑된 상태를 나타내는 단면도로서, 도 3a는 인너리드가 보여지게 단면한 것이고, 도 3b는 타이바가 보여지게 단면한 것이다.
도 4는 기존의 반도체 패키지의 불량상태를 설명하기 위한 저면 사시도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 몰딩 금형 12 : 상형
14 : 하형 16 : 돌출부
18 : 칩탑재판 20 : 인너리드(Inner lead)
22 : 반도체 칩 24 : 와이어
26 : 수지 28 : 접착수단
30 : 타이바(Tie bar) 32 : 캐비티(Cavity)
34 : 마더보드(Mother board) 100,200 : 반도체 패키지
본 발명은 반도체 패키지 제조용 몰딩 금형과 이것을 이용한 반도체 패키지 몰딩 방법에 관한 것으로서, 더욱 상세하게는 칩탑재판의 저면이 외부로 노출되며 제조되는 반도체 패키지에 있어서, 몰딩 공정후에 칩탑재판의 저면에 몰딩수지의 찌꺼기가 끼이는 것을 미연에 방지할 수 있도록 한 구조의 반도체 패키지 제조용 몰딩 금형과 이것을 이용한 반도체 패키지 몰딩 방법에 관한 것이다.
최근에 각종 전자통신기기의 소형화에 따라, 반도체 패키지의 제조 추세도 칩의 크기에 가깝게 경박단소화로 제조되는 추세에 있으며, 또한 반도체 칩에서 발생하는 열의 방출을 극대화시킬 수 있는 구조로 제조되고 있다.
여기서, 상기 칩의 크기에 가깝게 소형화로 제조되는 동시에 반도체 칩에서 발생하는 열의 방출을 용이하게 실현할 수 있는 반도체 패키지의 일종을 첨부한 도 3a 및 3b, 도 4를 참조로 설명하면 다음과 같다.
상기 반도체 패키지(200)는 설계에 따라 반도체 패키지 영역이 4×4, 또는 4×5의 배열로 형성된 리드프레임(반도체 칩의 크기에 가까운 크기라 하여, 마이크로 리드프레임(Micro leadframe)이라고도 함)을 이용하여 제조된 것으로서, 이 리드프레임의 칩탑재판(18)의 테두리 저면과, 인너리드(20)(Inner lead)의 안쪽 끝단부 저면은 하프 에칭(Half etching)처리된 구조를 이루고 있다.
이에, 상기 리드프레임의 칩탑재판(18)에 반도체 칩(22)을 접착수단(28)으로 부착하는 공정과; 상기 반도체 칩(22)의 본딩패드와 상기 각각의 인너리드(20)간을 전기적으로 접속시키기 위하여 와이어(24)로 연결하는 공정과; 상기 하프 에칭된 부분을 제외한 칩탑재판(18)의 저면과, 각 리드(20)의 저면을 외부로 노출시키면서 상기 반도체 칩(22)과 와이어(24)등을 수지(26)로 몰딩하는 공정과; 리드프레임의 아우터 리드(Outer lead)와 타이바(30)(Tie bar)등을 펀칭하여 낱개의 반도체 패키지로 싱귤레이션(Singulation)되도록 한 공정등을 거쳐 첨부한 도 4에 나타낸 바와 같은 구조의 반도체 패키지(100)로 제조된다.
이와 같이 제조되는 상기 반도체 패키지의 몰딩공정에 대하여 첨부한 도 3a,3b를 참조로 보다 상세하게 설명하면 다음과 같다.
상기 몰딩공정은 소정 체적 공간의 캐비티(32)(Cavity)가 저면에 형성된 상형(12)과, 평평한 면으로 형성된 하형(14)으로 구성된 몰딩금형(10)을 이용하여 진행된다.
먼저, 상기와 같은 반도체 칩의 부착공정과 와이어 본딩 공정을 마친 리드프레임을 상기 하형(14)의 평평한 표면에 안착시킨 후, 상기 상형(12)을 하방향으로 이동시켜 하형(14)과 클램핑되도록 한다.
이때, 상기 상형(12)과 하형(14)에 의하여 클램핑되는 부분은 리드프레임의 각 아우터리드(미도시됨)와 타이바(30)가 되고, 이 타이바(30)와 연결되어 있는 칩탑재판(18)은 하형(14)의 표면에 그대로 올려진 상태가 된다.
따라서, 상기 상형(12)의 캐비티(32) 공간으로 수지(26)를 소정의 압력으로 공급함에 따라, 상기 반도체 칩(22)과, 와이어(24)와, 각 인너리드(20)와, 칩탑재판(18)등이 몰딩되는 것이다.
이때, 상기 하프 에칭된 부분을 제외한 상기 인너리드(20)의 저면과 상기 칩탑재판(18)의 저면은 몰딩시에 상기 하형(14)의 표면에 밀착된 상태이기 때문에, 몰딩금형(10)으로부터 탈형된 후에도 외부로 노출된 상태가 되는 것이다.
그러나, 상기 반도체 패키지를 탈형시킨 후, 외부로 노출된 칩탑재판의 저면에서 그 테두리 영역에 몰딩수지가 덮여지거나, 끼이게 되는 불량이 발견되고 있다.
이러한 몰딩수지 찌꺼기가 칩탑재판의 저면 테두리에 묻게 되는 이유는 다음과 같다.
도 3a,3b에 도시한 바와 같이, 상기 칩탑재판(18)은 상형(12)의 캐비티(32)와 상하로 일치되며 하형(14)의 표면에 올려진 상태로서, 칩탑재판(18)의 모서리 부분과 일체로 연결된 타이바(30)에만 상형(12)과 하형(14)의 클램핑력이 작용할 뿐, 하형(14)의 표면에 그대로 올려진 상기 칩탑재판(18)에는 클램핑력이 작용되지 않게 된다.
즉, 상기 칩탑재판(18)의 저면은 하형(14)의 표면과 접착하고 있기 때문에 하형(14)의 클램핑력이 작용하게 되지만, 반도체 칩이 부착된 상면쪽은 상형(12)의 캐비티(32)와 일치되어 있을 뿐, 상형(12)의 클램핑력을 받지 못하게 되는 것이다.
비록, 상기 칩탑재판(18)과 일체로 연결된 타이바(30)가 상기 상형(12) 및 하형(14) 사이에 물리면서 클램핑력을 받고 있지만, 칩탑재판(18)에까지 그 클램핑력이 작용하지는 않는다.
따라서, 상기 칩탑재판(18)의 저면과 상기 하형(14)의 표면 사이의 틈새를 따라서, 몰딩시의 수지(26)가 스며들게 되고, 이 스며든 수지(26)는 몰딩금형(10)으로부터 탈형된 후, 외부로 노출된 칩탑재판(18)의 저면에 계속 묻어 있게 되고, 첨부한 도 4에 도시한 바와 같이 칩탑재판(18)의 저면 테두리에 집중적으로 묻어 있게 된다.
이에따라, 소위 디플레쉬(Deflash) 공정이라 하여, 상기 칩탑재판의 저면에 묻은 몰딩수지 찌거기를 제거하는 공정을 실시하게 된다.
그러나, 디플레쉬 공정을 한 번 거치게 되더라도, 몰딩수지 찌거기가 제대로 제거되지 않게 되고, 몰딩수지 찌거기가 제대로 제거되지 않은 상태에서 후공정의 솔더(solder) 도금 공정을 진행하게 되면, 칩탑재판에 솔더 도금이 제대로 되지 않는 문제점이 있다.
특히, 산화 방지를 위한 상기 리드프레임의 솔더 도금 공정에서, 칩탑재판의 저면에 대한 도금이 제대로 되지 않아, 재차 칩탑재판에 끼인 몰딩수지 찌거기를 제거하는 디플레쉬 공정을 반복하여 진행한 후, 다시 솔더 도금라인으로 보내어 도 금을 재실시하는 등 작업상 번거로움이 있어, 작업성을 크게 떨어뜨리게 된다.
이는, 반도체 패키지의 제조 공정상 규정된 사이클 타임(Cycle time)을 증가시키고, 또 다른 불량 요인의 가능성으로 작용할 수 있다.
따라서, 본 발명은 상기와 같은 제반 문제점들을 해결하기 위하여, 칩탑재판과 접촉하게 되는 몰딩금형의 하형 표면에 소정 두께의 돌출부를 형성한 구조의 반도체 패키지 제조용 몰딩금형을 제공하는데 그 목적이 있다.
또한, 본 발명은 몰딩공정시 칩탑재판의 저면이 상기 하형의 돌출부 표면에 밀착되게 하는 동시에 이 돌출부에 의한 하형의 클램핑력을 더 받게 함으로써, 몰딩금형의 하형의 돌출부 표면과 칩탑재판의 저면간의 밀착력이 더욱 커지게 되어, 결국 하형의 돌출부 표면과, 칩탑재판의 저면 사이의 틈새로 기존과 같이 몰딩시의 수지가 스며드는 것을 미연에 방지할 수 있게 한 반도체 패키지 몰딩 방법을 제공하는데 그 목적이 있다.
이하, 본 발명을 첨부도면을 참조로 설명하면 다음과 같다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 제조용 몰딩 금형은:
소정 체적 공간의 캐비티가 저면에 형성된 구조의 상형과, 평평한 표면으로 형성된 구조의 하형으로 구성된 반도체 패키지 제조용 몰딩금형에 있어서,
상기 하형(14)의 표면에 리드프레임의 칩탑재판(18) 저면과 접촉되는 면적에 걸쳐서 돌출부(16)를 일체로 형성한 것을 특징으로 한다.
바람직한 상기 돌출부(16)의 돌출 높이는 2mil 이하 인 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 몰딩 방법은:
캐비티(32)가 저면에 형성된 구조의 상형(12)과, 표면에 돌출부(16)가 형성된 구조의 하형(14)으로 구성된 반도체 패키지 제조용 몰딩금형(10)을 제공하는 단계와; 상기 하형(14)의 표면에 반도체 칩(22) 부착공정과 와이어(24) 본딩 공정을 마친 리드프레임의 칩탑재판(18)을 올려 놓는 동시에 칩탑재판(18)의 저면이 상기 하형(14)의 돌출부(16)에 밀착되게 하는 단계와; 상기 상형(12)을 하형(14)과 클램핑되도록 하방향으로 이동시켜, 상기 리드프레임의 각 외부리드와 타이바(30)가 상기 상형(12)과 하형(14) 사이에 물리면서 클램핑되도록 한 단계와; 상기 상형(12)과 하형(14)간의 클램핑으로 상기 하형(14)의 돌출부(16)에 의하여 칩탑재판(18)의 저면이 위쪽으로 들어 올려지는 동시에 일체로 연결되어 있는 타이바(30)가 칩탑재판(18)쪽을 향하여 상향으로 경사지며 위치되는 단계와; 상기 상형(12)의 캐비티(32)로 몰딩수지(26)를 소정의 압으로 공급하여, 상기 반도체 칩(22)이 실장된 칩탑재판(18)과, 와이어(24)와, 각 인너리드(20)가 몰딩되도록 한 단계로 이루어진 것을 특징으로 한다.
특히, 상기 칩탑재판(18)과 평행한 위치로 있던 타이바(30)가 상향으로 경사지게 되면서, 본래의 평행한 위치로 돌아가려는 탄성복원력을 갖게 되고, 이 타이바(30)의 탄성복원력은 상기 칩탑재판(18)을 밑으로 누르는 힘으로 작용되어, 칩탑 재판(18)의 저면이 상기 돌출부(16)에 더 밀착되는 것을 특징으로 한다.
여기서 본 발명의 실시예를 첨부한 도면을 참조로 하여, 더욱 상세하게 설명하면 다음과 같다.
도 1a,1b는 본 발명에 따른 반도체 패키지 제조용 몰딩금형과, 이 몰딩금형에 반도체 패키지 제조용 리드프레임이 클램핑된 상태를 나타내는 종단면도로서, 도 1a는 인너리드가 보여지게 단면한 도면이고, 도 1b는 타이바가 보여지게 단면한 도면이다.
상기 몰딩 금형(10)은 소정 체적 공간의 캐비티(32)가 저면에 형성된 구조의 상형(12)과, 평평한 표면으로 형성된 구조의 하형(14)으로 구성되어 있다.
특히, 상기 몰딩 금형(10)의 하형(14)의 표면에는 약 2mil의 높이를 갖는 돌출부(16)가 일체로 형성된다.
이때, 상기 하형(14)의 돌출부(16)의 면적은 접촉하게 될 리드프레임의 칩탑재판(18)의 면적과 동일하게 형성하는 것이 바람직하다.
한편, 반도체 패키지 영역이 4×4등의 매트릭스 배열을 갖거나 일방향으로 배열된 형태의 리드프레임을 클램핑할 수 있도록 상기 몰딩 금형(10)의 상형(12)에는 각 반도체 패키지 영역의 몰딩영역과 일치하는 다수의 캐비티(32)가 형성되어 있다.
여기서 상기와 같은 구조로 이루어진 몰딩 금형을 이용하여, 본 발명의 반도체 패키지 몰딩 방법을 설명하면 다음과 같다.
먼저, 상기 몰딩 금형(10)의 하형(14)의 표면에 반도체 칩(22) 부착공정과 와이어(24) 본딩 공정을 마친 리드프레임의 칩탑재판(18)을 올려 놓게 된다.
이때, 상기 칩탑재판(18)의 저면이 상기 하형(14)의 돌출부(16) 표면에 밀착되어진다.
다음으로, 상기 상형(12)과 하형(14)이 서로 밀착되어 클램핑되도록 상기 상형(12)을 하형(14)쪽을 향하여 이동시킴으로써, 상기 리드프레임의 각 외부리드와 타이바(30)가 상기 상형(12)과 하형(14) 사이에 물리면서 클램핑된다.
이어서, 상기 상형(12)과 하형(14)간의 클램핑과 동시에 상기 하형(14)의 돌출부(16)에 의하여 칩탑재판(18)의 저면이 위쪽으로 들어 올려진다.
즉, 약 2mil의 높이의 돌출부(16)에 의하여 상기 칩탑재판(18)도 약 2mil의 높이로 들어 올려지게 된다.
이와 동시에, 상기 칩탑재판(18)과 일체로 연결되어 있는 타이바(30)가 칩탑재판(18)쪽을 향하여 상향으로 경사지며 위치된다.
보다 상세하게는, 상기 칩탑재판(18)와, 이 칩탑재판(18)의 모서리에 일체로 연결되어 있는 상기 타이바(30)는 서로 평행한 위치였지만, 칩탑재판(18)이 약 2mil정도 위쪽으로 들어올려지면서, 타이바(30)가 칩탑재판(18)쪽으로 상향 경사지게 되는 것이다.
이때, 상기 칩탑재판(18)과 평행한 위치로 있던 타이바(30)가 상향으로 경사지게 되면서, 본래의 평행한 위치로 돌아가려는 탄성복원력을 갖게 되고, 이 타이바(30)의 탄성복원력은 일체로 연결되어 있는 상기 칩탑재판(18)을 밑으로 누르는 힘으로 작용되어, 결국 상기 타이바(30)의 탄성복원력에 의하여 칩탑재판(18)의 저 면이 상기 돌출부(16) 표면에 더 밀착될 수 있게 된다.
마지막으로, 상기 상형(12)의 캐비티(32)로 몰딩수지(26)를 소정의 압으로 공급하여, 상기 반도체 칩(22)이 실장된 칩탑재판(18)과, 와이어(24)와, 각 인너리드(20)가 몰딩되도록 한다.
이때, 몰딩수지(26)는 칩탑재판(18)의 저면과 돌출부(16)의 표면 사이의 틈새로 스며들지 않게 되는 바, 그 이유는 몰딩수지(26)의 흐름이 돌출부(16)의 측면에 걸리게 되기 때문이다.
또한, 몰딩수지의 흐름력이 상기 돌출부(16)의 측면에 미리 걸리며 완충되어, 기존에 칩탑재판(18)이 수지의 흐름력에 의하여 틸팅(tilting)되는 것을 방지할 수 있고, 그에따라 기존에 틸팅된 칩탑재판과 하형의 표면 사이의 틈새로 수지가 새어 들어가는 것을 방지할 수 있다.
또한, 타이바(30)의 탄성복원력에 의하여 상기 칩탑재판(18)은 돌출부(16)의 표면에 더욱 밀착된 상태이기 때문에, 몰딩 수지가 상기 칩탑재판(18)의 저면과 돌출부(16)의 표면 사이의 틈새로 침투되지 않게 된다.
이에따라, 칩탑재판의 저면 테두리 부분에 몰딩수지의 찌꺼기가 끼이는 것을 미연에 방지할 수 있는 효과를 얻을 수 있는 것이다.
이와 같은 몰딩 방법으로 제조된 반도체 패키지(100)를 보면, 칩탑재판(18)의 저면이 외부로 노출되되, 첨부한 도에 도시한 바와 같이 2mil정도 들어간 구조가 된다.
여기서, 첨부한 도 2를 참조로, 본 발명의 반도체 패키지와 기존의 반도체 패키지가 마더보드(mother board)에 실장된 상태를 비교하여 설명하면 다음과 같다.
반도체 패키지를 마더보드(24)에 실장하려면, 마더보드의 실장면에 솔더액을 도포하고, 그 위에 반도체 패키지를 실장하는 솔더 조인팅(solder jointing) 방법을 사용하게 된다.
이에, 첨부한 도 2에 도시한 바와 같이, 저면이 평평한 기존의 반도체 패키지(200)에 비하여, 본 발명의 반도체 패키지(100)는 칩탑재판(18)의 저면이 약 2mil 정도 들어간 구조이기 때문에, 이 들어간 부분으로 솔더액이 채워지면서 마더보드(24)와의 결합력을 기존보다 크게 증대시킬 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체 패키지 몰딩 방법에 의하면, 몰딩 금형의 하형의 표면에 칩탑재판이 밀착되는 돌출부를 형성함으로써, 몰딩공정시 칩탑재판의 저면과 돌출부의 표면 사이로 수지가 침투하는 것을 방지할 수 있어, 결국 칩탑재판의 저면 테두리에 몰딩수지의 찌꺼기가 끼이는 현상을 미연에 방지할 수 있게 된다.
또한, 본 발명의 반도체 패키지는 몰딩금형으로부터 탈형한 후에 칩탑재판의 저면이 약 2mil 정도 들어간 구조이기 때문에, 이 들어간 부분으로 솔더액이 채워지면서 마더보드와의 결합력을 기존보다 크게 증대시킬 수 있다.

Claims (4)

  1. 소정 체적 공간의 캐비티가 저면에 형성된 구조의 상형과, 평평한 표면으로 형성된 구조의 하형으로 구성된 반도체 패키지 제조용 몰딩금형에 있어서,
    상기 하형의 표면에 리드프레임의 칩탑재판 저면과 접촉되는 면적에 걸쳐서 돌출부를 일체로 형성한 것을 특징으로 하는 반도체 패키지 제조용 몰딩 금형.
  2. 제 1 항에 있어서, 상기 돌출부의 돌출 높이는 2mil 이하 인 것을 특징으로 하는 반도체 패키지 제조용 몰딩 금형.
  3. 캐비티가 저면에 형성된 구조의 상형과, 표면에 돌출부가 형성된 구조의 하형으로 구성된 반도체 패키지 제조용 몰딩금형을 제공하는 단계와;
    상기 하형의 표면에 반도체 칩 부착공정과 와이어 본딩 공정을 마친 리드프레임의 칩탑재판을 올려 놓는 동시에 칩탑재판의 저면이 상기 하형의 돌출부에 밀착되게 하는 단계와;
    상기 상형을 하형과 클램핑되도록 하방향으로 이동시켜, 상기 리드프레임의 각 외부리드와 타이바가 상기 상형과 하형 사이에 물리면서 클램핑되도록 한 단계와;
    상기 상형과 하형간의 클램핑과 함께 상기 하형의 돌출부에 의하여 칩탑재판의 저면이 위쪽으로 들어 올려지는 동시에 일체로 연결되어 있는 타이바가 칩탑재판쪽을 향하여 상향으로 경사지며 위치되는 단계와;
    상기 상형의 캐비티로 몰딩수지를 소정의 압으로 공급하여, 상기 반도체 칩이 실장된 칩탑재판과, 와이어와, 각 인너리드가 몰딩되도록 한 단계로 이루어진 것을 특징으로 하는 반도체 패키지 몰딩 방법.
  4. 제 3 항에 있어서, 상기 칩탑재판과 평행한 위치로 있던 타이바가 상향으로 경사지게 되면서, 본래의 평행한 위치로 돌아가려는 탄성복원력을 갖게 되고, 이 타이바의 탄성복원력은 상기 칩탑재판을 밑으로 누르는 힘으로 작용되어, 칩탑재판의 저면이 상기 돌출부에 더 밀착되는 것을 특징으로 하는 반도체 패키지 몰딩 방법.
KR1020010019951A 2001-04-13 2001-04-13 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법 KR100567129B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010019951A KR100567129B1 (ko) 2001-04-13 2001-04-13 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010019951A KR100567129B1 (ko) 2001-04-13 2001-04-13 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법

Publications (2)

Publication Number Publication Date
KR20020079211A KR20020079211A (ko) 2002-10-19
KR100567129B1 true KR100567129B1 (ko) 2006-03-31

Family

ID=27701083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019951A KR100567129B1 (ko) 2001-04-13 2001-04-13 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법

Country Status (1)

Country Link
KR (1) KR100567129B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657159B1 (ko) * 2005-04-25 2006-12-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 구조
KR101674537B1 (ko) * 2010-07-23 2016-11-09 해성디에스 주식회사 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577160A (en) * 1978-12-07 1980-06-10 Nec Corp Semiconductor device
JPS6155946A (ja) * 1984-08-27 1986-03-20 Hitachi Chem Co Ltd 半導体類のパツケ−ジ構造
JPH1084055A (ja) * 1996-09-06 1998-03-31 Seiko Epson Corp 半導体装置及びその製造方法
JPH10326800A (ja) * 1997-05-26 1998-12-08 Seiko Epson Corp 半導体装置の製造方法及び半導体製造装置用金型

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577160A (en) * 1978-12-07 1980-06-10 Nec Corp Semiconductor device
JPS6155946A (ja) * 1984-08-27 1986-03-20 Hitachi Chem Co Ltd 半導体類のパツケ−ジ構造
JPH1084055A (ja) * 1996-09-06 1998-03-31 Seiko Epson Corp 半導体装置及びその製造方法
JPH10326800A (ja) * 1997-05-26 1998-12-08 Seiko Epson Corp 半導体装置の製造方法及び半導体製造装置用金型

Also Published As

Publication number Publication date
KR20020079211A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
US6812063B2 (en) Semiconductor package and fabricating method thereof
KR100350759B1 (ko) 볼 그리드 어레이형 반도체 장치 및 그 제조 방법
KR101131353B1 (ko) 반도체 장치
KR100190981B1 (ko) 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임
CN100517682C (zh) 半导体器件及其制造方法
US7456049B2 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
US20030030131A1 (en) Semiconductor package apparatus and method
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
WO2007067998A2 (en) Device and method for assembling a top and bottom exposed packaged semiconductor
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
JPH11191561A (ja) 半導体装置の製造方法
US7354804B2 (en) Method for fabricating lead frame and method of fabricating semiconductor device using the same
KR100567129B1 (ko) 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법
JP2001035961A (ja) 半導体装置及びその製造方法
JPH11176856A (ja) 半導体装置の製造方法
JP2002151531A (ja) 半導体装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP3127104B2 (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
KR100244721B1 (ko) 반도체패키지
JP2002050646A (ja) 半導体装置の製造方法
KR100196289B1 (ko) Mcp (multi chip package) 본딩장치
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
KR100239708B1 (ko) 비엘피 패키지의 제조방법
KR100534171B1 (ko) 반도체 패키지의 와이어 본딩용 클램프 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 14