KR100565894B1 - 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법 - Google Patents

3족 질화물 반도체 발광소자의 활성층을 제어하는 방법 Download PDF

Info

Publication number
KR100565894B1
KR100565894B1 KR1020050060807A KR20050060807A KR100565894B1 KR 100565894 B1 KR100565894 B1 KR 100565894B1 KR 1020050060807 A KR1020050060807 A KR 1020050060807A KR 20050060807 A KR20050060807 A KR 20050060807A KR 100565894 B1 KR100565894 B1 KR 100565894B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
quantum well
well layer
light emitting
Prior art date
Application number
KR1020050060807A
Other languages
English (en)
Inventor
박은현
유태경
Original Assignee
(주)룩셀런트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)룩셀런트 filed Critical (주)룩셀런트
Priority to KR1020050060807A priority Critical patent/KR100565894B1/ko
Priority to US11/988,495 priority patent/US20090321713A1/en
Priority to PCT/KR2005/003470 priority patent/WO2007004768A1/en
Application granted granted Critical
Publication of KR100565894B1 publication Critical patent/KR100565894B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판; 그리고, 기판 위에 성장되는 복수개의 질화물 반도체층들로서 제1 전극이 전기적으로 접촉되는 제1 질화물 반도체층, 제2 전극이 전기적으로 접촉되는 제2 질화물 반도체층, 그리고 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층들;을 포함하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법에 있어서, 활성층이 양자우물층과 장벽층이 교대로 적층된 구조를 가지며, 양자우물층이 n개(n은 n≥2인 정수)로 구성되고, 활성층의 위로부터 i번째(i는 1≤i≤n인 정수) 양자우물층이 밴드갭 에너지(Ei)를 가지며, j번째(j는 1≤j≤n-1인 정수) 양자우물층의 아래에 접하도록 놓이는 장벽층에 도핑을 행하여, k번째(k는 j+1부터 n까지의 정수) 양자우물층의 밴드갭 에너지(Ek)에 해당하는 파장의 빛이 k번째 양자우물층으로부터 발광되는 것을 억제시키는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법을 제공한다.
질화물 반도체, 발광소자, 활성층, 양자우물층, 장벽층, 도핑

Description

3족 질화물 반도체 발광소자의 활성층을 제어하는 방법{METHOD OF CONTROLLING ACTIVE LAYER OF Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}
도 1은 종래의 3족 질화물 반도체 발광소자를 설명하기 위한 단면도,
도 2는 본 발명을 설명하기 위해 사용된 활성층의 일 예를 설명하기 위한 도면,
도 3은 본 발명에 따른 샘플 1-4를 설명하기 위한 도면,
도 4는 본 발명에 따른 샘플 1-4번의 스펙트럼 측정 결과를 나타내는 도면,
도 5는 본 발명에 따른 샘플 5-6을 설명하기 위한 도면,
도 6은 본 발명에 따른 샘플 5-6 및 비교 샘플 1-2의 스펙트럼 측정 결과를 나타내는 도면,
도 7은 본 발명에 따른 실시예 1을 설명하는 도면.
본 발명은 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법에 관한 것으로, 특히 활성층중 선택된 장벽층(들)에 도핑을 행함으로써 홀 장벽을 형성하여 의도된 우물층(들)에서 주요 발광이 일어나게 하는 것에 관한 것이다.
여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소로 된 물질이나 이러한 물질로 된 반도체층이 포함되는 것을 배제하지 않는다.
도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 도면으로서, 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), 적어도 p형 질화물 반도체층(500)과 활성층(400)이 메사식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(800)을 포함한다.
기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.
기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.
버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위 에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.
n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.
활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.
p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.
p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.
한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 p측 전극(600)을 사용하는 발광소자를 플립칩(flip chip)이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 개시되어 있다.
p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극(800)을 Ti과 Al으로 구성한 기술이 개시되어 있으며, 미국특허 제5,652,434호에는 투광성 전극의 일부가 제거되어 p측 본딩 패드가 p형 질화물 반도체층에 직접 접하는 기술이 개시되어 있다.
일반적으로 발광소자는 활성층을 구성하는 양자우물층(들)에서 전자와 홀의 결합을 통해 전기 에너지가 광 에너지로 변환됨으로써 발광을 하게 된다. 이 때 전자와 홀의 결합이 얼마나 효율적으로 일어나는지가 발광소자의 내부양자효율 (internal quantum efficiency)을 결정하게 된다.
3족 질화물 반도체 발광소자의 경우에, 다른 화합물 반도체와 비교할 때, 홀의 이동도(Mobility;10-20)가 전자의 이동도(Mobility: 200-500)에 비해 현저히 낮으며, 따라서 활성층에서의 홀의 이동도가 발광소자의 성능에 큰 영향을 미치게 된다.
초기 3족 질화물 발광소자의 제작에 있어서 p형을 구현하는 것이 매우 어려운 과제였으며, 전술한 바와 같이 열처리 방법 또는 전자빔 조사 방법 등에 의해서 마그네슘(Mg)과 결합된 수소기(H)를 제거함으로써 p형 GaN가 구현이 되었고, 본원인에 의해 하이드라진(Hydrazine)계 소스를 이용하여 수소기(H)를 제거함으로써 p형 GaN를 얻는 방법이 제시된 바 있다.
위와 같이 여러가지 방법으로, 3족 질화물 반도체 발광소자에 있어 p형 GaN를 얻는 것이 제시되었지만, 1018이상의 홀 농도를 가지는 p형 GaN를 얻는데는 어려움이 따른다.
또한 홀의 이동도(Mobility)는 10-20으로 전자의 이동도(200-500)에 비해서 매우 낮다. 이동도와 전도도는 정비례 관계에 있으므로 홀의 이동도가 낮다는 것은 홀에 의한 전기 전도도가 그 만큼 낮다는 것을 의미한다. 따라서 3족 질화물 반도체 발광소자에 있어서 홀에 의한 전기 전도도가 낮아 p형 층에 의한 발광소자 저항률이 n형 층에 비해서 매우 크게 된다.
본 발명자들은 이러한 3족 질화물 반도체 발광소자 특성중의 하나인 낮은 홀 이동도가 발광소자에 주는 영향을 연구하던 중 매우 흥미로운 결과를 얻었으며, 이 현상을 이용할 시 3족 질화물 반도체 발광소자의 발광특성을 개선할 수 있음을 확인할 수 있었다.
상기 연구의 결과를 바탕으로, 본 발명은 활성층중 선택된 장벽층(들)에 도핑을 행함으로써, 특정 우물층(들)에서 발광이 억제되도록 하는, 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 활성층중 선택된 장벽층(들)에 도핑을 행함으로써 홀 장벽(층)을 형성하여 의도된 우물층(들)에서 주요 발광이 일어나도록 하여 발광 특성을 개선한, 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 활성층에서 발광하는 우물층을 선택적으로 조절할 수 있는 기술을 제공함으로써 향후 다양한 응용에 사용이 가능한, 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법을 제공하는 것을 목적으로 한다.
이를 위해, 본 발명은 기판; 그리고, 기판 위에 성장되는 복수개의 질화물 반도체층들로서 제1 전극이 전기적으로 접촉되는 제1 질화물 반도체층, 제2 전극이 전기적으로 접촉되는 제2 질화물 반도체층, 그리고 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층들;을 포함하는 3족 질화물 반도체 발광소 자의 활성층을 제어하는 방법에 있어서, 활성층이 양자우물층과 장벽층이 교대로 적층된 구조를 가지며, 양자우물층이 n개(n은 n≥2인 정수)로 구성되고, 활성층의 위로부터 i번째(i는 1≤i≤n인 정수) 양자우물층이 밴드갭 에너지(Ei)를 가지며, j번째(j는 1≤j≤n-1인 정수) 양자우물층의 아래에 접하도록 놓이는 장벽층에 도핑을 행하여, k번째(k는 j+1부터 n까지의 정수) 양자우물층의 밴드갭 에너지(Ek)에 해당하는 파장의 빛이 k번째 양자우물층으로부터 발광되는 것을 억제시키는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법을 제공한다.
또한 본 발명은 기판; 그리고, 기판 위에 성장되는 복수개의 질화물 반도체층들로서 제1 전극이 접촉되는 제1 질화물 반도체층, 제2 전극이 접촉되는 제2 질화물 반도체층, 그리고 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층들;을 포함하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법에 있어서, 활성층이 양자우물층과 장벽층이 교대로 적층된 구조를 가지며, 양자우물층이 n개(n은 n≥2인 정수)로 구성되고, 활성층의 위로부터 i번째(i는 1≤i≤n인 정수) 양자우물층이 밴드갭 에너지(Ei)를 가지며, j번째(j는 1≤j≤n-1인 정수) 양자우물층의 아래에 접하도록 놓이는 장벽층에 도핑을 행하여, 1번째 양자우물층부터 j번째 양자우물층으로부터의 발광이 발광소자의 발광의 거의 대부분을 차지하도록 하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법을 제공한다.
또한 본 발명은 장벽층의 도핑을 통해 발광하는 양자우물층을 선택함으로써, 보다 손쉽게 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법을 제공한다. 즉, 선택된 양자우물층(들)에서 발광의 거의 대부분이 이루어지므로, 선택된 양자우물층(들)에 대해서만 조작을 가함으로써 발광소자의 특성을 개선할 수 있는 길을 열게 된다.
또한 본발명은 j번째(j는 1≤j≤n-1인 정수) 양자우물층과 1번째 양자우물층 사이의 간격이 j번째(j는 1≤j≤n-1인 정수) 양자우물층과 n번째 양자우물층 사이의 간격보다 크지 않은 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법을 제공한다. 이를 통해 활성층의 중앙에 위치하는 주요 발광 영역을 활성층의 위쪽에 위치하는 양자우물층(들)으로 이동시킬 수 있게 된다.
이하, 본 발명을 보다 상세히 설명한다.
본 발명에서는 다중양자우물층 구조의 활성층에 있어서 각 우물층의 역할 및 발광의 기여도를 알아보기 위해서 도 2에 나타나 있는 것과 같이 다섯 개의 우물층을 가지는 활성층을 구성하였으며, 전도 대역(conduction band)과 가전자 대역(valence band)의 밴드갭 에너지가 도시되어 있다. p형 GaN층 측으로부터(도 2에서 p-side) 시작하여 n측(도 2에서 n-side)으로 우물층을 W로 장벽층을 B로 표시하였으며, 각각의 우물층(W:1,W:2,W:3,W:4,W:5)과 장벽층(B:1,B:2,B:3,B:4,B:5,B:6)을 도 2에 나타난 것과 같이 p측으로부터 순차적으로 번호를 부여하였다.
각 우물층들(W:1,W:2,W:3,W:4,W:5)의 특성을 분간하기 위해서 도 3에 나타나 있는 것과 같이 다양한 샘플로 활성층의 우물층을 구성하였다. 우물층의 두께는 약 30A이며 장벽층의 두께는 약 100A으로 구성하였다.
샘플 1의 경우 제 1번 우물층인 W:1의 밴드갭을 약 450nm로 하고 나머지 우물층들(W:2 ~ W:5)의 파장을 약 470nm로 구성하였다.
샘플 2의 경우 제 1번과 제 2번 우물층인 W:1, W:2의 밴드갭을 약 450nm로 하고 나머지 우물층들(W:3 ~ W:5)의 파장을 약 470nm로 구성하였다.
샘플 3의 경우 제 1번과 제 2번, 제 3번 우물층인 W:1, W:2, W:3의 밴드갭을 약 450nm로 하고 나머지 우물층들(W:4 ~ W:5)의 파장을 약 470nm로 구성하였다.
샘플 4의 경우 제 1번과 제 2번, 제 3번, 제 4번 우물층인 W:1, W:2, W:3, W:4의 밴드갭을 약 450nm로 하고 나머지 우물층(W:5)의 파장을 약 470nm로 구성하였다.
샘플 1-4를 이용하여 도 1과 같이 일반적인 3족 질화물 반도체 발광소자의 제작법에 따라 발광소자를 제작한 후 각 소자에 20mA의 전류를 주입한 후 그 각 샘플에서 발광되는 빛의 스펙트럼을 도 4와 같이 측정하였다. 위와 같은 샘플 set을 구성한 이유는 p측으로부터 순차적으로 파장이 다른 우물층을 형성하여 발광의 중심이 어떻게 이동하는지를 관찰하기 위함이다. 파장에 따라서 우물층들의 효율이 달라질 수 있으므로, 파장이 가능한 근접하면서도 스펙트럼상에서 그 파장의 분리 관찰을 고려하여, 450nm와 470nm의 2가지 파장의 우물층을 이용하였다.
측정은 p측을 통하여 발광되는 빛의 파장을 스펙트로미터(Spectrometer)를 이용하여 측정하였다.
샘플 1.
도 3과 같이 샘플 1은 마지막 우물층이 450nm, 나머지는 470nm로 구성되어 있다. 소자를 제작하여 샘플 1의 스펙트럼을 측정한 결과 도 4에 나타난 것과 같이 470nm의 파장만 측정이 되고 450nm의 파장의 빛은 매우 낮거나 측정이 되지 않았다. 이는 마지막 우물층(W:1)에서의 발광이 매우 미약하다는 것을 보여주고 있다.
샘플 2.
도 3과 같이 샘플 2는 마지막 2개의 우물층이 450nm, 나머지는 470nm로 구성되어 있다. 소자를 제작하여 샘플 2의 스펙트럼을 측정한 결과 도 4에 나타난 것과 같이 470nm의 파장이 주 피크(main peak)로 측정되고, 450nm쪽에 쇼율더(shoulder)가 있는 것을 확인할 수 있다. 쇼율더(shoulder) 부분은 샘플 1과 비교해 보면 더 확실히 알 수 있다. 이는 마지막 2번째 우물층(W:2)이 발광에 기여하나 그 발광의 세기가 주 피크(main peak)와 비교하면 미약하다는 것을 보여주고 있다.
샘플 3.
도 3과 같이 샘플 3은 마지막 3개의 우물층이 450nm, 나머지 2개의 우물층이 470nm로 구성되어 있다. 소자를 제작하여 샘플 3의 스펙트럼을 측정한 결과 도 4에 나타난 것과 같이 450nm쪽에 주 피크(main peak)가 나오고 470nm 부분에서는 발광이 미약하게 일어남을 약한 쇼율더(shoulder) 부분으로 확인할 수 있다. 샘플 4와 비교하면 약한 쇼율더(shoulder) 부분을 확인할 수 있다.
샘플 4.
도 3과 같이 샘플 4는 마지막 4개의 우물층이 450nm, 나머지 1개의 우물층이 470nm로 구성되어 있다. 소자를 제작하여 샘플 4의 스펙트럼을 측정한 결과 도 4에 나타난 것과 같이 450nm쪽에 주 피크(main peak)가 나오고 470nm 부분에서는 발광이 거의 일어나지 않음을 확인할 수 있다. W:5 우물층은 발광에 기여를 하지 못함을 알 수 있다.
샘플 1에서 4번까지의 측정 결과를 분석하면 마지막에서 3번째 우물층(W:3)이 발광에 주요한 역할을 함을 알 수 있으며 4번째(W:4)와 5번째(W5)는 발광에 거의 기여하지 못함을 알 수 있다.
이 현상에 대한 추정되는 원인으로는 3족 질화물 반도체 발광소자의 홀의 매우 낮은 이동도를 들 수 있다. 홀의 이동도가 낮아 홀이 W:4, W:5에 다다르기 전에 전자와 주요 결합이 이루어짐을 추정할 수 있다.
주요 발광부가 W:2 또는 W:1에서 일어나지 않고 W:3에서 일어나는 이유로는 n측으로부터 유입된 이동도는 홀에 비해서 매우 크지만 우물층과 장벽층 사이에 형성되는 전자 스파이커 장벽(electron spike barrier)에 의해 발생하는 전자 진로 장애를 전자가 겪는 것이 그 원인의 하나가 될 수 있다. 따라서 활성층의 앞부분에 위치하는 우물층(W:1, W:2)은 발광에 거의 기여를 하지 못하게 된다.
위 실험을 통해 활성층 중간에 약한 홀 장벽을 형성하면 질화물 반도체의 낮은 홀 이동도 특성 때문에 홀을 쉽게 특정 우물층(들)에 갇히게 할 수 있을 것이라는 아이디어를 발상하게 되었다. 이렇게 되면 활성층에서 의도적으로 특정 우물층(들)에서 주요 발광이 일어나게 함으로써 발광소자의 특성 개선 및 향후 질화물 발광소자에 다양하게 응용될 수 있는 중요한 기술로 판단된다. 위 아이디어를 검증하기 위해 샘플 5와 샘플 6을 제작하였다.
샘플 5.
샘플 2에서 세번째 장벽층(B:3)에 실리콘 도핑을 실시하였다. 도핑 농도는 약 5*1017에서 1*1018으로 하였다. 도 5에 나타나 있듯이 B:3을 홀 장벽층으로 사용하기 위함이다.
샘플 6.
샘플 1에서 두번째 장벽층(B:2)에 실리콘 도핑을 실시하였다. 도핑 농도는 약 5*1017에서 1*1018으로 하였다. 도 5에 나타나 있듯이 B:2를 홀 장벽층으로 사용하기 위함이다.
실리콘 도핑을 통해 홀 장벽(층)을 형성하면 질화물 반도체의 홀 이동도가 매우 낮기 때문에 쉽게 홀의 진로에 장벽을 형성하여 활성층에서 주요 발광 우물층(들)을 의도적으로 조절할 수 있을 거라는 예측하에 샘플 5,6을 이용하여 발광소자를 제작하였다. 발광소자의 모양 및 제조방법은 앞에서 실시한 샘플 1-4의 경우와 동일하게 진행하였다. 도 6에 샘플들의 측정된 스펙트럼이 나타나 있다.
샘플 5.
도 5와 같이 샘플 5는 마지막 두 우물층이 450nm, 나머지는 470nm로 구성되어 있으며 세 번째 장벽층이 실리콘으로 도핑되어 있다. 소자를 제작하여 샘플 5의 스펙트럼을 측정한 결과 도 6에 나타난 것과 같이 450nm 파장만이 측정되고 470nm 파장의 빛은 거의 측정되지 않았다. 이는 샘플 2와 동일한 구조이나 단지 세번째 장벽층에 실리콘 도핑이 되어 있다는 점에 차이가 있을 뿐이다. 그러나 샘플 2는 470nm에서 주요 발광이 일어났으나 샘플 5는 450nm에서 주요 발광을 보이고 있다. 이 결과는 앞에서 예측한 바와 같이 세 번째 장벽층이 실리콘 도핑으로 에너지 밴드 모양이 변하면서 홀 장벽이 형성되었고, 홀의 이동도가 매우 낮아 홀이 쉽게 세번째 우물층에 갇혔기 때문이다. 두번째 우물층과 첫 번째 우물층은 450nm 파장의 에너지 밴드를 가지고 있으므로 450nm에서 주요 발광이 일어난 것으로 판단이 된다.
샘플 6.
샘플 5의 결과를 더욱 확실히 체크해 보기 위해서 샘플 6을 제작하였다.
도 5와 같이 샘플 6은 마지막 우물층이 450nm, 나머지는 470nm로 구성되어 있으며 두 번째 장벽층이 실리콘으로 도핑되어 있다. 소자를 제작하여 샘플 6의 스펙트럼을 측정한 결과 도 6에 나타난 것과 같이 450nm 파장만이 측정되고 470nm 파장의 빛은 거의 측정되지 않았다. 이는 샘플 1과 동일한 구조이나 단지 두번째 장벽층에 실리콘 도핑이 되어 있다는 점에서 차이가 있을 뿐이다. 그러나 샘플 1은 470nm에서 주요 발광이 일어났으며 450nm에서는 발광을 보이지 않았으나 샘플 6은 450nm에서 주요 발광을 보이고 오히려 470nm에서는 발광을 보이지 않았다. 이 결과는 앞에서 예측한 바와 같이 두 번째 장벽층이 실리콘 도핑으로 에너지 밴드 모양이 변하면서 홀 장벽(층)이 형성되었고, 홀의 이동도가 매우 낮아 홀이 쉽게 첫번째 우물층에 갇혔기 때문이다. 첫번째 우물층은 450nm 파장의 에너지 밴드를 가지고 있으므로 450nm에서 주요 발광이 일어난 것으로 판단이 된다.
샘플 5와 샘플 6의 결과를 요약하면 다음과 같다.
선택된 장벽층(들)에 도핑을 하여 n형을 형성하면 이로 홀 장벽(층)을 형성할 수 있다. 질화물 반도체의 낮은 홀 이동도 때문에 홀 장벽(층)으로 인하여 홀이 쉽게 홀 장벽(층)이 형성되어 있는 앞 우물층(들)에 갇히게 되고 결과적으로 선택된 우물층(들)에서 주요 발광이 일어나게 된다. 샘플 5와 샘플 6의 결과로 위의 내용이 실험적으로 증명되었다. 향후 이 기술을 이용하여 선택된 우물층에서 주요 발광이 일어나게 함으로써 발광특성을 개선할 수 있음을 물론 이 기술이 다양하게 응용될 수 있으리라 생각된다.
기존에도 장벽층에 실리콘 도핑을 하는 기술이 사용되고 있으나 장벽층에 실리콘 도핑을 하는 이유는 전자의 이동을 원활히 하여 소자의 동작전압을 내리거나 아주 약한 도핑으로 박막의 품질을 개선하기 위함이었다. 본 연구진은 본 발명을 통해 최초로 n형 도핑으로 활성층의 선택적 발광을 가능하게 하는 기술을 개발하였다.
이하, 실시예를 들어 설명을 한다.
실시예 1.
사파이어 또는 SiC 등의 기판(70)위에 성장의 씨앗으로 역할하는 버퍼층 내지는 씨앗(seed)층(71), n형 질화물 반도체층(72), 질화물 반도체로 된 양자 우물층들 및 양자 장벽층들로 이루어진 활성층(73), p형 질화물 반도체층(74)을 차례로 적층하여 발광소자를 구성한다. 필요에 따라서 각 층들은 다시 세부층들을 포함할 수 있다. 식각된 n형 질화물 반도체층(72) 위에 n측 전극(18)이 형성되고, p형 질화물 반도체층(74) 위에 p측 전극(17) 및 p측 본딩 패드(15)가 형성되어 있고, 이 들의 위에 보호막(16)이 형성되어 있다. SiC 기판이 사용되는 경우 n측 전극(18)은 기판(70)의 아래에 형성될 수 있다.
활성층은 p형 질화물 반도체층(74)으로부터 시작하여 장벽층(B:1), 우물층(W:1)이 순차적으로 적층되어 있으며 우물층은 W:1부터 시작하여 n번째 우물층 W:n까지 번호가 부여되며, 장벽층은 B:1부터 시작하여 m번째 장벽층 W:m까지 번호가 부여된다.
물론 장벽층은 필요에 따라서 2층 이상의 다중층으로 구성될 수 있으며 여기서 기술한 B:i라는 것은 장벽층이 다중층으로 구성이 되었을 경우 다중층 전부를 의미한다.
p측으로부터 시작하여 1~j번째 우물층에서 적어도 70-80% 이상(이 수치는 정확한 계산에 의한 값이 아니며, 도 4 및 도 6의 스펙트럼을 통해서 설정한 최소한의 추측치를 의미한다는 것을 당업자는 이해하여야 한다. 실제로 도 4 및 도 6의 경우에 90% 이상의 빛이 선택된 양자우물층(들)에서 발광되고 있음을 알 수 있다.)의 주요 발광이 일어나게 하고자 하면 (j+1)번째 장벽층(p측과 접하는 활성층이 장벽층일 경우) 또는 j번째 장벽층(p측과 접하는 활성층이 우물층일 경우)에 Si,C,Ge,Sn 등의 n형 도펀트로 도핑을 하면 홀 장벽(층)이 형성되고 질화물 반도체의 홀 이동도가 매우 낮으므로 발광부를 1~j번째로 제한할 수 있게 된다. 만일 j가 1일 경우 위의 방법을 사용하면 극단적으로 마지막 우물층에서만 발광소자의 전체 발광의 적어도 70-80% 이상을 발광하는 특성을 얻을 수 있게 된다.
이 때 우물층의 두께는 5옹그스트롱에서 50옹그스트롱의 값을 가질 수 있으 며 장벽층은 30옹그스트롱에서 500옹그스트롱의 값을 가질 수 있다. 장벽층의 두께를 30옹그스트롱 이상으로 하는 이유는 너무 얇을 경우 장벽층이 이루어져도 홀이 쉽게 터널링을 할 수 있기 때문이다. 이 경우 홀이 쉽게 다음 우물층으로 이동하면서 의도한 대로 선택적 우물층(들)에서 주요 발광을 하기가 어렵게 된다. 장벽층이 500A이상으로 되면, 박막의 품질이 나빠질 수 있다.
도핑농도는 5*1016에서 9*1019까지의 값을 가질 수 있다. 5*1016이하일 경우 홀 장벽(층)을 형성하기가 어려우며, 9*1019이상이 되면 장벽층의 박막의 품질이 나빠지면서 소자의 성능이 급격히 나빠질 수 있다.
실시예 2.
실시예 1에서 p측으로부터 시작하여 1~j번째 우물층에서 적어도 70-80% 이상의 주요 발광이 일어나게 하고자 하면 (j+1)번째 장벽층(p측과 접하는 활성층이 장벽층일 경우) 또는 j번째 장벽층(p측과 접하는 활성층이 우물층일 경우)으로부터 시작하여 f번째(j<f≤m, m은 총장벽층의 개수) 장벽층까지 Si, C, Ge, Sn 등의 n형 도펀트로 도핑을 하여 홀 장벽(층)을 형성하는 방법. 이 경우 f번째 장벽층까지의 도핑으로 전자의 장벽이 낮아지면서 전자의 이동이 원활해져 보다 더 선택된 우물층(들)에서의 발광 효율을 증가시킬 수 있게 된다.
실시예 3.
실시예 1에서 p측으로부터 시작하여 1~j번째 우물층에서 적어도 70-80% 이상의 주요 발광이 일어나게 하고자 하면 (j+1)번째 장벽층(p측과 접하는 활성층이 장벽층일 경우) 또는 j번째 장벽층(p측과 접하는 활성층이 우물층일 경우)에는 반드시 도핑을 하고 이로부터 f번째(j<f≤m, m은 총장벽층의 개수) 장벽층까지 어느 한 층이상의 장벽층에 Si, C, Ge, Sn 등의 n형 도펀트로 도핑을 하여 홀 장벽(층)을 형성하는 방법. 이 경우도 도핑된 장벽층의 전자의 장벽이 낮아지면서 전자의 이동이 원활해져 보다 더 선택된 우물층(들)에서의 발광 효율을 증가시킬 수 있게 된다.
실시예 4.
실시예 1-3에서 도핑되는 장벽층의 두께가 30옹그스트롱 이상일 경우 도핑되는 장벽층에 있어서 30옹그스트롱 이상으로 부분적으로 도핑을 하는 방법. 예를 들어, 장벽층의 두께가 100옹그스트롱일 경우 특정 장벽층에 도핑을 할 경우 장벽층에 부분적으로 30옹그스트롱 이상 100옹그스트롱 이하로 도핑하는 방법을 의미한다. 이 때 부분적이라 함은 장벽층 내에서 도핑되는 위치가 상관없다는 것을 의미한다. 즉 부분적으로 30옹그스트롱 이상이라는 말은 장벽층 내에서 부분적으로 도핑된 두께의 합이 30옹그스트롱 이상이라는 의미이다.
실시예 5.
실시예 1-4에 있어서 장벽층이 조성이 다른 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 다중층으로 구성이 되어 있는 경우.
본 발명에 의하면, 활성층중 선택된 장벽층(들)에 도핑을 행함으로써, 특정 우물층(들)에서 발광이 억제되도록 하고, 홀 장벽을 형성하여 의도된 우물층(들)에서 주요 발광이 일어나도록 하여 3족 질화물 반도체 발광소자의 발광특성을 개선할 수 있게 된다.
또한 본 발명에 의하면, 활성층에서 발광하는 우물층을 선택적으로 조절할 수 있는 기술을 제공함으로써 향후 질화물 발광소자에 다양하게 응용될 수 있는 중요한 기술적 바탕을 제공할 수 있게 된다.

Claims (10)

  1. 기판; 그리고, 기판 위에 성장되는 복수개의 질화물 반도체층들로서 제1 전극이 전기적으로 접촉되는 제1 질화물 반도체층, 제2 전극이 전기적으로 접촉되는 제2 질화물 반도체층, 그리고 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층들;을 포함하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법에 있어서,
    활성층이 양자우물층과 장벽층이 교대로 적층된 구조를 가지며, 양자우물층이 n개(n은 n≥2인 정수)로 구성되고, 활성층의 위로부터 i번째(i는 1≤i≤n인 정수) 양자우물층이 밴드갭 에너지(Ei)를 가지며,
    j번째(j는 1≤j≤n-1인 정수) 양자우물층의 아래에 접하도록 놓이는 장벽층에 도핑을 행하여, k번째(k는 j+1부터 n까지의 정수) 양자우물층의 밴드갭 에너지(Ek)에 해당하는 파장의 빛이 k번째 양자우물층으로부터 발광되는 것을 억제시키는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  2. 제 1 항에 있어서, j번째(j는 1≤j≤n-1인 정수) 양자우물층의 아래에 접하도록 놓이는 장벽층에 도핑을 행하여, 홀 장벽층을 형성함으로써, k번째(k는 j+1부터 n까지의 정수) 양자우물층의 밴드갭 에너지(Ek)에 해당하는 파장의 빛이 k번째 양자우물층으로부터 발광되는 것을 억제시키는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  3. 제 1 항에 있어서, j번째(j는 1≤j≤n-1인 정수) 양자우물층의 아래에 접하도록 놓이는 장벽층에 행해지는 도핑은 n형 도핑인 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  4. 제 1 항에 있어서, j번째(j는 1≤j≤n-1인 정수) 양자우물층의 아래에 접하도록 놓이는 장벽층에 도핑을 행하는 것에 더하여, 이 도핑된 장벽층 아래에 놓이는 적어도 하나의 장벽층에 도핑을 행함으로써 k번째(k는 j+1부터 n까지의 정수) 양자우물층의 밴드갭 에너지(Ek)에 해당하는 파장의 빛이 k번째 양자우물층으로부터 발광되는 것을 억제시키는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  5. 제 1 항에 있어서, j번째(j는 1≤j≤n-1인 정수) 양자우물층과 1번째 양자우물층 사이의 간격은 j번째(j는 1≤j≤n-1인 정수) 양자우물층과 n번째 양자우물층 사이의 간격보다 크지 않은 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  6. 제 1 항에 있어서, 양자우물층이 5A이상 50A이하의 두께를 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  7. 제 1 항에 있어서, 장벽층이 30A이상 500A이하의 두께를 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  8. 제 3 항에 있어서, 도핑되는 장벽층은 5*1016이상 9*1019이하의 도핑농도를 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  9. 제 3 항에 있어서, n형 도펀트는 Si, C, Ge, Sn으로 이루어지는 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
  10. 제 7 항에 있어서, 장벽층은 부분적으로 도핑되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법.
KR1020050060807A 2005-07-06 2005-07-06 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법 KR100565894B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050060807A KR100565894B1 (ko) 2005-07-06 2005-07-06 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법
US11/988,495 US20090321713A1 (en) 2005-07-06 2005-10-18 Method of controlling active layer of iii-nitride semiconductor light emitting device
PCT/KR2005/003470 WO2007004768A1 (en) 2005-07-06 2005-10-18 Method of controlling active layer of iii-nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060807A KR100565894B1 (ko) 2005-07-06 2005-07-06 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법

Publications (1)

Publication Number Publication Date
KR100565894B1 true KR100565894B1 (ko) 2006-03-31

Family

ID=37180095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060807A KR100565894B1 (ko) 2005-07-06 2005-07-06 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법

Country Status (3)

Country Link
US (1) US20090321713A1 (ko)
KR (1) KR100565894B1 (ko)
WO (1) WO2007004768A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143275B1 (ko) 2010-08-23 2012-05-08 한국산업기술대학교산학협력단 전자 소모층을 갖는 반도체 광소자 구조 및 그 제조 방법
KR20130010384A (ko) * 2011-07-18 2013-01-28 엘지이노텍 주식회사 발광소자
CN111834498A (zh) * 2019-04-19 2020-10-27 开发晶照明（厦门）有限公司 发光二极管的外延发光结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005048196B4 (de) * 2005-07-29 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
JP6081709B2 (ja) 2011-03-25 2017-02-15 エルジー イノテック カンパニー リミテッド 発光素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075743A (en) 1989-06-06 1991-12-24 Cornell Research Foundation, Inc. Quantum well optical device on silicon
JPH10200214A (ja) 1997-01-16 1998-07-31 Nec Corp ｐ型ドーパント材料拡散防止層付き窒化ガリウム系発光素子
KR20010077971A (ko) * 2000-02-08 2001-08-20 이형도 질화물 반도체 발광 소자
JP2001298215A (ja) 2000-04-14 2001-10-26 Nichia Chem Ind Ltd 発光素子
US20050045895A1 (en) 2001-05-30 2005-03-03 Emerson David Todd Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
DE69126152T2 (de) * 1990-02-28 1997-11-13 Toyoda Gosei Kk Lichtemittierende Halbleitervorrichtung mit Gallium-Nitrid-Verbindung
JP3160914B2 (ja) * 1990-12-26 2001-04-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
DE69433926T2 (de) * 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
EP0926744B8 (en) * 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
JP3719047B2 (ja) * 1999-06-07 2005-11-24 日亜化学工業株式会社 窒化物半導体素子
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
TW488088B (en) * 2001-01-19 2002-05-21 South Epitaxy Corp Light emitting diode structure
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
US6833564B2 (en) * 2001-11-02 2004-12-21 Lumileds Lighting U.S., Llc Indium gallium nitride separate confinement heterostructure light emitting devices
KR100476567B1 (ko) * 2003-09-26 2005-03-17 삼성전기주식회사 질화물 반도체 소자
US7323721B2 (en) * 2004-09-09 2008-01-29 Blue Photonics Inc. Monolithic multi-color, multi-quantum well semiconductor LED

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075743A (en) 1989-06-06 1991-12-24 Cornell Research Foundation, Inc. Quantum well optical device on silicon
JPH10200214A (ja) 1997-01-16 1998-07-31 Nec Corp ｐ型ドーパント材料拡散防止層付き窒化ガリウム系発光素子
KR20010077971A (ko) * 2000-02-08 2001-08-20 이형도 질화물 반도체 발광 소자
JP2001298215A (ja) 2000-04-14 2001-10-26 Nichia Chem Ind Ltd 発光素子
US20050045895A1 (en) 2001-05-30 2005-03-03 Emerson David Todd Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143275B1 (ko) 2010-08-23 2012-05-08 한국산업기술대학교산학협력단 전자 소모층을 갖는 반도체 광소자 구조 및 그 제조 방법
KR20130010384A (ko) * 2011-07-18 2013-01-28 엘지이노텍 주식회사 발광소자
CN111834498A (zh) * 2019-04-19 2020-10-27 开发晶照明（厦门）有限公司 发光二极管的外延发光结构
CN111834498B (zh) * 2019-04-19 2022-01-25 开发晶照明（厦门）有限公司 发光二极管的外延发光结构

Also Published As

Publication number Publication date
US20090321713A1 (en) 2009-12-31
WO2007004768A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
JP5229566B2 (ja) 窒化物半導体発光素子
US7939833B2 (en) Nitride semiconductor light emitting device
KR100604406B1 (ko) 질화물 반도체 소자
EP1791189B1 (en) Semiconductor device and method of semiconductor device fabrication
KR100941616B1 (ko) 반도체 발광소자
TWI775729B (zh) 具有琥珀色至紅色發光（＞600ｎｍ）之III族氮化物半導體發光裝置及其製造方法
WO2013084926A1 (ja) 窒化物半導体発光素子およびその製造方法
KR100565894B1 (ko) 3족 질화물 반도체 발광소자의 활성층을 제어하는 방법
KR20130078345A (ko) 스트레인 완충층을 이용하여 발광효율이 우수한 질화물계 발광소자
US20190103509A1 (en) Semiconductor Heterostructure with P-type Superlattice
KR20090073935A (ko) 3족 질화물 반도체 발광소자
KR100960277B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
KR20110019161A (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
US20210104622A1 (en) Semiconductor device, method of fabricating the same, and display device including the same
KR100997908B1 (ko) 3족 질화물 반도체 발광소자
EP2009707B1 (en) Light emitting diode and method for manufacturing the same
KR100907510B1 (ko) 발광 다이오드 및 그 제조방법
KR101117484B1 (ko) 반도체 발광소자
KR20090073940A (ko) 3족 질화물 반도체 발광소자 및 그 제조방법
KR102444467B1 (ko) 발광 다이오드
KR100743468B1 (ko) 3족 질화물 반도체 발광소자
KR20100012003A (ko) 3족 질화물 반도체 발광소자
KR101197686B1 (ko) 3족 질화물 반도체 발광소자
KR100960276B1 (ko) 3족 질화물 반도체 발광소자
KR100875444B1 (ko) 발광 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110623

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee