KR100563610B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100563610B1
KR100563610B1 KR1019980705381A KR19980705381A KR100563610B1 KR 100563610 B1 KR100563610 B1 KR 100563610B1 KR 1019980705381 A KR1019980705381 A KR 1019980705381A KR 19980705381 A KR19980705381 A KR 19980705381A KR 100563610 B1 KR100563610 B1 KR 100563610B1
Authority
KR
South Korea
Prior art keywords
film
etching
insulating film
gas
plasma
Prior art date
Application number
KR1019980705381A
Other languages
English (en)
Other versions
KR19990077239A (ko
Inventor
다카시 아카호리
슈이치 이시즈카
슈니치 엔도
다케시 아오키
다다시 히라타
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR19990077239A publication Critical patent/KR19990077239A/ko
Application granted granted Critical
Publication of KR100563610B1 publication Critical patent/KR100563610B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 불소첨가 카본막(이하, "CF막"이라 칭함)을 이용한 층간절연막의 실용화를 도모하기 위하여 CF막의 공정을 가능하게 하는 것이다.
이를 위해 본 발명에서는, CF막(4)상에 도전막, 예컨대 TiN막(41)을 형성하고, 그 위에 레지스트막(42)의 패턴을 형성한 다음, 예컨대 BCl3가스에 의해 TiN막(41)을 에칭한다. 그 후, O2플라즈마를 웨이퍼 표면에 조사하면, CF막(4)을 화학에 칭함과 더불어 레지스트막(42)도 에칭하게 되는데, TiN막(41)이 마스크의 역할을 하기 때문에, 예정하는 홀을 형성할 수 있게 된다. CF막(4)의 표면에는 알루미늄 등에 의해 배선이 형성되는데, TiN막(41)이 배선과 CF막(4)의 밀착층의 역할을 하고, 또한 배선의 일부로 된다. 마스크로서는 도전막 대신 SiO2 등의 절연막을 이용해도 좋다.

Description

반도체소자의 제조방법
본 발명은 불소첨가 카본막을 이용한 반도체소자의 제조방법에 관한 것이다.
반도체 디바이스의 고집적화를 도모하기 위해 패턴의 미세화, 회로의 다층화에 관한 연구가 진행되고 있는바, 그 중 하나로서 배선을 다층화하는 기술을 들 수 있다. 다층배선구조를 취하기 위해서는, n층째의 배선층과 (n+1)층째의 배선층 사이를 도전층으로 접속함과 더불어, 도전층 이외의 영역에는 층간절연막이라 불리우는 박막을 형성하게 된다.
이 층간절연막의 대표적인 예로서 SiO2막을 들 수 있는데, 최근에는 디바이스의 동작에 대한 보다 한층 고속화를 도모하기 위해 층간절연막의 비유전율을 낮추는 것이 요구되고 있어서, 층간절연막의 재질에 대한 검토가 이루어지고 있다. 즉, SiO2는 비유전율이 대략 4인데, 이 보다 비유전율이 작은 재질의 발굴에 힘을 기울이고 있다. 그 중의 하나로서 비유전율이 3.5인 SiOF의 실현화가 진척되고 있지만, 본 발명자는 비유전율이 보다 더 작은 불소첨가 카본막에 주목을 하게 되었다.
그런데, 불소첨가 카본막에 대해서는 미지의 부분이 많고, 불소첨가 카본막 자체의 제조법도 모색되고 있는 단계에 있는 바, 예컨대 에칭공정에 관해서 본다면, SiO2막의 에칭가스로서 이용되고 있던 CF4 등의 CF계 가스에서는 에칭해야 할 막 자체가 CF계의 것이기 때문에 에칭을 할 수가 없어 종래의 공정을 그대로 적용할 수는 없다. 따라서, 불소첨가 카본막이 층간절연막으로서 적합하다고 하더라도 실용화를 달성하기 위해서는 아직도 많은 과제를 안고 있다.
도 1은 본 발명 방법에 의해 제조되는 반도체소자의 일부를 나타낸 설명도,
도 2는 본 발명 방법의 실시예를 나타낸 설명도,
도 3은 본 발명 방법의 다른 실시예를 나타낸 설명도,
도 4는 본 발명 방법과 비교한 방법의 설명도,
도 5는 본 발명 방법을 실시하기 위한 플라즈마 처리장치의 일례를 나타낸 종단 측면도,
도 6은 본 발명의 더욱 다른 실시예를 나타낸 설명도,
도 7은 본 발명의 더욱 다른 실시예를 나타낸 설명도,
도 8은 CF막의 에칭특성을 나타낸 특성도이다.
본 발명은 그 중에서도 에칭공정에 관한 과제를 채택하여 이루어진 것으로, 불소첨가 카본막의 에칭할 수 있도록 함으로써, 불소첨가 카본막을 이용한 층간절연막의 실용화를 주된 목적으로 하는 것이다.
본원 발명은, 첫째, 층간절연막으로서 불소첨가 카본막으로 이루어진 절연막을 피처리체상에 성막하는 단계와; 레지스트막의 두께가 상기 절연막의 두께 보다 두껍지 않게 되도록 상기 절연막 상에 레지스트막의 패턴을 형성하는 단계; 산소플라즈마 생성용 가스를 포함하는 처리가스의 산소플라즈마를 생성하는 단계 및; 상기 산소플라즈마에 의해 상기 절연막을 에칭하면서 상기 레지스트막을 제거하는 단계를 갖춰 이루어지되; 상기 산소플라즈마에 의해 에칭할 때, 상기 불소첨가 카본막의 에칭속도와 레지스트막의 에칭속도가 같도록 한 것을 특징으로 한다. 그리고, 상기 처리가스가 실란계 화합물 가스를 더 포함하는 것을 특징으로 한다.
본원 발명은, 둘째, 층간절연막으로서 불소첨가 카본막으로 이루어지고, 금속배선이 매립된 절연막을 피처리체상에 성막하는 단계와; 레지스트막의 두께가 상기 절연막의 두께 보다 두껍지 않게 되도록 상기 절연막 상에 레지스트막의 패턴을 형성하는 단계; 산소플라즈마 생성용 가스를 포함하는 처리가스의 산소플라즈마를 생성하는 단계 및; 상기 산소플라즈마에 의해 상기 절연막을 에칭하면서 금속 배선의 표면을 드러내도록 금속 배선 위에 위치한 상기 레지스트막을 제거하는 단계를 갖춰 이루어지되; 상기 산소플라즈마에 의해 에칭할 때, 상기 불소첨가 카본막의 에칭속도와 레지스트막의 에칭속도가 같도록 한 것을 특징으로 한다.
이하, 예시도면을 참조하면서 본 발명에 따른 실시예를 상세히 설명한다.
본 발명의 1실시예에서는 불소첨가 카본막(이하, "CF막"이라 칭함)을 에칭하는 공정에 특징이 있는데, 본 발명 방법을 이용하여 제조되는 반도체소자의 구조의 일례를 도 1에 나타내었다. 도면중 참조부호 1은 실리콘기판, 11은 BPSG막(SiO2에 P 및 B가 도프된 막), 12는 n형 반도체영역, 13은 BPSG막(11)의 스루홀(through hole)에 매립된 예컨대 W(텅스텐)로 이루어진 전극으로, 이들은 회로주요부의 일부에 상당한다. 이 회로주요부상에는, 예컨대 알루미늄으로 이루어진 배선(15)이 다층으로 형성되고, 상하의 배선(15, 15; 도시하지 않음)은 층간절연막(16)에 형성된 비아 홀(Via hole)에 매립된, 예컨대 W로 이루어진 도전층(17)에 의해 서로 접속되어 있다.
이와 같은 반도체소자를 제조함에 있어, 다음에는 층간절연막을 에칭하는 공정에 관하여 설명한다. 도 2a는, 예컨대 n층째의 알루미늄배선(15)이 형성된 상태를 나타내고 있고, 절연막(14) 위에는 도 2b에 나타낸 바와 같이 CF막으로 이루어진 1층째의 층간절연막(16)이 형성된다. CF막은, 예컨대 CF계의 가스 및 CH계의 가스를 성막가스로 하여, 플라즈마 CVD(Chemical Vapor Deposition)법으로 성막할 수 있다. 예컨대, C4F8가스 및 C2H4가스를 이용하고, 에칭장치에서도 있는 후술하는 ECR(전자 사이클로트론 공명) 플라즈마 처리장치를 이용하여, 예컨대 두께 0.7㎛로 성막한다.
이어, 도 2c에 나타낸 바와 같이 CF막(층간절연막; 16)의 표면에 소정의 패턴으로 레지스트막(18)이 형성된다. 이 레지스트막(18)은, 예컨대 스핀 코팅법으로 웨이퍼 표면에 레지스트액을 도포하고, 노광, 현상공정을 거쳐 형성한다. 레지스트의 재료로는 아지드 화합물, 폴리비닐페놀, 메타크릴산 화합물, 노보락 수지, 폴리스틸렌계 수지와 같은 유기재료가 이용된다.
그 후, 웨이퍼 표면에 O2플라즈마(산소플라즈마)를 조사하여 CF막(16)을 에칭한다. CF막(16)에 O2플라즈마가 닿으면, O2의 활성종이 C-F결합 및 C-C결합을 절단하여 CO 혹는 CO2로 되어 비산함과 더불어, F에 있어서도 F2 등으로 되어 비산한다. 이와 같이 하여, CF막(16)이 O2플라즈마에 의해 화학적으로 에칭되어 간다.
그런데, 레지스트막(18)은 유기계 재료이기 때문에 O2플라즈마에 의해 역시 화학적으로 에칭에 의해 제거된다. 따라서, CF막(16)의 에칭과 레지스트막(18)의 에칭에 의한 제거가 동시에 진행되는데, 레지스트막(18)이 모두 에칭에 의해 제거되기 전에 CF막(16)의 표면으로부터 알루미늄배선(15)까지의 에칭이 종료되면, 도 2d에 나타낸 바와 같이 예정하는 비아 홀(19)이 형성된다. 이를 위해서는 레지스트막(18)의 에칭에 의한 제거속도와 CF막(16)의 에칭속도를 미리 파악해서 레지스트막(18)의 막두께를 설정하면 좋다.
레지스트막(18)의 에칭에 의한 제거속도와 CF막(16)의 에칭속도가 같다면, CF막(16)의 표면이 평탄화된다. 일반적으로는, 레지스트막(18)을 제거한 다음 층간절연막의 표면을 평탄화하기 위해 CMP 등으로 불리우는 기계적 연마공정이 행해지지만, 이 경우에는 CMP공정이 불필요하게 된다는 이점이 있다. 레지스트막의 에칭에 의한 제거속도와 CF막의 에칭속도가 다른 경우에는, 예정되는 홀이 형성되기 전에(알루미늄 표면까지 에칭되기 전에) 레지스트막(18)이 전부 제거되지 않도록 하는 것이 바람직하다. 홀이 형성되었을 때에 레지스트막(18)이 남아 있으면, 그 후 레지스트막(18)의 에칭 종료시점을 예컨대 CO나 CO2의 발광량의 변화에 기해 검출함으로써, CF막의 막두께를 변동시키지 않고도 레지스트막의 제거 및 홀의 형성할 수 있다.
본 발명의 다른 실시예에서는, 도 3에 나타낸 바와 같이 O2가스와 실란계 가스, 예컨대 SiH4, Si2H6가스 등을 이용하여 CF막의 에칭을 실행한다. 도 3은 이와 같은 에칭의 모양을 나타낸 도면으로, 에칭과 동시에 홀(19)의 측벽에 SiH4와 O2의 반응에 의해 SiO2로 이루어진 보호막(19a)이 형성되어, 측벽의 에칭이 억제된다.
O2가스만으로 에칭을 하는 경우, 도 4에 나타낸 바와 같이 凹부(19)의 측벽도 에칭되어 횡방향으로 부푸는 보잉이라 불리는 상태로 되기 때문에, 높은 어스펙트비의 凹부(19)를 에칭하는 것이 곤란하다고 생각된다. 따라서, 이 수법에 의하면, 어스펙트비가 높은 비아 홀이나 스루 홀의 에칭을 행할 수 있다. 이 경우, O2가스에 대한 실란계 가스의 비율이 크면 보호막(19a)이 지나치게 성장하여 凹부(19)의 형상이 나빠지기 때문에, 에칭조건 등에 따라 실란계 가스의 혼합비를 설정하는 것이 필요하다. 이 방법은 후술하는 절연막이나 도전막을 CF막의 표면에 형성하는 방법과 조합해서 실시해도 좋다.
본 발명의 방법은, 예컨대 도 5에 나타낸 플라즈마 처리장치로 실시할 수도 있다. 이 장치는 알루미늄 등에 의해 형성된 진공용기(2)를 갖추고 있는 바, 이 진공용기(2)는 위쪽에 위치하여 플라즈마를 발생시키는 통형상의 플라즈마실(21)과, 그 아래쪽에 연통(連通)하여 연결되고 플라즈마실(21)보다는 구경이 큰 통형상의 처리실(22)로 이루어져 있다. 한편, 이 진공용기(2)는 접지되어 제로(zero)전위로 되어 있다.
이 진공용기(2)의 상단에는, 개구되어 이 부분에 마이크로파를 투과하는 부재, 예컨대 석영 등의 재료로 형성된 투과창(23)이 기밀하게 설치되어 있고, 이로써 진공용기(2)내의 진공상태를 유지하도록 되어 있다. 이 투과창(23)의 바깥쪽에는, 예컨대, 2.45GHz의 플라즈마 발생용 고주파 공급수단으로서의 고주파 전원부(24)에 접속된 도파관(25)이 설치되어 있고, 이로써 고주파 전원부(24)에서 발생된 마이크로파(M)를 도파관(25)으로 안내하여 투과창(23)으로부터 플라즈마실(21) 내로 도입할 수 있도록 되어 있다. 플라즈마실(21)을 구획하는 측벽에는, 예컨대 그 둘레방향을 따라 균등하게 배치된 플라즈마 가스 노즐(26)이 설치되어 있다.
또, 플라즈마실(21)을 구획하는 측벽의 외주에는 이에 접근해서 자계형성수단으로서 예컨대 링형상의 주전자(主電磁)코일(27)이 배치됨과 더불어, 성막실(22)의 아래쪽에는 링형상의 보조전자코일(28)이 배치되어, 플라즈마실(21)로부터 처리실(22)에 걸쳐 위에서 아래로 향하는 자계, 예컨대 875가우스의 자계(B)를 형성할 수 있도록 되어 있고, 그에 따라 ECR 플라즈마 조건이 만족되고 있다. 한편, 전자코일 대신에 영구자석을 이용하여도 좋다.
이와 같이 플라즈마실(21)내에 주파수가 제어된 마이크로파(M)와 자계(B)를 형성함으로써, 이들의 상호작용에 의해 상기 ECR 플라즈마가 발생하게 된다. 이 때, 상기 주파수로 상기 도입가스에 공명작용이 생겨 플라즈마가 높은 밀도로 형성된다. 즉, 이 장치는 전자 사이클로트론 공명(ECR) 플라즈마 처리장치를 구성하게 된다.
재치대(3)는, 예컨대 알루미늄제의 본체(31)상에 히터(32)를 내장한 세라믹스체(33)를 갖추고 있고, 재치면은 정전척으로 구성되어 있다. 더욱이, 재치대(3)의 본체(31)에는 웨이퍼(10)에 이온을 끌어들이기 위한 바이어스 전압을 인가하도록, 예컨대 고주파 전원부(34)가 접속되어 있다. 바이어스 전압의 전극은, 예컨대 정전척의 전극과 겸용하도록 되어 있다. 그리고, 또, 진공용기(2)의 저부에는 배기관(35)이 접속되어 있다. 한편, 30은 성막처리를 행할 때에 이용되는 링형상의 성막가스 공급부이다.
다음에는, 상술한 장치를 이용해서 피처리체인 웨이퍼(10)에 대해 에칭을 실행하는 방법에 대해 설명한다. 우선, 진공용기(2)의 측벽에 설치된 도시되지 않은 게이트 밸브를 열어 도시되지 않은 반송암에 의해 웨이퍼(10)를 도시되지 않은 로드 록(Load Lock)실로부터 반입하여 재치대(3)상에 올려놓는다.
이어, 이 게이트밸브를 닫아 내부를 밀폐한 다음, 배기관(35)으로 내부 분위기를 배출시켜 소정의 진공도까지 진공상태로 만들고, 플라즈마 가스 노즐(26)로부터 플라즈마실(21)내로 O2가스를 도입함과 더불어 성막가스 공급부(30)로부터 실란계 가스, 예컨대 SiH4가스를 도입한다. 그리고, 진공용기(2) 내를 소정의 프로세스 압력으로 유지하도록 하고, 또한 고주파 전원부(34)에 의해 재치대(3)에 13.56MHz의 바이어스 전압을 인가한다.
플라즈마 발생용 고주파 전원부(24)로부터의 2.45GHz의 고주파(마이크로파)는 도파관(25)을 통해 반송되어 진공용기(2)의 천정부에 도달하고, 그곳의 투과창(23)을 투과하여 마이크로파(M)가 플라즈마실(21) 내로 도입된다. 이 플라즈마실(21) 내에는 전자코일(27, 28)에 의해 발생된 자계(B)가 위쪽으로부터 아래쪽을 향하여, 예컨대 875가우스의 강도로 인가되고 있는 바, 이 자계(B)와 마이크로파(M)의 상호작용으로 E(전계)×B(자계)를 유발시켜 전자 사이클로트론 공명이 생기게 되는 바, 이 공명에 의해 O2가스가 플라즈마화되고, 또 고밀도화 하게 된다.
플라즈마실(21)로부터 처리실(22) 내로 유입된 플라즈마 흐름은 바이어스 전압에 의해 웨이퍼(10)로 인입되고, 이로써 웨이퍼(10)의 표면의 에칭이 행해지게 된다.
여기서, 본 발명자는 도 5에 나타낸 플라즈마 처리장치를 이용하여, C4F8가스 및 C2H4가스를 성막가스로 하고, 또한 Ar가스를 플라즈마 가스로 하여 웨이퍼(10)상에 CF막을 형성함과 더불어, 레지스트 처리장치 및 노광장치를 이용하여, 아지드 화합물계의 레지스트막에 의해 CF막상에 패턴을 형성한 것을 준비하였다. 이 웨이퍼에 대해 상기 플라즈마 처리장치를 이용하여 O2가스를 플라즈마 가스노즐(26)로부터 100sccm의 유량으로 공급하였더니, 폭 0.3㎛, 어스펙트비 1의 홀을 형성할 수가 있었고, 레지스트막도 동시에 에칭할 수 있었다. 단, 프로세스 압력을 0.2Pa, 마이크로파 전력을 2500W, 바이어스 전력을 1500W, 재치대(3)의 표면온도를 270℃로 설정하였다.
또한, SiH4가스를 2sccm 공급하는 것 이외에는 마찬가지로 해서 에칭을 실행하였던 바, 어스펙트비 2의 홀을 양호한 형상으로 형성할 수가 있었다.
다음에는, 본 발명의 다른 실시예에 대해 설명한다. 이 실시예에서는 도 6a에 나타낸 바와 같이, 예컨대 두께(D)가 8000Å인 CF막(4)의 표면에, 예컨대 두께가 300Å인 도전막, 예컨대 TiN막(티탄질화물막; 41)을 형성한다. 이 TiN막(41)은, 예컨대 Ti를 타깃(target)으로 하고, Ar가스와 N2가스를 이용하여 반응성 스퍼터링을 행함으로써 성막할 수 있다.
이어, 상기 TiN막(41)의 표면에 레지스트막(42)에 의해 마스크를 형성한다(도 6b). 한편, 이 도 6에서는 CF막의 부풀어 오름에 대해서는 생략하였다. 그 후, TiN막(41)을 도 6c에 나타낸 바와 같이, 예컨대 BCl3가스의 플라즈마에 의해 CF막(4)의 표면까지 에칭을 한다. 이 에칭은, 예컨대 앞에서 설명한 플라즈마 처리장치로 실행할 수 있다. 그런 다음, O2플라즈마를 웨이퍼 표면에 조사하면, CF막(4)이 에칭되고, 또한 레지스트막(42)도 에칭에 의해 제거된다(도 6d).
레지스트막(42)이 제거된 후에는 TiN막(41)이 마스크의 역할을 하고, 패턴에 대응하는 CF막(4)의 영역만이 에칭되어, 예정하는 비아 홀이나 스루 홀을 형성할 수 있게 된다(도 7a). CF막의 에칭이 종료되어 알루미늄배선의 표면이 노출되면, O2가스로부터 Ar가스로 절환하여 Ar이온에 의한 스퍼터 에칭으로 알루미늄배선 표면의 산화물을 제거한다(도 7b). 그 후, 홀을 예컨대 텅스텐(W) 등의 금속(43)에 의해 매립해서 접속층을 형성함과 더불어, 예컨대 제2층째의 배선을 형성한다(도 7c). 홀의 매립이나 배선의 형성은 알루미늄을 이용하여 스퍼터링으로 실행하여도 좋다.
이와 같은 방법에 의하면, TiN막(41)이 소위 하드 마스크의 역할을 하게 됨으로, 레지스트막 및 CF막의 양쪽이 O2플라즈마에 대해 내성이 없더라도 CF막의 에칭을 행할 수 있게 된다. 또한, CF막의 에칭중에 레지스트막(42)이 제거되므로, 다음 공정의 O2 애싱에 의한 레지스트막(42)의 제거공정이 불필요하게 된다. 그리고, 텅스텐층이나 알루미늄층을 CF막상에 형성함에 있어, TiN막(41)이 그대로 이들 금속층과 CF막을 밀착시키는 밀착층의 역할을 하게 되므로 어떤 나쁜 영향은 끼치지 않으므로 일부러 제거할 필요는 없다. 한편, TiN막(41)의 불필요한 부분은 배선을 형성할 때, 즉 금속층을 에칭할 때에 동시에 제거할 수 있다.
절연막의 표면에 금속층을 형성하는 경우에는 원래 밀착층이 필요하고, 종래부터 TiN이 사용되고 있으므로, 하드 마스크로서 TiN을 이용하는 방법은 밀착층도 동시에 형성하므로 유효한 방법이다. 더욱이, TiN은 도전층이기 때문에, 층간절연막 측에 포함되는 것이 아니라 배선의 일부로 간주할 수 있으므로, 층간절연막의 비유전율이 높아지는 것을 억제할 수 있다. 그리고 또, 알루미늄배선이 단선이 되더라도 배선의 하지(밑바탕)에 있는 TiN막에 의해 도전로가 확보되어, 소자의 동작불량을 방지할 수 있게 된다. 도전막으로서는 TiN 이외에, Al, W, Ti, TiW, TiWN, 폴리실리콘 등을 이용할 수 있다.
이상과 같이 본 발명에서는, 하드 마스크로서 도전막 대신 절연막을 이용하여도 좋다. 절연막의 재질로서는, 예컨대 SiO2, SiOF 혹은 Si3N4 등을 이용할 수 있다. 이 경우, 절연막을 에칭하는 공정(이미 설명한 도 6c에 상당하는 공정)은, 예컨대 CF4가스를 이용하는 바, 불소기에 의해 절연막이 에칭되게 된다.
하드 마스크는 층간절연막의 일부로 되기 때문에 그대로 남기고 다음 공정 예컨대 알루미늄이나 텅스텐의 매립공정을 실행하여도 좋지만, 예컨대 HF액에 의한 웨트 에칭으로 절연막 전부를 제거하도록 하여도 좋다. 절연막을 하드 마스크로 이용하는 경우, 그 두께는 예컨대 100Å 이상이면 하드 마스크의 기능을 하지만, 소자 중에 남아 있는 경우에는 두께가 지나치게 크게 되면 이 절연막을 포함한 층간절연막의 총 비유전율이 커져 버리므로, CF막 두께의 1/3정도 이하가 바람직하다고 생각된다.
도 8은 O2플라즈마와 NF3플라즈마를 이용하여, 도 5에 나타낸 장치에 의해 CF막의 에칭특성을 조사한 결과로서, 이 도면으로부터도 CF막의 에칭을 행함에 있어 O2플라즈마가 유효하다는 것을 이해할 수 있다.
이상과 같이 본 발명에 의하면, CF막의 패턴에칭을 행할 수 있어서, 예컨대 CF막을 이용한 층간절연막의 실용화를 도모할 수 있다.

Claims (3)

  1. 층간절연막으로서 불소첨가 카본막으로 이루어진 절연막을 피처리체상에 성막하는 단계와;
    레지스트막의 두께가 상기 절연막의 두께 보다 두껍지 않게 되도록 상기 절연막 상에 레지스트막의 패턴을 형성하는 단계;
    산소플라즈마 생성용 가스를 포함하는 처리가스의 산소플라즈마를 생성하는 단계 및;
    상기 산소플라즈마에 의해 상기 절연막을 에칭하면서 상기 레지스트막을 제거하는 단계를 갖춰 이루어지되;
    상기 산소플라즈마에 의해 에칭할 때, 상기 불소첨가 카본막의 에칭속도와 레지스트막의 에칭속도가 같도록 한 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 처리가스가, 실란계 화합물 가스를 더 포함하는 것임을 특징으로 하는 반도체소자의 제조방법.
  3. 층간절연막으로서 불소첨가 카본막으로 이루어지고, 금속배선이 매립된 절연막을 피처리체상에 성막하는 단계와;
    레지스트막의 두께가 상기 절연막의 두께 보다 두껍지 않게 되도록 상기 절연막 상에 레지스트막의 패턴을 형성하는 단계;
    산소플라즈마 생성용 가스를 포함하는 처리가스의 산소플라즈마를 생성하는 단계 및;
    상기 산소플라즈마에 의해 상기 절연막을 에칭하면서 금속 배선의 표면을 노출시키도록 금속 배선 위에 위치한 상기 레지스트막을 제거하는 단계를 갖춰 이루어지되;
    상기 산소플라즈마에 의해 에칭할 때, 상기 불소첨가 카본막의 에칭속도와 레지스트막의 에칭속도가 같도록 한 것을 특징으로 하는 반도체소자의 제조방법.
KR1019980705381A 1996-11-14 1997-11-11 반도체소자의제조방법 KR100563610B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32091296A JP3400918B2 (ja) 1996-11-14 1996-11-14 半導体装置の製造方法
JP96-320912 1996-11-14

Publications (2)

Publication Number Publication Date
KR19990077239A KR19990077239A (ko) 1999-10-25
KR100563610B1 true KR100563610B1 (ko) 2006-06-15

Family

ID=18126663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705381A KR100563610B1 (ko) 1996-11-14 1997-11-11 반도체소자의제조방법

Country Status (7)

Country Link
US (1) US6727182B2 (ko)
EP (1) EP0933802B1 (ko)
JP (1) JP3400918B2 (ko)
KR (1) KR100563610B1 (ko)
DE (1) DE69712080T2 (ko)
TW (1) TW349241B (ko)
WO (1) WO1998021745A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464384B1 (ko) * 1997-05-31 2005-02-28 삼성전자주식회사 반도체장치의비아홀형성방법
JP3429171B2 (ja) 1997-11-20 2003-07-22 東京エレクトロン株式会社 プラズマ処理方法及び半導体デバイスの製造方法
JP4260764B2 (ja) * 1999-03-09 2009-04-30 東京エレクトロン株式会社 半導体装置の製造方法
DE60037395T2 (de) * 1999-03-09 2008-11-27 Tokyo Electron Ltd. Herstellung eines halbleiter-bauelementes
EP1191582A4 (en) * 1999-03-09 2004-09-22 Tokyo Electron Ltd PRODUCTION METHOD FOR A SEMICONDUCTOR ARRANGEMENT
US6465159B1 (en) * 1999-06-28 2002-10-15 Lam Research Corporation Method and apparatus for side wall passivation for organic etch
JP3803523B2 (ja) * 1999-12-28 2006-08-02 株式会社東芝 ドライエッチング方法及び半導体装置の製造方法
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
JP3770790B2 (ja) * 2000-11-15 2006-04-26 シャープ株式会社 アッシング方法
US6835663B2 (en) 2002-06-28 2004-12-28 Infineon Technologies Ag Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity
US6865939B2 (en) * 2002-09-16 2005-03-15 Sandia Naitonal Laboratories Fluorinated silica microchannel surfaces
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
JP2005123406A (ja) * 2003-10-16 2005-05-12 Tokyo Electron Ltd プラズマエッチング方法。
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
JP4919871B2 (ja) 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
US7838426B2 (en) 2007-08-20 2010-11-23 Lam Research Corporation Mask trimming

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019826A1 (en) * 1994-12-20 1996-06-27 National Semiconductor Corporation A method of fabricating integrated circuits using bilayer dielectrics

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107781A (en) * 1979-02-13 1980-08-19 Fujitsu Ltd Etching method for metal film
JPS6199332A (ja) * 1984-10-19 1986-05-17 Fujitsu Ltd プラズマエツチング方法
JPH0697660B2 (ja) 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
JPS6243335A (ja) 1985-08-21 1987-02-25 Arita Seisakusho:Kk 自動車のドアが開く事を表示する装置
JPS63233549A (ja) 1987-03-20 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成法
JPH033380A (ja) 1989-05-31 1991-01-09 Mitsubishi Electric Corp 気体レーザ装置
JPH04271122A (ja) 1991-02-27 1992-09-28 Fuji Electric Co Ltd プラズマ処理装置
JPH0555575A (ja) * 1991-08-29 1993-03-05 Sharp Corp 半導体装置
JPH05151619A (ja) * 1991-10-01 1993-06-18 Ricoh Co Ltd 光情報記録媒体及び記録方法
US5442237A (en) 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
US5417826A (en) * 1992-06-15 1995-05-23 Micron Technology, Inc. Removal of carbon-based polymer residues with ozone, useful in the cleaning of plasma reactors
US5489538A (en) * 1992-08-21 1996-02-06 Lsi Logic Corporation Method of die burn-in
JPH06163479A (ja) * 1992-11-17 1994-06-10 Sony Corp ドライエッチング方法
JPH06196421A (ja) 1992-12-23 1994-07-15 Sumitomo Metal Ind Ltd プラズマ装置
JPH06264270A (ja) * 1993-03-09 1994-09-20 Citizen Watch Co Ltd 硬質カーボン膜のパターニング方法
US5498657A (en) * 1993-08-27 1996-03-12 Asahi Glass Company Ltd. Fluorine-containing polymer composition
JPH083842A (ja) 1994-06-15 1996-01-09 Toyota Autom Loom Works Ltd 織機のモニタ装置
JP2748879B2 (ja) 1995-02-23 1998-05-13 日本電気株式会社 フッ素化非晶質炭素膜材料の製造方法
JP2748864B2 (ja) * 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
WO1996012048A2 (en) * 1994-10-11 1996-04-25 Gelest, Inc. Conformal titanium-based films and method for their preparation
US5654228A (en) * 1995-03-17 1997-08-05 Motorola VCSEL having a self-aligned heat sink and method of making
US5905517A (en) * 1995-04-12 1999-05-18 Eastman Kodak Company Heater structure and fabrication process for monolithic print heads
US5840455A (en) * 1995-05-24 1998-11-24 Ricoh Company, Ltd. Electrophotographic photoconductor
JP3274324B2 (ja) * 1995-09-01 2002-04-15 株式会社東芝 半導体装置の製造方法
US5733808A (en) * 1996-01-16 1998-03-31 Vanguard International Semiconductor Corporation Method for fabricating a cylindrical capacitor for a semiconductor device
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
US5854134A (en) * 1997-05-05 1998-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Passivation layer for a metal film to prevent metal corrosion
US6066893A (en) * 1997-09-24 2000-05-23 Texas Instruments Incorporated Contaminant resistant barriers to prevent outgassing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019826A1 (en) * 1994-12-20 1996-06-27 National Semiconductor Corporation A method of fabricating integrated circuits using bilayer dielectrics

Also Published As

Publication number Publication date
EP0933802A1 (en) 1999-08-04
US6727182B2 (en) 2004-04-27
EP0933802B1 (en) 2002-04-17
US20010001741A1 (en) 2001-05-24
WO1998021745A1 (fr) 1998-05-22
JP3400918B2 (ja) 2003-04-28
KR19990077239A (ko) 1999-10-25
TW349241B (en) 1999-01-01
EP0933802A4 (en) 1999-10-27
DE69712080D1 (de) 2002-05-23
JPH10144676A (ja) 1998-05-29
DE69712080T2 (de) 2002-11-14

Similar Documents

Publication Publication Date Title
KR100563610B1 (ko) 반도체소자의제조방법
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
US9299577B2 (en) Methods for etching a dielectric barrier layer in a dual damascene structure
US6638855B1 (en) Method of filling contact hole of semiconductor device
KR100738850B1 (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
US5916823A (en) Method for making dual damascene contact
US6429518B1 (en) Semiconductor device having a fluorine-added carbon film as an inter-layer insulating film
EP1100119A1 (en) Plasma processing method
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
US6737350B1 (en) Method of manufacturing semiconductor device
US20050199586A1 (en) Resist removal method and semiconductor device manufactured by using the same
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
KR100593769B1 (ko) 에칭 방법
US8870164B2 (en) Substrate processing method and storage medium
JPH11154672A (ja) プラズマ処理方法
KR100670618B1 (ko) 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정
KR100686761B1 (ko) 에칭 방법
US7119011B2 (en) Semiconductor device and manufacturing method thereof
US5980979A (en) Method for consistently forming low resistance contact structures involving the removal of adhesion layer particles blocking via openings
JPH09162172A (ja) エッチングダメージの除去方法
JP2001237228A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
JP2001060620A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee