KR100563467B1

KR100563467B1 - 플라즈마 디스플레이 패널의 구동방법

Info

Publication number: KR100563467B1
Application number: KR1020040103866A
Authority: KR
Inventors: 최윤창; 김민수; 조기덕; 김원재
Original assignee: 엘지전자 주식회사
Priority date: 2004-12-09
Filing date: 2004-12-09
Publication date: 2006-03-23
Also published as: US20060125723A1; EP1669969A2; CN1787052A; EP1669969A3; CN100440282C

Abstract

본 발명은 플리커를 최소화화여 화질을 높이도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

본 발명의 실시예에 따른 각 평균화상레벨과 표시부하의 변화에 따라 다수개의 서브필드를 가지는 한 프레임 동안 적용되는 셋업파형의 개수가 변하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 셋업파형의 개수가 n 개에서 n+a(단, n과 a는 정수) 개로 변할 때 미리 설정된 제1 경로를 따라 평균화상레벨 X 단계를 X+c(단, X는 자연수, c는 정수이며 X+c>0)단계로 변화시키는 단계와; 상기 셋업파형의 개수가 상기 n+a 개에서 상기 n 개로 변할 때 상기 제1 경로와 중첩되지 않은 제2 경로를 따라 상기 변화된 평균화상레벨 X+c 단계를 X 단계로 변화시키는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD FOR DRIVING PLASMA DISPLAY PANEL}

도 1은 종래의 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면이다.

도 2는 종래의 다른 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면이다.

도 3은 도 1 및 도 2의 플라즈마 디스플레이 패널의 구동방법에서 인가되는 셋업파형의 개수와 평균화상레벨과의 관계를 나타낸 도면이다.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구동장치를 나타낸 도면이다.

도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에서 셋업파형의 개수와 평균화상레벨과의 관계를 나타낸 도면이다.

도 6은 도 5에 도시된 셋업파형의 개수와 평균화상레벨과의 관계가 다른 형태를 나타낸 도면이다.

도 7은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에서 셋업파형의 개수와 평균화상레벨과의 관계를 나타낸 도면이다.

도 8은 도 7에 도시된 셋업파형의 개수와 평균화상레벨과의 관계가 다른 형 태를 나타낸 도면이다.

도 9는 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에서 셋업파형의 개수와 평균화상레벨과의 관계를 나타낸 도면이다.

도 10은 도 9에 도시된 셋업파형의 개수와 평균화상레벨과의 관계가 다른 형태를 나타낸 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

2A,2B : 역감마 보정부 4 : 이득 제어부

6 : 오차 확산부 8 : 서브필드 맵핑부

10 : 데이터 정렬부 12 : APL 검출부

14 : APL 변환부 16 : 메모리

18 : 파형 발생부 20 : PDP

22 : VSC

본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 플리커를 최소화화여 화질을 높이도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 가 스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 발생되는 가시광선을 이용하여 화상을 표시하게 된다. PDP는 지금까지 표시수단의 주종을 이루던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명/대형화면의 구현이 가능하다는 장점이 있다.

PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브 필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간과 그 방전 횟수는 서스테인펄스의 수에 비례하여 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.

이러한 PDP는 서스테인 펄스의 수에 따라 밝기가 결정되기 때문에 평균 밝기가 어두운 경우와 밝은 경우에 전체 서스테인의 수를 동일하게 하면, 화질저하, 전력소모, 패널 손상 등 여러가지 문제가 발생될 수 있다. 예컨데, 모든 입력 영상에 대하여 서스테인펄스의 수를 낮게 설정하는 경우에는 콘트라스트가 감소하게 된 다. 또한, 모든 입력 영상에 대하여 서스테인펄스의 수를 높게 설정하는 경우에는 어두운 영상에서도 밝기가 밝아지고 콘트라스트가 증가하는 장점이 있지만 파워의 소모가 커지며 패널의 온도가 상승하는 등 패널이 손상될 수 있다. 따라서, 입력 영상의 평균 밝기에 따라 전체 서스테인 펄스의 수를 적절히 조정할 필요가 있다. 이를 위하여, 종래의 PDP 구동장치에는 평균화상레벨(Avarage Picture Level Control ; 이하, "APL"이라 한다)을 제어하기 위한 회로가 포함되고 있다.

도 1은 종래의 고명암비 파형에서 APL 단계에 따라 리셋기간의 셋업파형개수를 변화시키는 방법을 나타낸 도면이다.

도 1을 참조하면, 고명암비 파형에서는 오프(OFF) 셀에서 방전이 발생되는 리셋기간의 셋업파형 개수를 최소한으로 적용시키게 된다. 여기서, 화면에 디스플레이 하고자 하는 데이터 양이 많을 경우에는 상대적으로 블랙(Black)의 영역이 적기 때문에 리셋기간의 셋업파형 개수가 증가되더라도 명암비가 크게 저하되지 않으며, 또한 데이터 양이 많을수록 보다 많은 화면 처리 기법이 적용되기 때문에 구동의 안정성을 위해서도 셋업파형 개수가 증가되는 경우가 일반적이다. 반면, 화면에 디스플레이 하고자 하는 데이터 양이 적을 경우에는 블랙의 영역이 커지기 때문에 높은 명암비를 유지하기 위하여 오프 셀에서도 방전이 발생되는 셋업파형 개수를 최소화된다. 따라서, 종래의 APL 고명암비 구현을 위한 셋업파형 개수는 데이터 양의 변화에 따라 증가와 감소가 이루어지게 된다. 여기서, 대략 수백에서 수천의 단계를 가지는 APL 단계 중 특정 APL 단계 즉, X 단계를 셋업파형 개수의 추가 및 감소의 기준점이라고 할 경우, X 단계에 n개의 셋업파형 개수가 적용되고, X+1 단계에서는 X 단계의 n개의 셋업파형 개수보다 c개의 셋업파형 개수가 많은 n+c개의 셋업파형 개수가 적용되는 것으로 나타낼 수 있다. 여기서, n 및 c는 0을 포함하는 자연수이다.

도 2는 종래의 일반적인 고명암비 파형에서 APL 단계에 따라 리셋기간의 셋업파형의 개수를 변화시키는 방법의 또 다른 예를 도시한 도면이다.

도 1에 도시된 파형에서처럼 피크 전압이 일정한 셋업 파형의 개수가 증가하게 되면 데이터 양이 많을 경우에는 블랙의 휘도가 높아지게 된다. 이를 개선하기 위해서 도 2에 도시된 바와 같이 서로 다른 피크 전압을 가지는 셋업 파형을 적용할 수 있다. 이러한 경우에, 피크 전압이 상대적으로 낮은 셋업 파형의 개수를 APL 단계별로 다르게 적용할 수 있으며, 특정 APL 단계를 기준으로 낮은 피크전압을 가지는 셋업 파형을 증가하거나 감소시킬 수 있다.

도 3은 APL 단계별로 셋업 파형의 개수나 낮은 피크 전압을 가지는 셋업 파형의 개수를 변화시켜 적용시키는 방법을 나타낸 도면이다. 특정 APL 단계 X, Y를 기준으로 셋업 파형의 개수나 낮은 피크 전압을 가지는 셋업 파형의 개수가 변화하게 되며, 이는 APL이 점차 증가하는 영상이든지, APL이 점차 감소하는 영상이든지 와는 무관하게 동일한 APL단계를 기준으로 변화하게 된다. 구체적으로 설명하면, 특정 APL 단계, X 단계에 인가되는 셋업 파형의 개수를 n 이라고 할 경우, X 단계보다 높은 APL 단계에서는 n+c개의 셋업 파형이 인가되고, X 단계보다 낮은 APL 단계에서는 n-d개의 셋업 파형이 인가된다. 여기서, n,c,d는 0을 포함하는 자연수 이며, n>d이다.

이와 같은 구조를 종래의 고명암비 파형에서 데이터 양에 따라 적용되는 셋업 파형의 개수가 변화하는 경우, 화면에 표시되는 영상의 APL이 몇단계의 APL단계를 포함하는 어떠한 APL 영역내에서 머무르게 되고, 그 영역내에 셋업이 추가되고 감소되는 기준단계가 포함되어 있다면, 셋업 파형개수의 추가감소가 반복되면서 플리커가 발생하게 된다. 부언하면, 도 3에서, X단계 및 Y단계에서의 APL 단계의 변화에 따라 셋업파형의 개수가 증가 또는 감소하게 된다. 여기서, 동일한 영상이 반복되어 데이터 변화가 일정하게 변화될 경우, 또한, 데이터 변화가 APL 단계의 변화를 포함하고 있을 경우에는 셋업파형의 개수의 증가 및 감소로 인하여 플리커가 발생하게 된다.

따라서, 본 발명의 목적은 플리커를 최소화화여 화질을 높이도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 각 평균화상레벨과 표시부하의 변화에 따라 다수개의 서브필드를 가지는 한 프레임 동안 적용되는 셋업파형의 개수가 변하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 셋업파형의 개수가 n 개에서 n+a(단, n과 a는 정수) 개로 변할 때 미리 설정된 제1 경로를 따라 평균화상레벨 X 단계를 X+c(단, X는 자연수, c는 정수이며 X+c>0)단계 로 변화시키는 단계와; 상기 셋업파형의 개수가 상기 n+a 개에서 상기 n 개로 변할 때 상기 제1 경로와 중첩되지 않은 제2 경로를 따라 상기 변화된 평균화상레벨 X+c 단계를 X 단계로 변화시키는 단계를 포함한다.

상기 X, a, n, c는 0 < X < 전체 평균화상레벨의 수, 0 < c ≤ (전체 평균화상레벨의 수)/2, 0 ≤ n < 서브필드의 수, 0 < a ≤ 서브필드의 수 조건을 만족한다.

상기 셋업파형의 개수가 n 개에서 n+a(단, n과 a는 정수) 개로 변할 때 미리 설정된 제1 경로를 따라 평균화상레벨을 변화시키는 단계는, 상기 셋업파형의 개수가 적어도 하나 이상의 평균화상레벨에 따라 단계적으로 변화한다.

상기 셋업파형의 개수가 상기 n+a 개에서 상기 n 개로 변할 때 상기 제1 경로와 중첩되지 않은 제2 경로를 따라 상기 변화된 평균화상레벨 X+c 단계를 X 단계로 변화시키는 단계는, 상기 셋업파형의 개수가 상기 제1 경로와 중첩되지 않는 적어도 하나 이상의 평균화상레벨에 따라 단계적으로 변화한다.

상기 하나 이상의 셋업파형은 피크 전압이 일정한 파형과 피크 전압이 서로 다른 파형 중 어느 하나로 형성된다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 4 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 4를 참조하면, 본 발명의 실시예에 따른 PDP의 구동장치는 비디오신호가 입력되는 비디오신호 제어회로부(Video Signal Control Circuit ; 이하 "VSC"라 한다)(22)와, VSC(22)와 PDP(20) 사이에 접속된 역감마 보정부(2A), 이득 제어부(4), 오차 확산부(6), 서브필드 맵핑부(8) 및 데이터정렬부(10)와, 서스테인펄스를 발생하기 위한 타이밍 제어신호를 PDP(20)에 공급하기 위한 파형 발생부(18)와, VSC(22)와 파형 발생부(18) 사이에 접속된 역감마 보정부(2B), APL 검출부(12), APL 변환부(14) 및 메모리(16)를 구비한다.

VSC(22)는 아날로그 비디오신호를 클럭신호에 따라 샘플링하여 디지털화하게 된다.

역감마 보정부(2A,2B)는 VSC(22)로부터의 디지털 비디오신호를 역감마보정하여 영상신호의 계조값에 따른 휘도값을 선형적으로 변환시킨다.

APL 검출부(12)는 역감마 보정부(2B)로부터 입력되는 데이터에 대하여 프레임 단위로 평균휘도 즉, APL을 검출하게 된다. APL 검출부(12)로부터 검출된 APL은 입력 비디오 데이터가 8 비트로 가정할 때 휘도값에 따라 0∼255까지의 256 단계로 나뉘어지며, 16비트일 경우에는 휘도값에 따라 0~1023까지의 1024단계로 나뉘어진다.

APL 변환부(14)는 APL 검출부(12)에 의해 검출된 APL 기준단계가 이전 프레임(Fn-1)의 APL 기준단계와 동일할 경우, APL 단계를 보정하여 그 결과(CAPL)를 LUT(16)에 공급하게 된다.

메모리(16)는 이전 프레임(Fn-1)에서 검출된 APL 검출결과를 저장한다. 메모리(16)는 APL 검출부(14)로부터 연속적으로 입력되는 이전 프레임(Fn-1)과 현 프레 임(Fn) 간을 비교하여, 그 비교결과에 따라 LUT에 등재된 값을 출력하게 된다. 이 메모리(16)는 LUT의 갱신이 용이하도록 이피롬(Erasable and Programmable ROM : EPROM)으로 선택되는 것이 바람직하다. LUT에 등재된 값은 APL 기준단계에 따른 셋업파형의 개수 정보와 서스테인 펄스 개수(Set)이다. 이와 같은 메모리(16)와 APL 변환부(14)에 대하여 도 5 내지 10을 참조하여 후에 상술하기로 한다.

이득 제어부(4)는 역감마 보정부(2A)에서 보정된 비디오 데이터를 유효이득만큼 증폭시킨다.

오차 확산부(6)는 이득 제어부(4)로부터의 데이터에 대하여 오차성분을 인접셀들로 확산시킴으로써 휘도값을 미세하게 조정하게 된다. 이를 위하여, 오차확산부(6)는 데이터를 정수부와 소수부로 분리하고 소수부에 플로이-스타인버그(Floy-Steinberg) 계수를 곱하여 인접한 셀들에 오차성분을 확산시키게 된다.

서브필드 맵핑부(8)는 오차 확산부(6)로부터 입력된 데이터를 미리 저장된 서브필드들에 맵핑하여 서브필드별로 데이터 정렬부(10)에 공급하게 된다.

데이터 정렬부(10)는 서브필드 맵핑부(8)로부터 입력되는 비디오 데이터를 PDP(20)의 데이터 구동 집적회로(Integrated Circuit : 이하 "IC"라 함)에 공급한다. 데이터 구동 IC는 PDP(20)의 데이터전극들에 접속되어 데이터 정렬부(10)로부터 입력되는 데이터를 1 수평라인분씩 래치한 후에 래치된 데이터를 1 수평기간 단위로 데이터전극들에 공급하게 된다.

파형 발생부(18)는 메모리(16)로부터 입력된 서스테인 펄스 수 정보(SUS)에 응답하여 타이밍 제어신호를 생성하고, 그 타이밍 제어신호를 데이터 구동 IC, 스 캔 구동 IC 및 서스테인 구동 IC에 공급한다. 스캔 구동 IC는 데이터전극과 직교하는 PDP(20)의 스캔전극들에 접속되어 파형 발생부(18)로부터 입력되는 타이밍 제어신호에 응답하여 스캔전극들에 스캔펄스를 순차적으로 공급한 다음, 서스테인기간 동안 스캔전극들에 서스테인 펄스를 동시에 공급하게 된다. 서스테인 구동 IC는 스캔전극과 나란하고 스캔전극과 쌍을 이루도록 PDP(20)에 형성된 서스테인전극들에 서스테인펄스를 공급하게 된다.

도 5 내지 도 10은 본 발명의 각 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면이다.

먼저, 도 5를 참조하면, 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 셋업 파형의 개수의 변화에 따른 각기 다른 APL 기준 단계를 가진다. 즉, APL 변환부()를 이용하여 현 프레임(Fn)의 APL 기준단계가 이전 프레임(Fn-1)의 APL 기준단계와 동일할 경우, 셋업파형의 개수가 증가 또는 감소하는 시점의 APL 기준단계를 각기 다르게 형성하여 메모리(16)에 저장한다. 이를 구체적으로 설명하면, 특정 APL X 단계에서 인가되는 셋업 파형의 개수를 n이라고 하고, X 단계보다 높은 APL 단계를 X+a 단계라고 하면, X+a 단계에서 인가되는 셋업 파형의 개수는 X 단계에 인가되는 셋업 파형의 개수 n보다 c만큼 많은 n+c개수 만큼의 셋업 파형이 인가된다. 여기서, 이전 프레임(Fn-1)의 APL 단계가 X 단계이고 현 프레임(Fn)의 APL 단계가 X+a 단계일 경우, 셋업 파형의 개수가 증가하는 시점이 APL X+a 단계에서 증가하게 된다. 한편, 이전 프레임(Fn-1)의 APL 단계가 X+a 단계이고 현 프레임(Fn)의 APL 단계가 X 단계일 경우, 셋업 파형의 개수가 감소하는 시점이 APL X 단계에서 감소하게 된다. 이와 같이 셋업 파형의 개수가 n에서 n+c로 증가 또는 감소하는 각각의 시점이 APL의 각기 다른 단계를 기준으로 하기 때문에 일정한 영상이 반복되어 셋업 파형의 개수가 일정하게 변화되더라도 동일한 APL 단계를 적용할때 발생하는 플리커 현상이 발생하지 않게 된다. 동일한 방식으로, 본 발명의 제1 실시 예에 따른 APL 제어방법은 도 6에 도시된 바와 같이 다른 영역에서 셋업 파형의 개수의 증가 또는 감소를 APL 기준단계를 다르게 적용할 수 있다. 구체적으로 설명하면, APL X 단계와 X+a 단계사이에서 변화하는 셋업 파형의 개수 변화와, APL Y 단계와 Y+b 단계 사이에서 변화하는 셋업파형의 개수 변화가 각각 다른 APL 단계를 적용함으로써 플리커 현상을 방지할 수 있게 된다. 단, X,Y,n,a,b,c,d는 0을 포함하는 자연수이며, X<Y, n>d를 만족한다.

도 7 및 도 8은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면이다.

도 7을 참조하면, 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 표시부하 예를 들면, APL 단계의 변화, 서스테인펄스수의 변화, 데이터 양 등이 감소함에 따라 특정 APL 단계에서 감소하는 셋업 파형의 개수가, 표시부하가 증가함에 따라 복수개의 APL 단계로 나누어져 셋업 파형의 개수가 다시 증가하도록 한다. 이를 구체적으로 설명하면, 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 특정 APL X-a 단계에서의 셋업 파형의 개수를 n-d라고 하면, X-a 단계보다 높은 단계인 X+b의 단계에서의 셋업 파형의 개수는 n+c이며, X-a 단계와 X+b 단계의 대략 중간 단계는 X 단계이고, X 단계에서의 셋업 파형의 개수는 n개이다. 단, X,a,b,c,d는 0을 포함하는 자연수이며, n>d, X-a>X>X+b 를 만족한다. 여기서, 이전 프레임(Fn-1)의 APL 단계가 X-a 단계이고 현 프레임(Fn)의 APL 단계가 X+b 단계일 경우, 1차로 APL X 단계에서 셋업파형의 개수가 n-d에서 n개로 증가하고 2차로 APL X+b의 단계에서 n+c개로 증가하게 된다. 한편, 이전 프레임(Fn-1)의 APL 단계가 X+b 단계이고 현 프레임(Fn)의 APL 단계가 X-a 단계일 경우, APL X-a 단계에서 셋업파형의 개수가 n+c 개수에서 n-d개로 감소하게 된다. 이와 같이 셋업 파형의 증가개수가 n-d에서 n을 거쳐 n+c로 변화하고, 셋업 파형의 감소개수가 n+c에서 n-d로 변화하는 각각의 시점이 APL의 각기 다른 단계를 기준으로 하기 때문에 일정한 영상이 반복되어 셋업 파형의 개수가 일정하게 변화될 경우에도 플리커 현상을 방지할 수 있게 된다. 마찬가지로, 도 8에 도시된 바와 같이 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 감소하는 APL 단계를 복수개로 적용하고, 증가하는 APL 단계를 단수개로 적용함으로써 도 7에 도시된 바와 같은 효과를 달성할 수 있게 된다.

도 9 및 도 10은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면이다.

도 9를 참조하면, 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 표시부하가 감소함에 따라 복수개의 APL 단계에서 셋업 파형의 개수가 감소하고, 표시부하 증가함에 따라 복수개의 APL 단계에서 셋업파형의 개수가 증가하며, 감소시 APL 단계 수와 증가시 APL 단계 수가 서로 상이하게 설정되도록 한다. 이를 구체적으로 설명하면, 본 발명의 제3 실시 예에 따른 플라즈마 디스플 레이 패널의 구동방법은 특정 APL X 단계에서의 셋업 파형의 개수를 n이라고 하면, X 단계보다 높은 단계인 X+c의 단계에서의 셋업 파형의 개수는 n+g이고, X+c 단계보다 높은 단계인 X+d 단계에서의 셋업 파형의 개수는 n+h이며, X 단계보다 낮은 단계인 X-b 단계에서의 셋업 파형의 개수는 n-f이고, X-b 단계보다 낮은 단계인 X-a 단계에서의 셋업파형의 개수는 n-e가 된다. 단, X,a,b,c,d,e,f,g,h는 0을 포함하는 자연수 이며, n-e>0 이고, X-a<X-b<X<X-c<X-d, n-e<n-f<n<n+g<n+h 를 만족한다. 여기서, 이전 프레임(Fn-1)의 APL 단계가 X-a 단계이고 현 프레임(Fn)의 APL 단계가 X+d 단계일 경우, 1차로 APL X-b 단계에서 셋업파형의 개수는 n-e에서 n-f개로 증가하고, 2차로 APL X+c 단계에서 셋업 파형의 개수는 n+g개로 증가하며, 마지막으로 APL X+d 단계에서 셋업 파형의 개수는 n+h개로 증가된다. 한편, 이전 프레임(Fn-1)의 APL 단계가 X+d 단계이고 현 프레임(Fn)의 APL 단계가 X-a 단계일 경우, 셋업 파형의 개수는 1차로 APL X 단계에서 셋업파형의 개수가 n+h 개수에서 n개로 감소하고, 2차로 APL X-a 단계에서 n-e개로 감소하게 된다. 이와 같이 셋업 파형의 증가개수가 n-e에서 n-f, n+g, n+h로 순차로 변화하고, 셋업 파형의 감소개수가 n+h에 n, n-e로 변화하는 각각의 시점이 APL의 각기 다른 단계를 기준으로 하기 때문에 일정한 영상이 반복되어 셋업 파형의 개수가 일정하게 변화될 경우에도 플리커 현상을 방지할 수 있게 된다. 마찬가지로, 도 10에 도시된 바와 같이 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 감소하는 APL 단계를 3단계의 복수개로 적용하고, 증가하는 APL 단계를 2단계를 복수개로 적용함과 아울러 각 APL 단계가 서로 중첩되지 않도록 함으로써 도 10에 도시된 도면으로 부터 달성할 수 있는 효과를 동일하게 달성할 수 있게 된다.

따라서, 본 발명의 각 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 화면에 표시되는 영상신호의 표시부하 변화에 따라 한 프레임 동안 적용되는 셋업파형(오프 셀에서도 방전이 발생되는)의 개수가 변화할 경우, 셋업 파형의 개수가 특정 개수(n)로부터 단수 또는 복수개 만큼(n->n+c) 증가하는 APL 단계(X+a)와, 셋업 파형의 개수가 단수 또는 복수개 만큼 감소하는 (n+c->n) APL 단계(X) 간에 단수 또는 복수개의 APL 단계(a) 만큼 차이가 발생되도록 설정하게 된다.

단, x,a,n,c는 정수이며,

0 < X < APL 단계들의 수, 0 < a ≤ (APL 단계들의 수)/2, 0 ≤ n ≤ 서브필드들의 수, 0 < c ≤ 서브필드들의 수 와 같은 조건을 만족해야 한다.

한편, 본 발명의 각 실시 예에서는 APL 단계를 적용하는 시기는 각 프레임 단위로 구분하였지만, 이는 각 조건 예를 들면, 다수개의 서브필드를 블록단위로 구성하거나, 화상을 구현하는 패널의 공간영역을 블록단위로 구성하거나 등의 다양한 조건에 따라 APL 단계가 변화하는 부분에서 적용할 수 있다. 또한, 본 발명의 각 실시 예에서 인가되는 셋업파형의 형태는 피크 전압이 일정한 셋업파형 및 피크 전압이 각기 다른 셋업파형 등으로 형성될 수 있다.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 현 프레임에서 APL을 검출하고, 검출된 APL 단계가 이전 프레임의 APL 단계와 바교 하여 동일할 경우, 셋업파형의 증가 및 감소 시기를 각각 다른 APL 단계로 구분함으로써 동일 APL 단계에서 셋업파형의 증가 및 감소 시기가 형성됨으로써 발생하는 플리커 현상을 최소화하여 화질을 높일 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

각 평균화상레벨과 표시부하의 변화에 따라 다수개의 서브필드를 가지는 한 프레임 동안 적용되는 셋업파형의 개수가 변하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

상기 셋업파형의 개수가 n 개에서 n+a(단, n과 a는 정수) 개로 변할 때 미리 설정된 제1 경로를 따라 평균화상레벨 X 단계를 X+c(단, X는 자연수, c는 정수이며 X+c>0)단계로 변화시키는 단계와;

상기 셋업파형의 개수가 상기 n+a 개에서 상기 n 개로 변할 때 상기 제1 경로와 중첩되지 않은 제2 경로를 따라 상기 변화된 평균화상레벨 X+c 단계를 X 단계로 변화시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 1 항에 있어서,

상기 X, a, n, c는

0 < X < 전체 평균화상레벨의 수

0 < c ≤ (전체 평균화상레벨의 수)/2

0 ≤ n < 서브필드의 수

0 < a ≤ 서브필드의 수

를 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 1 항에 있어서,

상기 셋업파형의 개수가 n 개에서 n+a(단, n과 a는 정수) 개로 변할 때 미리 설정된 제1 경로를 따라 평균화상레벨을 변화시키는 단계는,

상기 셋업파형의 개수가 적어도 하나 이상의 평균화상레벨에 따라 단계적으로 변화하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 3 항에 있어서,

상기 셋업파형의 개수가 상기 n+a 개에서 상기 n 개로 변할 때 상기 제1 경로와 중첩되지 않은 제2 경로를 따라 상기 변화된 평균화상레벨 X+c 단계를 X 단계로 변화시키는 단계는,

상기 셋업파형의 개수가 상기 제1 경로와 중첩되지 않는 적어도 하나 이상의 평균화상레벨에 따라 단계적으로 변화하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 1 항에 있어서,

상기 하나 이상의 셋업파형은

피크 전압이 일정한 파형과 피크 전압이 서로 다른 파형 중 어느 하나 인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.